CN103135942B - 存储装置和数据的拷贝方法 - Google Patents
存储装置和数据的拷贝方法 Download PDFInfo
- Publication number
- CN103135942B CN103135942B CN201310020166.5A CN201310020166A CN103135942B CN 103135942 B CN103135942 B CN 103135942B CN 201310020166 A CN201310020166 A CN 201310020166A CN 103135942 B CN103135942 B CN 103135942B
- Authority
- CN
- China
- Prior art keywords
- memory element
- data
- copy
- controls switch
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dram (AREA)
Abstract
本发明公开了一种存储装置和数据的拷贝方法,一个第一存储单元的数据输出端与一个第二存储单元的数据输入端通过驱动单元相连接,并且在驱动单元中设置第一控制开关;第一控制开关由控制信号线路控制开合;当进行数据拷贝时,第一控制开关打开,存储在第一存储单元的数据通过驱动单元拷贝至第二存储单元中。本发明的存储装置和数据的拷贝方法,在存储器单元之间设立专门的驱动线路,从而实现快速的数据拷贝,提高数据拷贝的速度。由于采用了专用的驱动线路,整块数据拷贝操作只需要一个时钟周期就可以完成,大大提高了数据拷贝或者搬移的速度。
Description
技术领域
本发明涉及数据存储技术领域,尤其涉及一种可以实现快速数据拷贝的存储装置和数据的拷贝方法。
背景技术
在与计算机相关的信息处理技术、计算机相关的各种软件中,还有许多电子信息系统中常常会用到处理数据的搬移,拷贝工作。
目前,数据搬移或者数据拷贝操作从硬件层面上来说类似于图1所示的过程。源存储器的外围硬件电路控制源存储器的地址信号和其它相应控制信号从源存储器中读出当前源地址信号对应的数据,该读出的数据会通过硬件电路采用寄存或者直连的方式转换为目标存储器的写入数据,然后目标存储器的外围硬件电路控制目标存储器的地址信号和其它相应控制信号,把写入数据存储到目标存储器的地址信号所指向的存储空间中。这个过程只是搬移或者拷贝了一个存储数据。
整块数据的搬移或拷贝操作,需要重复以上操作,每次重复的不同之处在于源存储器的地址信号在整个数据块的搬移过程要从源数据块开始的地址处逐个变化到源数据块结束的地址处,把数据一一的读出来。同样的目标存储器的地址的地址信号也要从目标地址开始处逐个变化到拷贝完成后的数据块结束的地址处。每一个数据的搬移操作往往需要存储器的一个驱动时钟周期,所以整个数据搬移过程需要数据块大小的时钟周期。数据拷贝或者搬移的流程图如图2所示。
现有技术的缺点是速度比较慢,需要耗费多个存储器的驱动时钟周期。
发明内容
有鉴于此,本发明要解决的一个技术问题是提供一种存储装置,在存储单元之间设立专门的驱动线路。
一种存储装置,其特征在于,包括:多个第一存储单元和多个第二存储单元;一个第一存储单元的数据输出端与一个第二存储单元的数据输入端通过驱动单元相连接,并且在驱动单元中设置第一控制开关;第一控制开关由控制信号线路控制开合;当进行数据拷贝时,第一控制开关打开,存储在第一存储单元的数据通过驱动单元拷贝至第二存储单元中。
根据本发明的存储装置的一个实施例,进一步的,一个第二存储单元的数据输出端与一个第一存储单元的数据输入端通过驱动单元相连接,并且在驱动单元中设置第二控制开关;第二控制开关由控制信号线路控制开合;当进行数据拷贝时,第二控制开关打开,存储在第二存储单元的数据通过驱动单元拷贝至第一存储单元中。
根据本发明的存储装置的一个实施例,进一步的,第一控制开关都连接到一条控制信号线路上;第二控制开关都连接到另一条控制信号线路上。
根据本发明的存储装置的一个实施例,进一步的,每个第一存储单元都通过单独的驱动单元连接对应的第二存储单元。
根据本发明的存储装置的一个实施例,进一步的,第一存储单元和第二存储单元的类型包括:DRAM的存储单元、VRAM的存储单元或WRAM的存储单元。
本发明要解决的一个技术问题是提供一种数据的拷贝方法,通过在存储单元之间设立专门的驱动线路进行数据拷贝。
一种数据的拷贝方法,包括:在存储装置中设置多个第一存储单元和多个第二存储单元;一个第一存储单元的数据输出端与一个第二存储单元的数据输入端通过驱动单元相连接,并且在驱动单元中设置第一控制开关;第一控制开关由控制信号线路控制开合;当进行数据拷贝时,第一控制开关打开,存储在第一存储单元的数据通过驱动单元拷贝至第二存储单元中。
根据本发明的方法的一个实施例,进一步的,一个第二存储单元的数据输出端与一个第一存储单元的数据输入端通过驱动单元相连接,并且在驱动单元中设置第二控制开关;第二控制开关由控制信号线路控制开合;当进行数据拷贝时,第二控制开关打开,存储在第二存储单元的数据通过驱动单元拷贝至第一存储单元中。
根据本发明的方法的一个实施例,进一步的,第一控制开关都连接到一条控制信号线路上;第二控制开关都连接到另一条控制信号线路上。
根据本发明的方法的一个实施例,进一步的,每个第一存储单元都通过单独的驱动单元连接对应的第二存储单元。
本发明的存储装置和数据的拷贝方法,在存储器单元之间设立专门的驱动线路,从而实现快速的数据拷贝,提高数据拷贝的速度。由于采用了专用的驱动线路,整块数据拷贝操作只需要一个时钟周期就可以完成,大大提高了数据拷贝或者搬移的速度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中的数据拷贝的示意图;
图2为现有技术中的数据整体拷贝的流程图;
图3为根据本发明的存储装置的一个实施例的结构示意图;
图4为根据本发明的存储装置的一个实施例的硬件实现示意图;
图5为根据本发明的数据的拷贝方法的一个实施例的流程图。
具体实施方式
下面参照附图对本发明进行更全面的描述,其中说明本发明的示例性实施例。下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。下面结合各个图和实施例对本发明的技术方案进行多方面的描述。
图3为根据本发明的存储装置的一个实施例的结构示意图。如图3所示:存储装置、或者存储器,包括:多个第一存储单元A1,A2,……,An和多个第二存储单元B1,B2,……,Bn。一个第一存储单元A1的数据输出端与一个第二存储单元B2的数据输入端通过驱动单元相连接,并且在驱动单元中设置第一控制开关。第一控制开关由控制信号线路控制开合。根据本发明的一个实施例,驱动单元可以为驱动线路。
当进行数据拷贝时,第一控制开关打开,存储在第一存储单元A1的数据通过驱动单元拷贝至第二存储单元B1中。
本发明中的“第一”和“第二”等仅用于描述方便使用,并没有其它特殊的含义。
根据本发明的一个实施例,一个第二存储单元B1的数据输出端与一个第一存储单元A1的数据输入端通过驱动单元相连接,并且在驱动单元中设置第二控制开关。第二控制开关由控制信号线路控制开合。
当进行数据拷贝时,第二控制开关打开,存储在第二存储单元B1的数据通过驱动单元拷贝至第一存储单元A1中。
根据本发明的一个实施例,第一控制开关都连接到一条控制信号线路上。第二控制开关都连接到另一条控制信号线路上。
根据本发明的一个实施例,每个第一存储单元都通过单独的驱动单元连接对应的第二存储单元。
根据本发明的一个实施例,目前所有的存储器都是由能够存储1bit信息的存储单元构成,每一个存储单元都有一个输出和输入端,有时输出与输入端也是可以复用的。
读出数据时存储单元的输出端会把存储信息驱动到存储器的读出数据端口,写入数据时存储器的写入数据端口会把数据通过输入端口写入到存储器中。
存储单元A1,A2,……,An存放原始的要搬移或拷贝的数据,存储单元B1,B2,……,Bn是目标存储单元。
如果将存储单元Ax(x=1,2,……,n)的输出通过单独驱动线路连接至存储单元Bx(x=1,2,……,n)的输入,同时在驱动线路上插入一个控制开关。控制开关由单元Ax拷贝至单元Bx的专用控制信号线控制。
当控制开关打开就可以实现单元Ax的数据拷贝至单元Bx的操作。所有的A存储单元都通过单独驱动线路连接至对应的B存储单元,驱动线路上控制开关共享同一条控制信号线,即单元A拷贝至单元B控制线,就可以通过控制这条信号线控制整块数据从A存储单元拷贝到B存储单元。
相应的也可以从B存储单元建立这样的单独驱动线路。这样就可以实现A和B之间的互拷贝。
当不进行互拷贝操作时,A,B存储器就工作在存储器的正常工作模式下。
根据本发明的一个实施例,本发明的第一存储单元和第二存储单元的类型可以为多种类型内存的存储单元,包括:DRAM的存储单元、VRAM(VideoRAM)的存储单元、WRAM(WindowRAM)的存储单元、SGRAM(SynchronousGraphicsRAM)的存储单元、EDODRAM(ExtendedDataOutDRAM)的存储单元等等。
图4为根据本发明的存储装置的一个实施例的硬件实现示意图;如图4所示,在6管DRAM基础上增加专用驱动线路实现的本发明的存储器。
DRAM(DynamicRandomAccessMemory:动态随机存取存储器)只能将数据保持很短的时间。动态RAM由许多基本存储元按照行和列地址引脚复用来组成的,读选择线和写选择线是分开的,读数据线和写数据线也是分开的。DRAM的每一个bit只需要一个晶体管加一个电容。
左方框部分是6管DRAM的一个存储单元,存放1bit源数据信息,类似于图4的A存储单元。右方框部分是6管DRAM的一个存储单元,类似于图4的B存储单元。A存储单元和B存储单元之间设置2个驱动单元,驱动单元中设置控制开关,控制开关由控制信号线路控制开合。
图上半部分的虚线是B存储单元至A存储单元的专用驱动线,图下半部分的虚线是A存储单元至B存储单元的专用驱动线,即A至B拷贝控制线和B至A拷贝控制线。当控制开关打开就可以实现单元A的数据拷贝至单元B,或B的数据拷贝至单元A。当不进行互拷贝操作时,A,B存储器就工作在存储器的正常工作模式下。
从该结构图可以看出实现本发明的存储器或存储装置是完全可行的。另外随着3D集成电路制造技术的发展,这种专用驱动线路完全可以在层间实现,使得驱动线路对芯片的布线的影响大大减少,从而更加易于实现。
图5为根据本发明的数据的拷贝方法的一个实施例的流程图。如图5所示:
步骤502,在存储装置中设置多个第一存储单元和多个第二存储单元。
步骤503,一个第一存储单元的数据输出端与一个第二存储单元的数据输入端通过驱动单元相连接,并且在驱动单元中设置第一控制开关。第一控制开关由控制信号线路控制开合。
步骤504,当进行数据拷贝时,第一控制开关打开,存储在第一存储单元的数据通过驱动单元拷贝至第二存储单元中。
本发明的存储装置和数据的拷贝方法,在存储器单元之间设立专门的驱动线路,从而实现快速的数据拷贝,提高数据拷贝的速度。由于采用了专用的驱动线路,整块数据拷贝操作只需要一个时钟周期就可以完成,大大提高了数据拷贝或者搬移的速度,要搬移的数据块越大,提升的效率越高。
可能以许多方式来实现本发明的方法和系统。例如,可通过软件、硬件、固件或者软件、硬件、固件的任何组合来实现本发明的方法和系统。用于方法的步骤的上述顺序仅是为了进行说明,本发明的方法的步骤不限于以上具体描述的顺序,除非以其它方式特别说明。此外,在一些实施例中,还可将本发明实施为记录在记录介质中的程序,这些程序包括用于实现根据本发明的方法的机器可读指令。因而,本发明还覆盖存储用于执行根据本发明的方法的程序的记录介质。
本发明的描述是为了示例和描述起见而给出的,而并不是无遗漏的或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本发明的原理和实际应用,并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。
Claims (2)
1.一种存储装置,其特征在于,包括:
多个第一存储单元和多个第二存储单元;
一个第一存储单元的数据输出端与一个第二存储单元的数据输入端通过驱动单元相连接,并且在驱动单元中设置第一控制开关;第一控制开关由控制信号线路控制开合;
当进行数据拷贝时,第一控制开关打开,存储在第一存储单元的数据通过驱动单元拷贝至第二存储单元中;
一个第二存储单元的数据输出端与一个第一存储单元的数据输入端通过驱动单元相连接,并且在驱动单元中设置第二控制开关;第二控制开关由控制信号线路控制开合;
当进行数据拷贝时,第二控制开关打开,存储在第二存储单元的数据通过驱动单元拷贝至第一存储单元中;
第一控制开关都连接到一条控制信号线路上;第二控制开关都连接到另一条控制信号线路上;其中,每个第一存储单元都通过单独的驱动单元连接对应的第二存储单元;
第一存储单元和第二存储单元的类型为DRAM的存储单元、VRAM的存储单元或WRAM的存储单元。
2.一种数据的拷贝方法,其特征在于,包括:
在存储装置中设置多个第一存储单元和多个第二存储单元;
一个第一存储单元的数据输出端与一个第二存储单元的数据输入端通过驱动单元相连接,并且在驱动单元中设置第一控制开关;第一控制开关由控制信号线路控制开合;
当进行数据拷贝时,第一控制开关打开,存储在第一存储单元的数据通过驱动单元拷贝至第二存储单元中;
一个第二存储单元的数据输出端与一个第一存储单元的数据输入端通过驱动单元相连接,并且在驱动单元中设置第二控制开关;第二控制开关由控制信号线路控制开合;
当进行数据拷贝时,第二控制开关打开,存储在第二存储单元的数据通过驱动单元拷贝至第一存储单元中;
第一控制开关都连接到一条控制信号线路上;第二控制开关都连接到另一条控制信号线路上;
其中,每个第一存储单元都通过单独的驱动单元连接对应的第二存储单元;
第一存储单元和第二存储单元的类型为DRAM的存储单元、VRAM的存储单元或WRAM的存储单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310020166.5A CN103135942B (zh) | 2013-01-21 | 2013-01-21 | 存储装置和数据的拷贝方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310020166.5A CN103135942B (zh) | 2013-01-21 | 2013-01-21 | 存储装置和数据的拷贝方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103135942A CN103135942A (zh) | 2013-06-05 |
CN103135942B true CN103135942B (zh) | 2016-07-13 |
Family
ID=48495824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310020166.5A Expired - Fee Related CN103135942B (zh) | 2013-01-21 | 2013-01-21 | 存储装置和数据的拷贝方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103135942B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102063334A (zh) * | 2011-01-17 | 2011-05-18 | 浪潮(北京)电子信息产业有限公司 | 一种文件快速拷贝的方法及装置 |
CN102804123A (zh) * | 2010-03-17 | 2012-11-28 | 日本电气株式会社 | 存储系统 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100561949C (zh) * | 2003-11-03 | 2009-11-18 | 中兴通讯股份有限公司 | 异步双端口随机存储器复用驱动装置 |
-
2013
- 2013-01-21 CN CN201310020166.5A patent/CN103135942B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102804123A (zh) * | 2010-03-17 | 2012-11-28 | 日本电气株式会社 | 存储系统 |
CN102063334A (zh) * | 2011-01-17 | 2011-05-18 | 浪潮(北京)电子信息产业有限公司 | 一种文件快速拷贝的方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN103135942A (zh) | 2013-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8521945B2 (en) | Portable data storage using SLC and MLC flash memory | |
CN101957726B (zh) | 双列直插式存储模块中的相变存储器 | |
US8819377B2 (en) | System and method of operating memory devices of mixed type | |
CN103354939B (zh) | 用于使dram和mram访问交错的存储器控制器和方法 | |
CN103999159A (zh) | 用于对存储器响应进行排序的存储器设备、计算机系统及方法 | |
CN110431526A (zh) | 用于自动化动态字线开始电压的设备与方法 | |
CN109891397A (zh) | 用于固态装置中的操作系统高速缓冲存储器的设备及方法 | |
CN110007850A (zh) | 存储器控制器以及用于对存储模块进行访问的方法 | |
US10884956B2 (en) | I/O bus shared memory system | |
CN106844223B (zh) | 数据搜索系统及方法 | |
CN110164487A (zh) | 一种动态随机存储器的架构 | |
KR101845368B1 (ko) | 메모리 컨트롤러 커넥터의 메모리 커넥터에의 매핑 | |
CN105955919A (zh) | 基于FPGA的多MCU读写NANDFlash的实现方法 | |
CN103135942B (zh) | 存储装置和数据的拷贝方法 | |
CN105335296B (zh) | 一种数据处理方法、装置及系统 | |
CN102237867B (zh) | 包括模块控制电路的半导体模块及其控制方法 | |
US20220276807A1 (en) | Mram access coordination systems and methods | |
CN103456354B (zh) | 一种非易失性存储器差分存储格的方法和装置 | |
CN104699414B (zh) | 一种数据读写方法及存储设备 | |
CN206178765U (zh) | Ssd单元及ssd设备 | |
CN111143254B (zh) | 存储系统 | |
CN102200961B (zh) | 一种动态可重构处理器内子单元的扩展方法 | |
CN204808884U (zh) | 资料存储型闪存优化译码使能装置 | |
US9613667B2 (en) | Data storage device and operating method thereof | |
CN104979004B (zh) | 资料存储型闪存优化译码使能装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160713 Termination date: 20200121 |
|
CF01 | Termination of patent right due to non-payment of annual fee |