CN103125091B - 接收来自眼图查看器的串行数据信号的位误差率检查器 - Google Patents

Abstract

本发明公开了一种IC，即集成电路，其包含眼图查看器和被耦合到眼图查看器的BER检查器，其中该BER查看器接收来自眼图查看器的串行数据信号。在一种实施方式中，BER查看器接收来自眼图查看器的串行数据信号且该串行数据信号不通过解串器。在一种实施方式中，BER检查器将串行数据信号与基准数据信号进行比较，以确定串行数据信号的BER。在一种实施方式中，IC包含被耦合到眼图查看器和BER检查器的IC核心，其中BER检查器在IC核心的外部。在一种实施方式中，BER检查器是专用BER检查器。在一种实施方式中，BER检查器包含异或门、被耦合到异或门的可编程延迟电路和被耦合到异或门的误差计数器。

Description

接收来自眼图查看器的串行数据信号的位误差率检查器

技术领域

本发明涉及位误差率（BER）检查器。

背景技术

接收器中的眼图查看器具有观测接收器（RX）均衡输出的眼图的能力。例如，在高速串行接口（HSSI）接收器中可以使用此种眼图查看器。通常将集成电路（IC）的接收器与IC集成在一起。类似地，接收器中的眼图查看器也和IC集成在一起。此种眼图查看器被称为管芯上眼图查看器或者芯片上眼图查看器。接收器中的眼图查看器提供一些益处。首先，芯片上视力监视器可如同观测设备一样工作，用于探测通过外部探测引脚不能被观测的内部高速节点。其次，眼图查看器输出的眼图示出RX均衡结果。这样允许调整均衡量以获取所需的眼图。此外，芯片上视力监视器使得个人能够诊断并调试不带有场内探头和示波器的HSSI器件。

BER检查器监视从眼图查看器接收的采样数据的数据误差。BER检查器可以检查未知数据模式的循环冗余校验（CRC）误差，或者可以检查已知数据模式的BER。可以进行BER检查以测试或者调试器件。还可以带有空闲序列或者训练序列，诸如“K”数据包或“D”数据包或者他们的组合，来使用BER检查器。

然而，在一些器件中，例如，加利福尼亚的圣何塞的公司提供的IVGX或者GT器件中，为了对眼图查看器输出的数据执行BER检查，来自眼图查看器的数据经由解串器被发送到器件核心。在这些器件中，使用器件核心中的软知识产权（IP）确定BER。基于阈值BER（或者多个BER），可生成数据眼图的轮廓（或多重轮廓）。由于经由解串器将来自眼图查看器的数据发送到器件核心，所以BER检查和时钟数据恢复（CDR）电路共享解串器。这样导致使用眼图查看器进行BER检查会中断正常操作RX数据路径。而且，只有两个数据集中的一个可被馈送到软IPBER检查器。

本发明的实施例在本文中。

发明内容

一方面，本发明的实施例提供一种IC，其包含眼图查看器和被耦合到眼图查看器的BER检查器，其中BER检查器接收来自眼图查看器的串行数据信号。在一个实施例中，BER检查器接收来自眼图查看器的串行数据信号，该串行数据信号不通过解串器。并且，在一个实施例中，BER检查器将串行数据信号与基准数据信号相比较，用于确定串行数据信号的BER。

在一个实施例中，IC包含被耦合到眼图查看器和BER检查器的IC核心，其中BER检查器在IC核心的外部。在一个实施例中，BER检查器是专用BER检查器。在一个实施例中，BER检查器包含异或门、被耦合到异或门的可编程延迟电路和被耦合到异或门的误差计数器。

当眼图查看器所输出的数据信号绕过解串器时，本发明的IC的实施例允许对该数据信号进行BER检查。因此，不需要在CDR输出的数据信号和眼图查看器输出的数据信号之间共享解串器。如此，BER检查器可被用来确定眼图查看器输出的数据信号的BER，而不影响CDR和解串器之间的正常数据链路。

并且，在一个实施例中，BER检查器在IC核心的外部，不需要在IC核心中实现软IPBER。这样允许节省IC核心中的IC成本。

此外，本发明的BER检查器的实施例对任何RX数据模式提供支持。

附图说明

本发明的新颖特征在权利要求书中被阐述。然而，为了进行说明，通过参考以下附图，本发明的特定实施例的一些方面被描述。

图1是本发明的接收器电路和BER检查器的一个实施例的框图。

图2是图1所示的BER检查器的一个实施例的细节图。

图3图示包含示例性IC的示例性数据处理系统，该示例性IC包含本发明的接收器电路和BER检查器的实施例。

具体实施方式

下面的说明使得本领域的任何技术人员能够制造和使用本发明，并且在特定的应用和这些应用的需求下提供以下说明。对于本领域的技术人员，示例性实施例的各种修改将是显而易见的，并且在不脱离本发明的精神和范围的情况下，本文中限定的一般原理可以应用到其他实施例和应用。因此，本发明不旨被限制于所示的实施例，而是应被赋予与本文所公开的原理和特征相一致的最宽范围。

图1是本发明的RX电路和BER检查器的一个实施例的框图。在图1中，RX电路和BER检查器100包含RX均衡器110、CDR电路120、眼图查看器130、复用器140、解串器150、复用器160和BER检查器170。应注意到，BER检查器170可以被认为是RX电路的一部分。换言之，RX电路和BER检查器100可以被简称作RX电路100，该RX电路100包含BER检查器170。在一个实施例中，RX电路和BER检查器100被包含在IC中并且与IC集成在一起。在一个实施例中，IC是可编程逻辑器件（PLD）。

眼图查看器130包含逻辑电路132、相位内插器（PI）134和采样器136。PI134被耦合到CDR电路120、逻辑电路132和采样器136。逻辑电路132被耦合到PI134。采样器136被耦合到PI134、RX均衡器110、复用器140和BER检查器170。PI134接收来自CDR120的时钟信号并相移时钟信号偏离数据位中心。相移量由PI134所接收的来自逻辑电路132的控制信号确定。在一个实施例中，逻辑电路132是状态机，该状态机接收来自IC核心（例如，PLD核心）的控制信号并且响应于此提供控制信号。PI134将相移时钟信号提供到采样器136，该采样器136还接收来自RX均衡器110的数据信号。采样器136使用其从PI134接收的相移时钟信号采样数据信号，并且将采样数据信号提供到BER检查器170和复用器140。在一个实施例中，眼图查看器130类似于加利福尼亚的圣何塞的公司提供的GX或者GT器件中所使用的眼图查看器。

除了来自眼图查看器130（更具体地，眼图查看器130的采样器136）的采样数据信号以外，复用器140还接收CDR电路120所输出的数据信号。复用器140选择自身的输入信号中的一个并且将所选的信号提供到解串器150。解串器150接收串行数据，将串行数据转换为并行数据，并且将并行数据提供到IC核心。

除了来自眼图查看器130（更具体地，眼图查看器130的采样器136）的采样数据信号以外，BER检查器170还接收基准数据信号。BER检查器170接收来自复用器160的基准数据信号。BER检查器170将接收自眼图查看器130的数据信号与基准数据信号相比较，并且基于该比较结果提供BER。

基准数据信号可以是已知数据信号或者来自CDR电路120的恢复数据信号。已知数据信号，例如预存储在IC的存储器中，可以由诸如伪随机二进制序列（PRBS）发生器的管芯上模式发生器生成，或者已知数据信号可以被从外部提供。由于不需要提前知道该数据信号，所以来自CDR电路120的恢复数据信号是盲恢复数据信号。使用来自CDR电路120的恢复数据信号是便利的，这是由于恢复数据信号可为任务方式中的任何数据模式。应该注意的是，当使用来自CDR电路的恢复数据信号作为基准数据信号时，BER检查器170的精度取决于恢复数据信号的精度。因此，在一个实施例中，BER检查器所输出的BER的上限是CDR电路的BER。

复用器160接收已知数据信号和来自CDR电路120的恢复数据信号。复用器160选择这两种数据信号中的一个，并且将所选的信号作为基准数据信号提供到BER检查器170。

在一个实施例中，如图1所示，BER检查器170在IC核心外部。并且，BER检查器170接收来自眼图查看器130的数据信号用于BER检查，而数据信号不通过解串器150。换句话说，来自眼图查看器130的数据信号不需与CDR电路120输出的数据信号共享解串器150。这样允许保持从CDR电路120到解串器150的数据链路，同时BER检查器170检查从眼图查看器130接收到的采样数据信号的BER。

此外，在一个实施例中，BER检查器170是专用BER检查器。换言之，BER检查器170是硬BER检查器（即，为不可配置的BER检查器）。并且，在一个实施例中，BER检查器170自眼图查看器130所接收的数据信号为串行数据信号，而不是并行数据信号。

除了使用BER检查器170进行BER检查之外，本发明的实施例还允许使用IC核心中的软IP对来自眼图查看器130的数据信号执行BER检查。在这种情况下，复用器140将选择来自眼图查看器130的数据信号，提供到解串器150。

正如从图1可看出，眼图查看器130所输出的数据信号被送到BER检查器170和复用器140两者。当复用器140选择其从眼图查看器130所接收的数据信号时，该数据信号被提供给解串器150。因此，本文中参考的事实为，BER检查器170接收来自眼图查看器130的数据信号，该数据信号不通过解串器150，此数据信号是直接从眼图查看器130发出的被BER检查器接收的实际数据信号，而不是解串器经由复用器140从眼图查看器130接收的等同数据信号（至少就其数据模式而言）。

图2是图1所示的BER检查器170的一个实施例的细节图。在图2中，BER检查器170包含可编程延迟电路210、异或门220和误差计数器230。

可编程延迟电路210被耦合到复用器160（图1中所示）和异或门220的第一输入端。可编程延迟电路210接收复用器160输出的基准数据信号，延迟该基准数据信号，并且为异或门220的第一输入端提供已延迟的基准数据信号。在一个实施例中，可编程延迟电路210包含延迟链，该延迟链包含串联耦合的反相器。在另一个实施例中，可编程延迟电路210包含延迟链，该延迟链包含串联耦合的缓冲器。在一个实施例中，可编程延迟链210接收来自逻辑电路的控制信号，其控制由编程延迟电路210提供的延迟。该逻辑电路可以在IC核心的外部或内部。可编程延迟电路210延迟自身的输入基准数据信号，使得该输入基准数据信号与眼图查看器130（图1中所示）输出并由异或门220的第二输入端接收的采样数据信号的相位相同。换言之，可编程延迟电路210将基准数据信号与眼图查看器130输出的采样数据信号对准（即，其使基准数据信号与眼图查看器130输出的采样数据信号的延迟相匹配）。

在一个实施例中，异或门220的两个输入信号之间的延迟包含由于两个输入信号的信号路径差引起的延迟和由PI134引入的延迟。可编程延迟电路210提供与这些延迟相匹配的延迟。一旦电路的设计固定，信号路径之间的差异引起的延迟是固定的。可以通过可编程延迟电路210引入匹配的固定延迟来抵消该固定的延迟。另一方面，PI134所引入的延迟变化并且取决于PI134自逻辑电路132接收的控制信号进行。在一个实施例中，由于逻辑电路132控制PI134所引入的延迟，来自逻辑电路132的控制信号还可以控制由可编程延迟电路210所引入的可变延迟分量，用于匹配PI134引入的延迟。

在另一实施例中，如图2所示，可编程延迟电路在从眼图查看器130到异或门220的数据路径上，而不是在从复用器160到异或门220的数据路径上。在这种实施例中，类似可编程延迟电路210的可编程延迟电路使异或门220在其两个输入端接收的数据信号对准。在又一实施例中，在到异或门220的数据路径的每一条上，可存在可编程延迟电路。此类可编程延迟电路使异或门220在其两个输入端上接收的数据信号对准。

因此，异或门220，其被耦合到可编程延迟电路210和眼图查看器130，接收来自眼图查看器130的数据信号和来自可编程延迟电路210的基准数据信号，该基准信号与从眼图查看器130接收的数据信号对准。在一个实施例中，BER检查器170（更具体地，异或门220）接收并比较高速串行数据信号，用于BER检查。具体地，在一个实施例中，异或门220是高速比较器。在另一比较器中，比较器而不是异或门可被用来将眼图查看器输出的数据信号与基准数据信号进行比较。

异或门220还被耦合到误差计数器230。异或门220将从眼图查看器130接收到的数据信号和从可编程延迟电路210接收的基准数据信号相比较，并且将比较结果提供到误差计数器230。在一个实施例中，当异或门220的两个输入信号不匹配时，异或门220输出误差脉冲信号。换言之，当异或门220的两个输入信号不相等时，从异或门220发到误差计数器230的误差脉冲信号具有高二进制值（即，为1位），否则其具有低二进制值（即，为0位）。并且，在一个实施例中，误差脉冲信号的脉宽表示误差位的数目。

误差计数器230计数（即，累计）误差脉冲信号并且将计数结果作为位误差计数提供到IC核心。在一个实施例中，误差计数器230输出的位误差计数为6位宽信号。在另一实施例中，误差计数器230输出的位误差计数为8位宽信号。在一个实施例中，每比较256位或者64位，位误差计数报告位误差的数目。

如上所述，在一个实施例中，BER检查器170为专用BER检查器。应注意到，即使在BER检查器170为专用BER检查器的实施例中，可编程延迟电路210将仍保持可编程，因为可编程延迟电路210的延迟是可变的。

图3说明包含示例IC（例如，PLD）的示例数据处理系统，该示例IC包含本发明的RX电路和BER检查器的实施例。

包含本发明的RX电路和BER检查器的电路的实施例可被包含在多种IC中。这些IC包含为PLD的IC。PLD（有时还被称作复杂PLD（CPLD）、可编程阵列逻辑（PAL）、可编程逻辑阵列（PLA）、场PLA（FPLA）、可擦除PLD（EPLD）、电可擦除PLD（EEPLD）、逻辑单元阵列（LCA）、场可编程门阵列（FPGA）或者其他的名字）提供带有定制IC灵活性的固定IC的优点。此类器件通常提供了具有至少一部分能被编程以满足用户的具体需要的“现成”（offtheshelf）器件。传统地，专用集成电路（ASIC）已经为固定IC。然而，可以提供具有可编程的部分或者多部分的ASIC。因此，对于IC器件来说，可以具有ASIC和PLD两者的特性。本文中所用的术语PLD可被认为足够宽泛以包含此类器件。

PLD具有可以被编程或者重复编程的配置元件。这些配置元件可以被实现为随机存取存储器（RAM）位、触发器、电可擦除可编程只读存储器（EEPROM）单元或者其他存储器元件。将新数据放置到配置元件，对PLD的逻辑功能和相关的路由通路进行编程或者重复编程。现场可编程的配置元件通常被实现为RAM单元（有时被称作“配置RAM”（CRAM））。然而，可以使用包含静态或者动态RAM（SRAM或者DRAM）、电可擦除只读存储器（EEROM）、闪存、熔丝以及反熔丝可编程连接的许多类型的可配置元件。还可在制造器件期间通过掩模编程实现配置元件的编程。尽管相对于已经列出的一些现场可编程选件掩模编程可具有缺点，但是掩模编程在某些高容量应用中是有用的。本文的目的在于，使用通用的术语“配置元件”来指定可被配置以确定其他PLD元件实现的功能的任意可编程元件。

通过例示的方式，图3说明数据处理系统300中的PLD310。举一个例子来说，本发明的实施例（例如，RX电路和BER检查器100）可以被实现在诸如PLD310的PLD中。在一个实施例中，RX电路和BER检查器100在与PLD310相同的管芯/芯片上。换言之，RX电路和BER检查器100与PLD310集成在一起。在一个实施例中，RX电路和BER检查器100的逻辑和协议由PLD310的PLD核心311（其是可编程的）支持。如图3中所示，RX电路和BER检查器100被耦合到PLD核心311。应注意到RX电路和BER检查器100可被用来在现场（即，当PLD310被安装在系统300中时）进行BER检查，而不使用现场中的探测器和示波器。数据处理系统300可以包含以下部件的一个或更多个：处理器340、存储器350、输入/输出（I/O）电路320和外围器件330。这些部件通过系统总线365被耦合在一起并且被填充在电路板360上，该电路板360被包含在终端用户系统370内。如系统300的数据处理系统可以包括诸如终端用户系统370的单终端用户系统或者包含如数据处理系统的同时工作的多个系统。

系统300可用于多种应用，诸如计算机网络、数据网络、计量、视频处理、数字信号处理（DSP）或者任何需要使用可编程逻辑和重复编程逻辑的优点的其他应用。PLD310可被用于执行各种不同的逻辑功能。例如，PLD310可被配置为与处理器340协作的处理器或控制器（或在替换实施例中，PLD自身可作为单独的系统处理器）。PLD310可被用作仲裁接入系统300中的共享资源的仲裁器。在又一实施例中，PLD310可被配置为系统300中的其他部件中的一个与处理器340之间的接口。应该注意到，系统300仅为示例性的。

在一个实施例中，系统300是数字系统。本文所使用的数字系统不旨在限制为纯数字系统，而是包括包含数字子系统和模拟子系统两者的混合系统。

虽然本发明通过说明的实施例被具体描述，但应该认识到在本公开的基础上进行的各种改变、修改和适配包括在本发明的范围。虽然结合目前被认为是最实用和优选的实施例已经描述本发明，但是应当理解的是，本发明并不限定于所公开的实施例，相反地，本发明旨在覆盖包含在权利要求的范围内的各种修改和等价物。

Claims (20)

1.一种集成电路，即IC，其包括：

眼图查看器；

被耦合到所述眼图查看器的位误差率检查器，即BER检查器，其中所述BER检查器接收来自所述眼图查看器的串行数据信号；

被耦合到所述眼图查看器的时钟数据恢复电路，即CDR电路；以及

被耦合到所述CDR电路和所述BER检查器的第一复用器；

其中所述第一复用器接收来自所述CDR电路的第一数据信号和已知数据信号，选择所述第一数据信号和所述已知数据信号中的一个，并且将第一所选的数据信号提供到所述BER检查器。

2.根据权利要求1所述的IC，其中所述BER检查器接收来自所述眼图查看器的所述串行数据信号，且所述串行数据信号不通过解串器。

3.根据权利要求1所述的IC，其中所述BER检查器将所述串行数据信号与所述第一所选的数据信号进行比较，以确定所述串行数据信号的BER。

4.根据权利要求1所述的IC，其还包括：

被耦合到所述眼图查看器和所述BER检查器的IC核心；

其中所述BER检查器在所述IC核心的外部。

5.根据权利要求4所述的IC，其中所述BER检查器是专用BER检查器。

6.根据权利要求1所述的IC，其中所述BER检查器包括：

异或门。

7.根据权利要求6所述的IC，所述BER检查器还包括：

被耦合到所述异或门的可编程延迟电路；以及

被耦合到所述异或门的误差计数器。

8.根据权利要求7所述的IC，其还包括：

被耦合到所述CDR电路和所述眼图查看器的第二复用器；以及

被耦合到所述第二复用器的解串器；

其中所述第二复用器接收来自所述CDR电路的所述第一数据信号和来自所述眼图查看器的第二数据信号，选择所述第一数据信号和所述第二数据信号中的一个，并且将第二所选的数据信号提供到所述解串器；以及

进一步地，其中所述BER检查器接收所述第一所选的数据信号和所述第二数据信号，并且所述可编程延迟电路匹配所述第一所选数据信号和所述第二数据信号的延迟，其中所述第二数据信号是所述串行数据信号。

9.根据权利要求1所述的IC，其中所述IC是可编程逻辑器件。

10.一种数字系统，其包括权利要求1所述的IC。

11.一种集成电路，即IC，其包括：

时钟数据恢复电路，即CDR电路；

被耦合到所述CDR电路的眼图查看器；

被耦合到所述CDR电路和所述眼图查看器的解串器；

被耦合到所述解串器的IC核心；

被耦合到所述眼图查看器、所述CDR电路和所述IC核心的位误差率检查器，即BER检查器，其中所述BER检查器包括：

比较器；

被耦合到所述比较器的可编程延迟电路；以及

被耦合到所述比较器的误差计数器；以及

第一复用器，其中所述第一复用器的第一输入端被耦合到所述CDR电路，所述第一复用器的第二输入终端被耦合到已知数据信号，以及所述第一复用器的输出终端被耦合到所述可编程延迟电路，进一步地，其中所述第一复用器接收来自所述CDR电路的第一数据信号和所述已知数据信号，选择所述第一数据信号和所述已知数据信号中的一个，并且将第一所选的数据信号提供到所述BER检查器；

其中所述BER检查器在所述IC核心的外部；以及

进一步地，其中所述BER检查器接收所述第一所选的数据信号和来自所述眼图查看器的第二数据信号，其中所述可编程延迟电路匹配所述第一所选数据信号和所述第二数据信号的延迟，其中所述第二数据信号是串行数据信号。

12.根据权利要求11所述的IC，其中所述比较器包括异或门。

13.根据权利要求12所述的IC，其中所述BER检查器接收来自所述眼图查看器的所述串行数据信号，且所述串行数据信号不通过所述解串器。

14.根据权利要求13所述的IC，其包括：

第二复用器，其中所述第二复用器的第一输入端被耦合到所述CDR电路，所述第二复用器的第二输入端被耦合到所述眼图查看器，所述第二复用器的输出端被耦合到所述解串器，进一步地，其中所述第二复用器接收来自所述CDR电路的所述第一数据信号和所述第二数据信号，选择所述第一数据信号和所述第二数据信号中的一个，并且将第二所选的数据信号提供到所述解串器。

15.根据权利要求11所述的IC，其中所述IC是可编程逻辑器件。

16.一种数字系统，其包括权利要求11所述的IC。

17.一种位误差率，即BER，检查的方法，所述方法包括：

采样数据信号以提供已采样的串行数据信号；

在已恢复的串行数据信号和已知数据信号之间进行选择，以提供已选择的基准串行数据信号；

接收所述已采样的串行数据信号和所述已选择的基准串行数据信号；以及

将所述已采样的串行数据信号和所述已选择的基准串行数据信号进行比较，以提供所述已采样的串行数据信号的BER；

其中所述采样、选择、接收和比较在集成电路，即IC，内被执行。

18.根据权利要求17所述的方法，其中所述接收所述已采样的串行数据信号发生时，所述已采样的串行数据信号不通过解串器。

19.根据权利要求18所述的方法，其还包括：

先于所述比较，使所述已采样的串行数据信号与所述已选择的基准串行数据信号对准。

20.根据权利要求19所述的方法，其中所述比较包含对于所述已采样的串行数据信号和所述已选择的基准串行数据信号执行异或操作。