CN103116053A - 一种用于测量数字存储示波器的自动量程系统及测量方法 - Google Patents

Abstract

本发明公开了一种用于测量数字存储示波器的自动量程系统，所述的前端硬件电路通过FPGA数据缓冲器与所述的控制处理器连接；所述的控制处理器分别与所述的FPGA数据缓冲器、显示器以及所述的前端硬件电路连接；其测量方法步骤：S1.控制处理器对FPGA数据缓冲器传输的数据帧进行计算比对，得出峰峰值和周期值两份直方图数组；S2.控制处理器从步骤S1得到的峰峰值和周期值两份直方图数组中，筛选出标准峰峰值和标准周期值；S3.用标准峰峰值和标准周期值确定电压档位和时基档位，对前端硬件电路进行控制并把合适的波形显示在显示屏上。本发明中示波器自动调节电压档位和时基档位，节省的时间，提供了工作效率，并且能快速的自动测量变化的波形。

Description

一种用于测量数字存储示波器的自动量程系统及测量方法

技术领域

本发明涉及数字示波器技术,尤其涉及数字存储示波器在测量变化波形时的处理技术，具体的讲是一种用于测量数字存储示波器的自动量程系统及测量方法。

背景技术

示波器的使用相对比较专业，观察一个波形需要调整一系列的操作，使用上不方便，并且使用示波器的客户在使用示波器调整参数时容易出错，或者不知道怎么调整参数。目前示波器基本是采用自动设置去针对波形调整参数，自动设置的时间较长，一般都需要2-3秒，并且多次自动设置波形时，还必须每次手动去按自动设置的按键并设置示波器的测量参数，操作与响应都比较慢，在需要快速测量的场合时作用有限。

例如在生产时需要对多个测试点做测试，每个测试点的电压参数或频率参数可能不同，如果用目前的方法对测试点进行测试时，要手动调整电压档位或时基档位，或按自动设置，那就会严重影响生产效率，

鉴于此，有必要提供一种快速自动测量变化的波形，自动设置示波器的测量参数，用户用表笔测试测试点时，用户不用做任何操作，示波器自动测量好电压档位或时基档位，并调好合适的参数。让波形以合适的大小和密度显示，简化用户的操作，提高工作效率，用户直接观察示波器调整好的波形。

发明内容

本发明提供一种操作简单、工作效率高、能快速自动测量变化的波形并自动调整测试参数的测量数字存储示波器的自动量程系统及测量方法。

本发明采用以下技术方案：一种用于测量数字存储示波器的自动量程系统，包括：FPGA数据缓冲器、控制处理器、显示器，还包括前端硬件电路，其中，

所述的前端硬件电路通过FPGA数据缓冲器与所述的控制处理器连接；

所述的控制处理器分别与所述的FPGA数据缓冲器、显示器以及所述的前端硬件电路连接；

所述的前端硬件电路包括：

信号放大衰减电路，对采用到的模拟信号进行放大或衰减；

触发比较器，对模拟信号进行比较，将产生的触发信号送至FPGA数据缓冲器；

模数转换器，将经信号放大衰减电路的模拟信号转换成数字信号，并将转化后的数字信号发送至FPGA数据缓冲器。

所述的信号放大衰减电路输出端分别连接触发比较器和模数转换器的输入端，所述的触发比较器输出端连接所述的FPGA数据缓冲器的输入端，所述的模数转换器的输出端连接所述的FPGA数据缓冲器的输入端。

所述的控制处理器分别控制连接所述的触发比较器和信号放大衰减电路的输入端。

所述的FPGA数据缓冲器用于存储模数转换器产生的数字信号和触发比较器产生的触发信号，并将所述的数字信号和触发信号发送至控制处理器。

一种用于测量数字存储示波器的自动量程测量方法，其自动量程测量方法包括以下步骤：

S1.控制处理器对FPGA数据缓冲器传输的数据帧进行计算比对，得出峰峰值和周期值两份直方图数组；

S2.控制处理器从步骤S1得到的峰峰值和周期值两份直方图数组中，筛选出标准峰峰值和标准周期值；

S3.用标准峰峰值和标准周期值确定电压档位和时基档位，对前端硬件电路进行控制并把合适的波形显示在显示屏上。

所述的步骤S1中具体实现步骤如下：

S11，初始零点电平位置；

S12，FPGA数据缓冲器传输一帧数据给控制处理器；

S13，控制处理器处理步骤S12中传输来的一帧数据，计算出这一帧数据的峰峰值和周期值；

S14，判断计算的帧数是否达到设定值循环次数，达到则执行步骤S15，未达到则返回步骤S12再次传输一帧数据给控制处理器；

S15，把达到设定值循环次数内计算的峰峰值和周期值进行比对计算，得出峰峰值和周期值两份直方图数组。

所述的步骤S2中标准峰峰值的筛选具体实现步骤如下：

对直方图数组中的峰峰值按照从大到小的顺序进行比对筛选，

S21，判断最大峰峰值出现次数是否大于两次，若出现的次数大于两次，则把最大峰峰值作为标准峰峰值，之后执行步骤S3；若出现的次数不大于两次，则执行步骤S22；

S22，判断第二大峰峰值出现次数是否大于两次，若出现的次数大于两次，则把第二大峰峰值作为标准峰峰值，之后执行步骤S3；若出现的次数不大于两次，则执行步骤S23；

S23，以峰峰值从大到小的顺序进行，直到判断1/4的峰峰值出现次数是否大于两次，若出现的次数大于两次，则把相对于的峰峰值作为标准峰峰值，之后执行步骤S3；若出现的次数不大于两次，则把最大的峰峰值作为标准峰峰值，之后执行步骤S3；

所述的步骤S2中标准周期值的筛选具体实现步骤如下：

对直方图数组中的周期值按照从大到小的顺序进行比对筛选，

S211，判断最大周期值出现次数是否大于两次，若出现的次数大于两次，则把周期值作为标准周期值，之后执行步骤S3；若出现的次数不大于两次，则执行步骤S212；

S212，判断第二大周期值出现次数是否大于两次，若出现的次数大于两次，则把第二大周期值作为标准周期值，之后执行步骤S3；若出现的次数不大于两次，则执行步骤S213；

S213，以周期值从大到小的顺序进行，直到判断1/4的周期值出现次数是否大于两次，若出现的次数大于两次，则把相对于的周期值作为标准周期值，之后执行步骤S3；若出现的次数不大于两次，则把最大的周期值作为标准周期值，之后执行步骤S3。

所述的步骤S3中具体实现步骤如下：

S31，根据步骤S2中得到的标准峰峰值和标准周期值，得到观看波形的电压档位和时基档位，触发电平为峰峰值的中点；

S32，控制电压档位和时基档位；

S33，判断是否退出自动量程，是则退出，否则返回步骤S12。

本发明采用以上技术方案，通过前端硬件电路对采集到的模拟信号进行处理后存储到FPGA数据缓冲器中，将存储的数字帧传输给控制处理器，所述的控制处理器对数字帧进行比对计算，筛选出标准的峰峰值和标准的周期值，所述的控制处理器根据标准的峰峰值和标准的周期值，对前端硬件电路进行控制，对输入的模拟信号进行放大或衰减，最后将波形显示在显示屏上，通过以上技术方案，在进行测试点测试时，只要将信号采集探头放置测试点上，数字存储示波器控制处理器对采集到的信号进行处理，筛选出的标准峰峰值和标准周期值，就会对前端电路信号进行控制，自动的调节电压档位和时基档位，无需对示波器进行手动电压档位和时基档位的调节，节省的时间，提供了工作效率，并且能快速的自动测量变化的波形。

附图说明

现结合附图对本发明做进一步详述：

图1是本发明用于测量数字存储示波器的自动量程系统示意图；

图2是本发明用于测量数字存储示波器的自动量程方法之流程图；

图3是本发明用于测量数字存储示波器的自动量程方法之生成直方图数组流程图；

图4是本发明用于测量数字存储示波器的自动量程方法之标准峰峰值筛选流程图； 

图5是本发明用于测量数字存储示波器的自动量程方法之标准周期值筛选流程图；   

图6是本发明用于测量数字存储示波器的自动量程方法之档位调节流程图。

具体实施方式

请参阅图1所示，一种用于测量数字存储示波器的自动量程系统，包括：FPGA数据缓冲器3、控制处理器4、显示器5，还包括前端硬件电路2，其中，

所述的前端硬件电路2输出端与FPGA数据缓冲器3输入端电性连接，所述的控制处理器4分别与所述的FPGA数据缓冲器3、显示器5以及所述的前端硬件电路2输入端电性连接；

所述的前端硬件电路2进一步包括：  

信号放大衰减电路21，用于对采用到的模拟信号进行放大或衰减；

触发比较器23，根据所述信号放大衰减电路21输入的信号和控制处理器4反馈的信号进行比较，产生触发信号并送至FPGA数据缓冲器3；

模数转换器22，用于将经信号放大衰减电路21的模拟信号转换成数字信号，并将转化后的数字信号发送至FPGA数据缓冲器3。

所述的信号放大衰减电路21输出端分别连接触发比较器23和模数转换器22的输入端，所述的触发比较器23输出端连接所述的FPGA数据缓冲器3的输入端，所述的模数转换器22的输出端连接所述的FPGA数据缓冲器3的输入端。

所述的控制处理器4分别控制连接所述的触发比较器23和信号放大衰减电路21的输入端。

所述的FPGA数据缓冲器3用于存储模数转换器22产生的数字信号和触发比较器23产生的触发信号，并将所述的数字信号和触发信号发送至控制处理器4。

如图1所示，将采集到的模拟信号1送至前端硬件电路2之信号放大衰减电路21中，经信号放大衰减电路21放大或衰减的信号再经模数转换器22转换后将数字信号存储在FPGA数据缓冲器3中，控制处理器4提起FPGA数据缓冲器3中的数据帧，对FPGA数据缓冲器3传输的数据帧进行计算比对，得出峰峰值和周期值两份直方图数组；从得到的峰峰值和周期值两份直方图数组中，筛选出标准峰峰值和标准周期值；用标准峰峰值和标准周期值确定电压档位和时基档位，对前端硬件电路2进行控制并把波形显示在显示器5上。

本实施例中，模数转换器22电压输入范围为0-1V，所以模拟信号1经信号放大衰减电路21后会被放大或衰减到0-1V之间，同时为了实现更高的测量精度，一般信号会被放大或衰减到0.2-0.8v之间。实际上触发比较器23输出的波形是数字逻辑波形，是一个方波，FPGA数据缓冲器3根据方波的占空比确定触发的位置。比如一个5V的正弦波，触发电平调在4V，那么这个正弦波高于4V的就是高电平，低于4V的就会是低电平，表现出来就是一个方波。而控制处理器4控制触发比较器23就是控制触发比较器23的比较电平。触发电平是设置在标准峰峰值的一半。具体是控制处理器4通过SPI协议控制触发比较器23的输入电平。控制信号放大衰减电路21也是相同的处理方式，当采集到的模拟信号1电压过大，控制处理器4通过SPI协议，控制信号放大衰减电路21调高电压档位提高衰减倍率。当采集到的模拟信号1电压过小，控制处理器4通过SPI协议，控制信号放大衰减电路21调低电压档位提高放大倍率。

请查阅图2-6之一所示，一种用于测量数字存储示波器的自动量程测量方法，其自动测量方法包括以下步骤：S1.控制处理器对FPGA数据缓冲器传输的数据帧进行计算比对，得出峰峰值和周期值两份直方图数组；

S11，初始零点电平位置；

S12，FPGA数据缓冲器传输一帧数据给控制处理器；

S13，控制处理器处理步骤S12中传输来的一帧数据，计算出这一帧数据的峰峰值和周期值；

S14，判断计算的帧数是否达到设定值循环次数，达到则执行步骤S15，未达到则返回步骤S12再次传输一帧数据给控制处理器；

S15，把达到设定值循环次数内计算的峰峰值和周期值进行比对计算，得出峰峰值和周期值两份直方图数组。

S2.控制处理器从步骤S1得到的峰峰值和周期值两份直方图数组中，筛选出标准峰峰值和标准周期值；

对直方图数组中的峰峰值按照从大到小的顺序进行比对筛选，

S21，判断最大峰峰值出现次数是否大于两次，若出现的次数大于两次，则把最大峰峰值作为标准峰峰值，之后执行步骤S3；若出现的次数不大于两次，则执行步骤S22；

S22，判断第二大峰峰值出现次数是否大于两次，若出现的次数大于两次，则把第二大峰峰值作为标准峰峰值，之后执行步骤S3；若出现的次数不大于两次，则执行步骤S23；

S23，以峰峰值从大到小的顺序进行，直到判断1/4的峰峰值出现次数是否大于两次，若出现的次数大于两次，则把相对应的峰峰值作为标准峰峰值，之后执行步骤S3；若出现的次数不大于两次，则把最大的峰峰值作为标准峰峰值，之后执行步骤S3；

对直方图数组中的周期值按照从大到小的顺序进行比对筛选，

S211，判断最大周期值出现次数是否大于两次，若出现的次数大于两次，则把周期值作为标准周期值，之后执行步骤S3；若出现的次数不大于两次，则执行步骤S212；

S212，判断第二大周期值出现次数是否大于两次，若出现的次数大于两次，则把第二大周期值作为标准周期值，之后执行步骤S3；若出现的次数不大于两次，则执行步骤S213；

S213，以周期值从大到小的顺序进行，直到判断1/4的周期值出现次数是否大于两次，若出现的次数大于两次，则把相对应的周期值作为标准周期值，之后执行步骤S3；若出现的次数不大于两次，则把最大的周期值作为标准周期值，之后执行步骤S3。

S3.用标准峰峰值和标准周期值确定电压档位和时基档位，对前端硬件电路进行控制并把波形显示在显示器上。 

S31，根据步骤S2中得到的标准峰峰值和标准周期值，得到观看波形的电压档位和时基档位，触发电平为峰峰值的中点；

S32，控制电压档位和时基档位；

S33，判断是否退出自动量程，是则退出，否则返回步骤S12。 

尽管结合优选实施方案具体展示和介绍了本专利，但所属领域的技术人员应该明白，在不脱离所附权利要求书所限定的本发明的精神和范围内，在形式上和细节上可以对本发明做出各种变化，均为本发明的保护范围。

Claims (7)

1.一种用于测量数字存储示波器的自动量程系统，包括：FPGA数据缓冲器、控制处理器、显示器，其特征在于：其还包括前端硬件电路，其中，

所述的前端硬件电路通过FPGA数据缓冲器与所述的控制处理器连接；

所述的控制处理器分别与所述的FPGA数据缓冲器、显示器以及所述的前端硬件电路连接；

所述的前端硬件电路包括：

信号放大衰减电路，对采用到的模拟信号进行放大或衰减；

触发比较器，对模拟信号进行比较，将产生的触发信号送至FPGA数据缓冲器；

模数转换器，将经信号放大衰减电路的模拟信号转换成数字信号，并将转化后的数字信号发送至FPGA数据缓冲器，所述的信号放大衰减电路输出端分别连接触发比较器和模数转换器的输入端，所述的触发比较器输出端连接所述的FPGA数据缓冲器的输入端，所述的模数转换器的输出端连接所述的FPGA数据缓冲器的输入端。

2.根据权利要求1所述的一种用于测量数字存储示波器的自动量程系统，其特征在于：所述的控制处理器分别控制连接所述的触发比较器和信号放大衰减电路的输入端。

3.根据权利要求1所述的一种用于测量数字存储示波器的自动量程系统，其特征在于：所述的FPGA数据缓冲器用于存储模数转换器产生的数字信号和触发比较器产生的触发信号，并将所述的数字信号和触发信号发送至控制处理器。

4.根据权利要求1所述的用于测量数字存储示波器的自动量程测量方法，其特征在于：其自动量程测量方法，包括以下步骤：

S1.控制处理器对FPGA数据缓冲器传输的数据帧进行计算比对，得出峰峰值和周期值两份直方图数组；

S2.控制处理器从步骤S1得到的峰峰值和周期值两份直方图数组中，筛选出标准峰峰值和标准周期值；

S3.用标准峰峰值和标准周期值确定电压档位和时基档位，对前端硬件电路进行控制并把合适的波形显示在显示屏上。

5.根据权利要求4所述的用于测量数字存储示波器的自动量程测量方法，其特征在于：所述的步骤S1中具体实现步骤如下：

S11，初始零点电平位置；

S12，FPGA数据缓冲器传输一帧数据给控制处理器；

S13，控制处理器处理步骤S12中传输来的一帧数据，计算出这一帧数据的峰峰值和周期值；

S14，判断计算的帧数是否达到设定值循环次数，达到则执行步骤S15，未达到则返回步骤S12再次传输一帧数据给控制处理器；

S15，把达到设定值循环次数内计算的峰峰值和周期值进行比对计算，得出峰峰值和周期值两份直方图数组。

6.根据权利要求4所述的一种用于测量数字存储示波器的自动量程测量方法，其特征在于：所述的步骤S2中标准峰峰值的筛选具体实现步骤如下：

对直方图数组中的峰峰值按照从大到小的顺序进行比对筛选，

S21，判断最大峰峰值出现次数是否大于两次，若出现的次数大于两次，则把最大峰峰值作为标准峰峰值，之后执行步骤S3；若出现的次数不大于两次，则执行步骤S22；

S22，判断第二大峰峰值出现次数是否大于两次，若出现的次数大于两次，则把第二大峰峰值作为标准峰峰值，之后执行步骤S3；若出现的次数不大于两次，则执行步骤S23；

S23，以峰峰值从大到小的顺序进行，直到判断1/4的峰峰值出现次数是否大于两次，若出现的次数大于两次，则把相对于的峰峰值作为标准峰峰值，之后执行步骤S3；若出现的次数不大于两次，则把最大的峰峰值作为标准峰峰值，之后执行步骤S3；

所述的步骤S2中标准周期值的筛选具体实现步骤如下：

对直方图数组中的周期值按照从大到小的顺序进行比对筛选，

S211，判断最大周期值出现次数是否大于两次，若出现的次数大于两次，则把周期值作为标准周期值，之后执行步骤S3；若出现的次数不大于两次，则执行步骤S212；

S212，判断第二大周期值出现次数是否大于两次，若出现的次数大于两次，则把第二大周期值作为标准周期值，之后执行步骤S3；若出现的次数不大于两次，则执行步骤S213；

S213，以周期值从大到小的顺序进行，直到判断1/4的周期值出现次数是否大于两次，若出现的次数大于两次，则把相对于的周期值作为标准周期值，之后执行步骤S3；若出现的次数不大于两次，则把最大的周期值作为标准周期值，之后执行步骤S3。

7.根据权利要求4所述的一种用于测量数字存储示波器的自动量程测量方法，其特征在于：所述的步骤S3中具体实现步骤如下：

S31，根据步骤S2中得到的标准峰峰值和标准周期值，得到观看波形的电压档位和时基档位，触发电平为峰峰值的中点；

S32，控制电压档位和时基档位；

S33，判断是否退出自动量程，是则退出，否则返回步骤S12。

Images