CN103108271A - 具有菊花链式累加的麦克风阵列 - Google Patents

Abstract

本发明提供具有菊花链式累加的麦克风阵列。麦克风阵列中的麦克风级可以按菊花链耦接在一起。每级可包括麦克风、模数转换器、抽取单元、接收器、加法器和发送器。转换器可将模拟音频麦克风信号转换成可被抽取的数字码。加法器可将每级中的抽取数字码累加到来自在先级的抽取数字码的累积和。该新的和可以发送到下一麦克风级，在那里加法器可将那一级的抽取数字码加到累积和。串行接口可用于连接各级的发送器和接收器。串行接口可用于在级之间传输抽取数字码的累积和。串行接口还可用于在级之间传输配置数据。

Description

具有菊花链式累加的麦克风阵列

相关申请的交叉引用

本申请主张2011年11月14日提交的美国临时专利申请No.61/559,435的权益，其全部内容通过引用合并于此。

技术领域

本发明总体上涉及麦克风，更特别地，涉及具有菊花链式累加（daisy-chain summation）的麦克风阵列。

背景技术

麦克风阵列已经用于改善保真度和减少环境噪声的影响。两个或更多麦克风的阵列可以用于捕获特定音频信号，同时减少背景噪声和其他不期望声音的影响。各种波束成形（beamforming）算法可用于组合来自阵列中的每个麦克风的信号，从而源自特定方向的音频信号相长地干涉并与源自其他方向的音频信号相比产生最大的响应。

这些波束成形算法最初在信号处理设备中实现，这要求每个麦克风独立地导线连接到信号处理设备（通常是集成电路）的单独输入。因此，导线数量与阵列中的麦克风数量成比例地增加。引入这些额外的导线需要额外的成本和设备空间。此外，额外导线会影响系统的总体可靠性，因为关于一个或更多导线组的缺陷、故障或问题的可能性倾向于随着导线数量增大而上升。

发明人认识到需要一种用有限数量的连接导线支持大量麦克风的麦克风阵列。

发明内容

一示范性实施例提供一种麦克风接口电路，可包括：模数转换器ADC，具有用于麦克风信号的输入；抽取单元，耦接到该ADC；接收器，用于经由第一串行接口接收来自在先麦克风级的数字码；加法器，用于累加所接收的数字码和由所述抽取单元输出的抽取数字码；以及发送器，用于经由第二串行接口将累加的码的和发送到下一麦克风级。

另一示范性实施例提供一种麦克风电路，可包括：麦克风；模数转换器ADC，耦接到该麦克风；抽取单元，耦接到该ADC；接收器，用于经由第一串行接口接收来自在先麦克风级的数字码；加法器，用于累加所接收的数字码和由该抽取单元输出的抽取数字码；以及发送器，用于经由第二串行接口将所累加的码的和发送到下一麦克风级。

另一示范性实施例提供一种包括布置成菊花链式阵列的多个麦克风级的系统，每个麦克风级可包括：模数转换器ADC，具有用于麦克风信号的输入；抽取单元，耦接到该ADC；接收器，用于接收第一串行数据流，该第一串行数据流包括由所述阵列中的在先麦克风级的抽取单元输出的抽取数字码的累积之和；加法器，将由该抽取单元输出的抽取数字码累加到由所述阵列中的在先麦克风级的抽取单元输出的抽取数字码的累积之和；以及发送器，用于将第二串行数据流发送到所述阵列中的下一麦克风级，所述第二串行数据流包括来自所述加法器的所累加的数字码的和。

另一示范性实施例提供一种模拟麦克风接口电路，可包括：第一放大器，具有用于麦克风信号的输入和耦接到该输入的输出；级输入，耦接到在先麦克风级的输出和该第一放大器的输入；级输出，耦接到下一麦克风级的输入；以及第二放大器，具有耦接到该第一放大器的输出的输入和耦接到该级输出的输出。

另一示范性实施例提供一种包括布置成菊花链式阵列的多个模拟麦克风级的系统，每个麦克风级可包括：级输入；级输出；以及与耦接到所述级输入的输入和耦接到所述级输出的输出串联耦接的多个放大器，每个放大器具有用于麦克风信号的输入。

另一示范性实施例提供一种方法，可包括：将来自麦克风阵列中的麦克风的模拟音频信号转换成数字码；将所述数字码抽取到串行接口的音频帧率；将所抽取的数字码累加到来自阵列中的任何在先麦克风的抽取数字码的累积和；以及经由所述串行接口发送来自所述累加的新的累积和。

附图说明

图1示出一实施例的示范性框图；

图2示出麦克风阵列中的两个麦克风电路的示范性菊花链式连接；

图3示出一示范性实施例，其中两个单独的数据信道（channel）被发送到每个麦克风电路；

图4示出包括滤波器的一示范性实施例；

图5示出包括快速傅立叶变换（FFT）电路的一示范性实施例；

图6示出多信道音频实施例中的麦克风电路的示范性框图；

图7示出模拟麦克风级电路的示范性框图；

图8示出一实施例中的示范性过程；

图9示出实施例中的示范性设备；

图10示出一实施例，其中阵列中的每个麦克风的最高峰值水平被确定且然后用于设置阵列中的每个麦克风的增益；以及

图11示出在抽取（decimation）期间延迟元件可以如何用于不同滤波器级之间以选择用于精细延迟步幅的最低可行采样率的例子。

具体实施方式

本发明的实施例提供一种具有麦克风级（microphone stage）的阵列的系统，其中每个麦克风级可以按菊花链式耦接到一起。每个麦克风级可包括麦克风、模数转换器、抽取单元、接收器、加法器（adder）和发送器。模数转换器可以将来自麦克风的采样音频信号转换成数字码。抽取单元可以从模数转换器的输出抽取数字码到用于在麦克风级之间发送数据的串行接口的音频帧率。抽取单元还可包括延迟单元以实现在每个麦克风级处的延迟。

第一麦克风级中的发送器可以将抽取单元的输出发送到阵列中的第二麦克风级的接收器。第二麦克风级中的加法器可以将从第一级发送的数字码累加到第二麦克风级中的抽取单元的输出。第二麦克风级中的发送器然后可以将来自加法器的这些数字码的和发送到第三麦克风级中的接收器，第三麦克风级中的加法器可以将来自第二麦克风级的数字码总和累加到第三麦克风级中的抽取单元的输出，以此类推。

由于每级可以将其音频码累加到来自在先级的数字音频码的累积和，所以与每个麦克风级在单独信道中将其音频数据发送到最终设备时相比，更小且固定量的带宽可以分配给音频数据的传输。

菊花链式麦克风阵列中的麦克风电路级可包括麦克风、耦接到麦克风的模数转换器、耦接到模数转换器的抽取单元、耦接到抽取单元的加法器的第一输入、耦接到加法器的第二输入的接收器、以及耦接到加法器的输出的发送器。

串行数据流可用于在每个麦克风级中的发送器和接收器之间传输音频数据和配置数据。所发送的音频数据可表示从菊花链中的在先麦克风级处的每个麦克风获得的采样音频数据的累积和。在每个麦克风级处，从麦克风获得的音频数据可累加到在先级处的音频数据的总和，并且该总和可替代串行数据流上传输的音频数据。

配置数据可包括向阵列中的麦克风分配地址的麦克风地址分配数据、设置与阵列中的一个或更多麦克风相关联的可变延迟的延迟数据、设置与阵列中的一个或更多麦克风相关联的可变增益的增益数据和/或与麦克风阵列相关的其他配置设置。在一些例子中，延迟数据和增益数据可以与音频数据和地址分配数据相比在单独信道上传输。

每个延迟单元可以具有一延迟，该延迟被选择来确保来自其相关的与来自特定方向的声音对应的麦克风的音频数据与由到达该麦克风级的接收器的累积和表示的数据时间上对准。为了实现对导向方向（steering direction）的精确控制，每个麦克风节点处的延迟可能与利用整数个采样周期能实现的相比需要以更精细的步幅来调节，因此可能需要设置整数以及小数延迟量。在这些状况中，可以使用在过采样模数转换器中使用的较高频率时钟速率来实现延迟的小数部分，延迟的整数部分可以以与音频帧率对应的较低采样率来实现。整数和小数延迟可以利用传输到每个麦克风的配置信道来设置。

图1示出本发明一实施例中的麦克风电路100的示范性框图。麦克风110可以耦接到麦克风接口电路120，麦克风接口电路120可包括初始提升来自麦克风的模拟信号的前置放大器（未示出）、模数转换器112、抽取单元118和加法器117。麦克风和/或前置放大器可以耦接到模数转换器112，模数转换器112可以从自麦克风110获得的模拟音频信号产生数字码字。

模数转换器112可以以比用于在麦克风阵列中的麦克风电路100之间传输串行音频数据（其可以以44kHz传输数据）更高的频率过采样模拟音频信号，诸如在一些实施例中为2.4MHz或更高。

抽取单元118可以耦接到转换器112且可抽取在转换器112处产生的数字码字。在一些例子中，抽取单元118可以通过在降低码的采样率之前首先对ADC输出码进行滤波或其他方式的变换来抽取数字码字。在另一些例子中，抽取单元118可以通过直接降低ADC输出码的采样率来抽取数字码字。抽取单元118可包括具有一个或更多延迟元件113和/或115的延迟单元，其可利用抽取滤波器的结构内的各种位置处的记忆或存储单元实现延迟以确保来自抽取单元118的输出码与来自在不同时间在每个其他麦克风处接收的音频信号的其他麦克风级处的抽取码字对准。

在一实施例中，抽取单元118可包括精细延迟元件113、粗幅整数延迟元件115、抽取器114和/或增益器116。

精细可变整数延迟113可耦接到模数转换器112。精细可变整数延迟113可包括精细延迟输入121，其可用于选择模数转换器112的较高频率下的整数个周期来延迟转换器112输出的生成数字码字。由于模数转换器112可以在是串行数据流的许多倍高的频率下操作，所以精细可变整数延迟113可以实现精细延迟量的选择以最大化在不同时间在麦克风阵列中的每个麦克风处接收的音频信号的对准。

抽取器114可耦接到精细可变整数延迟113的输出。抽取器114可用于减小转换器112输出的数字码字的采样率，从而残余数字码字对应于串行数据流帧率。

粗幅可变整数延迟115可耦接到抽取器114的输出。粗幅可变整数延迟115可包括粗幅延迟输入122，其可用于选择串行数据流帧时钟的整数个时钟周期来延迟所抽取的码字。

可变增益器116可耦接到粗幅可变整数延迟122的输出。可变增益器116可包括增益设置输入123，其可用于指定应用到抽取器114的延迟输出的增益大小。

加法器117可耦接到抽取单元118的输出。加法器117可以将抽取单元118的输出累加到在数据流输入处接收130的在先麦克风电路级0至N-1（假定图1中的麦克风级100是第N级）的累积和131。在加法器117将抽取单元118的输出累加到累积和131之后，所得和然后可作为新的麦克风级0至N的累积和141发送140到下一麦克风级N+1。于是，麦克风阵列中的每个麦克风级可以将其输出码累加到在先级的输出码，从而最终产生单个累积的波束成形的输出码。接收器130可以包括未示出的串并行转换器，类似地，发送器140可包括也未示出的并串行转换器。

除了可在串行数据流上接收130和发送140的累积音频数据131和141之外，某些配置数据也可以被发送。在该例子中，麦克风地址可以作为配置数据的一部分分配给菊花链中的每个麦克风级100。麦克风阵列中的第一麦克风电路可以分配地址“00001”，其可作为串行数据流输入的一部分发送到第一麦克风电路。然后第一麦克风电路可以将其分配地址存储在存储器119中且其加法器电路然后可以加“1”到该地址并输出新地址“00010”，其可以分配给阵列中的下一个麦克风电路，以此类推。于是，在N级处的麦克风电路可以被分配地址N132。其加法器117可以加“1”到地址N并且将要分配给下一个麦克风级的麦克风地址N＋1142可发送140到下一级。

在图1所示的实施例中，半个或一个串行数据流时钟周期可用于发送音频数据131和141，另半个时钟周期可用于发送配置数据，诸如麦克风地址分配数据132和142。在另一些实施例中，时钟周期可不同地划分。例如，在一些实施例中，额外的、更少的、不同的或者甚至没有配置数据可以在时钟周期期间发送。

在一些实施例中，每个麦克风电路100中的精细延迟121、粗幅延迟122和增益设置123输入可以在使用麦克风阵列之前被预配置。在预配置期间，每个电路100可以被提供有已经基于麦克风阵列的打算用途而优化了的预定输入值。在另一些实施例中，这些输入121、122和123可以被动态配置。在一些例子中，该配置数据可以储存在存储器119中。

芯片间集成声音协议（I2S）可以用于传输、编码、解码和处理串行数据流中的音频数据。在另一些实施例中也可以使用其他协议。

除了麦克风110之外，图1所示的每个部件可以制造在通用集成电路中。

图2示出麦克风阵列中的两个麦克风电路100的示范性菊花链式连接。在该例子中，每个麦克风电路可以线性连接到相同的串行数据流。最左边的麦克风电路100可以处于阵列中的第N麦克风电路级处，最右边的电路可以处于阵列中的第N+1级处。

如图所示，输入到第N级电路100的串行数据流可包括表示来自在先级（0至N-1）的数字音频码的总和的累积音频数据131。串行数据流输入也可包括到地址N的麦克风地址分配132。

第N级电路100中的加法器117于是可以将源自第N级麦克风110的输出数字音频码累加到来自0至N-1级的累积和131以产生新的0至N级的累积和141，其可以输出到下一N+1麦克风级100。

第N级电路100中的加法器117还可以对所分配的麦克风地址N132加1并输出新分配的麦克风地址N＋1142，其可被送到下面的N+1级电路100。

第N＋1级电路100中的加法器117然后可以将源自N＋1级麦克风110的输出数字音频码累加到由第N级电路100输出的0至N级的累积和141，从而产生新的0至N+1级的累积和151，其可以输出140到下面的第N+2麦克风级100。

第N＋1级电路100中的加法器117还可以将其分配麦克风地址N+1142加1并输出新的分配麦克风地址N+2152，其可被送到下面的N+2级电路100。

图3示出一示范性实施例，其中两个单独数据信道被发送到每个麦克风电路100。在一些实施例中，各信道可以在不同导线上串行传输。两个信道可包括数据流信道135和命令流信道165。

数据流信道135可用于传输来自每个麦克风电路100的音频数据的累积和131和141以及麦克风电路地址分配数据132和142以向阵列中的每个麦克风电路100分配唯一地址。

命令流信道165可以用于传输配置数据和命令到阵列中的每个麦克风电路100。在命令流信道165上传输的信息包可以格式化成包括麦克风地址161、命令码字162和数据字163。

麦克风地址161可以指定对应的命令码字162和数据字163所针对的麦克风电路100的分配地址。

命令码字162可指定所寻址的麦克风电路161要执行的命令。这些命令可指定诸如设置数字延迟118、设置增益、绕过麦克风电路、减弱麦克风的声音或设置模拟前置放大器增益等的指令。

数据字163可指定与命令码字162相关联的值。例如，数据字163中指定的值可以是将要设置的延迟或增益的量。

每个麦克风电路100可被动监听命令流上传输的信息包。当麦克风电路100识别具有与其分配麦克风地址132对应的麦克风地址161的信息包时，麦克风电路100然后可以执行命令162并且应用或者设置数据字163中指定的值。每个麦克风还可以被动监听包含指明为“全局广播”地址的地址的信息包。当这种地址被传输时，所有麦克风同时接收相同命令。

在一些实施例中，将要应用的延迟量可以预先计算并且然后编码到与用于每个麦克风地址161的各组延迟命令162相关联的数据字163中。例如，如果麦克风阵列具有3英尺的总长度，那么声音到达阵列起点处的第一麦克风可以比到达线性阵列末端处的最后麦克风早大约3ms（假定声音以大约1ms/ft行进）。在44.1kHz的抽取采样率的情况下，一个采样延迟将持续大约22μs。为了获得3ms延迟，将需要136采样周期的延迟（3ms/22μs）。于是，数据字163可设置为“10001000”（对应于十进制数136），以指定与用于阵列中的最后麦克风的设置延迟命令162相关联的136周期延迟值。

在一些例子中，缓冲来自在先级的累积音频数据131以在加法器117处执行相加会导致在每个节点中的额外延迟。在这些例子中，编程的延迟可以被调节以解决该延迟。例如，如果累积数据的缓冲导致每级一个采样延迟，那么可以根据级在阵列中的位置从编程延迟扣除对应的采样偏差。

图4示出一示范性实施例，其中有限冲击响应（FIR）或无限冲击响应（IIR）滤波器401可耦接在抽取单元118中的粗幅整数延迟元件115和增益器116之间以对来自抽取滤波器114的抽取输出进行滤波。FIR/IIR滤波器401可以用一组系数402或抽头权重（tap weight）来配置，系数402或抽头权重指定分配给抽取器114处输出的每个数字码的相对权重。这些系数可以诸如通过使用命令流165中的命令162和数据字163上载到麦克风电路100。也可以使用其他上载技术，在一些例子中，每个滤波器401可以用一组预定系数来预配置。

增加FIR/IIR滤波器401可以通过使用来自在先麦克风级的音频输出码的可定制加权和代替简单和来实现对所得波束成形输出样式（pattern）更精确的控制。FIR/IIR滤波器401还可以实现对每个麦克风电路100的频率响应和相关动态的定制控制，以及实现在波束成形输出样式中使用自适应的空值（null）。

图5示出一示范性实施例，其中快速傅立叶变换（FFT）电路501可以耦接在抽取单元118中的粗幅整数延迟元件115和增益器116之间以对来自抽取器114的抽取输出进行滤波。

FFT电路501可以用一组系数502来配置。增益器504可以用一组对应的二元复数系数503来配置。采用FFT电路501，串行数据流130和140可以对应于一些或全部FFT输出的串行扫描。来自FFT电路501的每个输出可以包括实部和虚部。这些输出可以累加117到来自在先级（0至N-1）的类似输出的对应累积和131。加法器117处这些相加中的每一个的结果然后可以被输出140并送往下一麦克风级。

由于每个FFT输出是复数，所以与前述包括仅有实部的输出的实施例相比，可能需要额外的带宽。此外，由于每个输出独立组合以产生累积和，所以一些数据帧可能会重叠，这也可能需要额外的带宽。

每个复数系数可以用于在增益器504处实现来自FFT电路501的输出码的复数旋转。此外，FFT电路501的使用可能要求额外的带宽来输出不同部分。这些系数可以诸如通过使用命令流165中的命令162和数据字163来上载到麦克风电路100。也可以使用其他上载技术，在一些例子中，每个滤波器401可以用一组预定系数来预配置。

图6示出本发明的多信道音频实施例中的麦克风电路100的示范性框图。麦克风100可以耦接到初始提升来自麦克风的模拟信号的前置放大器（未示出）。如果使用的话，前置放大器可以耦接到模数转换器112，模数转换器112可以从自麦克风110获得的放大模拟音频信号产生数字码字。

模数转换器112可以以比用于在麦克风阵列中的麦克风电路100之间传输串行音频数据（其可以在每个信道中以44kHz传输数据）更高的频率过采样模拟音频信号，诸如在一些实施例中为2.8MHz或更高。精细可变整数延迟单元113可以耦接到转换器112以将来自转换器112的数字输出延迟整数个转换器时钟周期。

抽取器114可以耦接到精细整数可变延迟113的输出。抽取器114可用于将转换器112输出的数字码字的采样率减小到等于串行数据流帧时钟速率的采样率。

来自抽取器114的输出可以耦接到与两个或更多单独信道相关联的电路。例如，粗幅整数可变延迟电路615和625可以耦接到抽取器114的输出。这些延迟电路615和625中的每个可以包括可独立配置的延迟输入622，其可用于选择串行数据流130的整数个时钟周期来延迟所抽取的码字。在一些例子中，与针对第一信道的抽取码字相关联的在粗幅整数延迟电路615处所选择的延迟可以不同于与第二信道相关联的为粗幅整数延迟电路625选择的延迟。

单独可变增益器616和626可以耦接到粗幅整数可变延迟电路615和625的相应输出。每个可变增益器616和626可包括增益设置输入623，其可以用于独立配置应用到与每个信道相关联的抽取器114的延迟输出的增益大小。

单独的加法器617和627可耦接到可变增益器616和626的相应输出。每个加法器617和627可以将来自其相应可变增益器616和626的输出累加到在串行数据流输入处接收的每个相应信道中的在先麦克风电路级0至N-1的相应累积和631和632（假定图6中的麦克风级100是第N级）。

在加法器617和627将它们相应的可变增益器616和627的输出累加到它们相应的信道的相应累积和631和632之后，所得总和然后可以作为每个相应信道上的麦克风级0至N的相应新累积和651和652输出。这些新累积和然后可以发送到下一麦克风级N+1。于是，麦克风阵列中的每个麦克风级可以将其每个信道的输出码累加到在先级的每个信道的输出码，从而最终产生用于每个信道的单个累积波束成形输出码。

图7示出本发明一实施例中的模拟麦克风级电路700的示范性框图。模拟麦克风701可以耦接到麦克风接口电路730。麦克风接口电路730可包括前置放大器702、模拟延迟/滤波器电路704、放大器712和713、菊花链输入711和菊花链输出712。

前置放大器702可以初始提升来自麦克风701的模拟信号。前置放大器702可以耦接到模拟延迟和/或滤波器电路704。前置放大器702可以被提供有增益设置输入703，其可以用于指定将要应用到来自麦克风701的模拟输出信号的增益量。

模拟延迟/滤波器电路704可以包括模拟延迟、有限冲击响应（FIR）滤波器、无限冲击响应（IIR）滤波器、或者延迟和滤波器二者。模拟延迟（如果包括的话）可以具有开关电容器或电荷耦合器件（CCD）模拟延迟线。模拟延迟中的开关电容器也可以用于执行在放大器712和/或713处的模拟求和，这在一些例子中可以节省功率。模拟延迟704可以被提供有延迟设置输入705，其可以用于指定延迟线中电容器的开关来获得期望的延迟。模拟延迟704还可以具有与图4所示等价的延迟架构，诸如通过包括包含FIR、IIR和小数延迟滤波器的模拟滤波器。在这些例子中，模数转换器于是可以在用于在串行数据流上传输数据的较低速率下操作。

延迟电路704的输出可以耦接到放大器712的第一输入。电阻器可以耦接在延迟电路704的输出与放大器输入712之间。

到麦克风级700的输入711可以耦接到放大器712的第一输入、放大器712的输出和延迟电路704的输出。电阻器可以耦接在到麦克风级700的输入711与放大器712的第一输入、放大器712的输出和延迟电路704的输出之间。另一电阻器可以耦接在放大器712的第一输入和放大器712的输出之间。

放大器712的输出可以耦接到另一放大器713。这些放大器712和713二者都可以是倒相放大器。

放大器713的输出可以耦接到麦克风级700的输出714。该输出可以耦接到麦克风阵列中的下一麦克风级（未示出）的输入。

级输入到在先级的相应输出和级输出到后面的级的相应输入的耦接可以形成麦克风阵列中的级的菊花链配置。

在一些实施例中，每个模拟级还可以包括连接到单独模拟控制信道（或多个信道）725的接收器720。接收器720可以监视控制信道（或多个信道）725并且在检测到针对麦克风级700的增益设置703或延迟设置705时可以将所检测到的增益设置703和/或延迟设置705作为增益设置输入703提供到前置放大器702和/或作为延迟设置输入705提供到延迟电路704。

集成电路间协议（I2C）可以用于传输、解码和处理控制信道725上的增益设置703和延迟设置705并被接收器720使用。在另一些实施例中也可以使用其他协议。

图8示出本发明一实施例中的示范性过程。框801至804可以发生在麦克风阵列内的每个麦克风级中。

在框801中，从麦克风采样的音频可以转换成数字码。模数转换器可以将来自麦克风的模拟音频信号转换成数字码。转换器可以以比可用于在麦克风级之间传输音频数据的频率更高的频率对模拟音频信号进行采样。

在框802，可以选择数字码的子集。在码选择过程期间，可以实现延迟以确保每级处的抽取器输出码对应于其他级处的码，所述其他级处的码来自在不同时间到达其他级的麦克风处的类似音频信号。数字码也可以抽取到与用于在麦克风级之间传输音频数据的频率对应的速率。

在框803，来自当前级的抽取数字输出码可以累加到来自在先麦克风级的数字音频码的累积和。

在框804，将来自当前级的数字码累加到来自在先麦克风级的数字音频码的累积和所得的和可以被发送到阵列中的下一麦克风级，在该下一麦克风级处，来自该下一麦克风级的数字码可以累加到累积和，以此类推。该过程可以重复，直到来自麦克风阵列中的每级的数字码都已经累加到该累积和。

一旦来自阵列中的每级的数字码已经累加到该累积和，在框806中来自每级的数字码的所得总和可以作为最终波束成形的输出码由麦克风阵列输出。

图9示出本发明实施例中的示范性设备。例如，包括若干前述菊花链式麦克风电路100的麦克风阵列901可以嵌入在交通工具910、免提通信设备920、膝上计算机和其他计算机930和电视机940等等中。在这些设备中，麦克风阵列可产生波束成形的输出以减小以免提模式通信时环境噪声诸如交通工具引擎声音、第三方交谈、背景声音和其他不想要的噪声的影响。

图10示出一实施例，其中阵列中的每个麦克风的最高峰值水平被确定且然后用于设置阵列中的每个麦克风的增益。在该示范性阵列中示出四个麦克风电路级100，但是在不同实施例中可以使用不同数量的级。

可变放大器1011的输入可以耦接到每个麦克风电路级100中的每个麦克风110。可变放大器1011的输出可以耦接到模数转换器1012，其可以将所采样放大的模拟音频信号转换成数字码。

模数转换器1012的输出可以耦接到水平检测器1013和加法器1014二者。加法器1014可以将在当前级处产生的数字码累加到来自在先级的码的和。所得总和然后可以发送到下一级100中的加法器以将来自下一级100的数字码累加到来自在先级的数字码的和，以此类推，直到全部数字码的总和在阵列中的最后一级处输出。

水平检测器1013可以识别与每级100中的模数转换器1012输出的数字码对应的音频信号的音频水平。每级中的水平检测器1013的输出可以耦接到逻辑电路1015。逻辑电路1015还可以耦接到来自在先级100的逻辑电路的输出或者耦接到来自在先级100的水平检测器1013的输出。

逻辑电路1015可以将来自当前级的所识别的音频水平与在先级的所识别的音频水平进行比较以识别最高或最大音频水平。从比较识别的最高音频水平然后可以被选择并发送到下一级100中的逻辑电路1015。下一级100中的逻辑电路1015然后可以将来自该下一级中的水平检测器1013的所识别的音频水平与先前选择的最高音频水平相比较以识别新的最高音频水平，其然后可以被选择并发送到下一级，以此类推。在阵列的末端处，可以识别最大音频水平。

最后电路级100中的最后逻辑电路1015的输出可以耦接到微控制器。微控制器可以基于所识别的最高音频水平计算将要应用到每个可变放大器1011的后续增益1030。所计算的增益1030然后可以发送到耦接到微控制器的每个可变放大器1011的增益设置输入。数模转换器1016可以耦接在微控制器与每个可变放大器1011的增益设置输入之间以将来自微控制器的数字输出转换为用于可变放大器1011的模拟增益设置信号。

图11示出在抽取期间可以如何将延迟元件用在不同滤波器级之间以选择用于精细延迟步幅的最低可行采样率的例子。抽取滤波器可以在一序列连续级中操作以完成抽取过程。例如，具有抽取因子128的抽取电路可以包括如图11所示的四个滤波器级1110。

在该例子中，抽取因子表示原始ADC输出码的128个采样可以在与串行数据流的一个采样相同的时间内循环通过。因此，如果小数延迟与原始ADC输出采样率1120相关联，那么将可以选择以串行数据流的采样率的128分之一为增量的小数延迟量。

在第一级中，ADC输出码的采样率1120可以用因子16来抽取。这可以将延迟步幅的增量1130从128减小到8，现在仅8个采样可以在与串行数据流的一个采样相同的时间中循环通过。因此，如果小数延迟与第一级的输出相关联，那么将可以选择以串行数据流的采样率的8分之一为增量的小数延迟量。

在第二级中，第一级输出的采样率可以用因子2来抽取。这可以将延迟步幅的增量1130从8减小到4，现在仅4个采样可以在与串行数据流的一个采样相同的时间中循环通过。因此，如果小数延迟与第二级的输出相关联，那么将可以选择以串行数据流的采样率的4分之一为增量的小数延迟量。

在第三级中，第二级输出的采样率可以用因子2来抽取。这可以将延迟步幅的增量1130从4减小到2，现在仅2个采样可以在与串行数据流的一个采样相同的时间中循环通过。因此，如果小数延迟与第三级的输出相关联，那么将可以选择以串行数据流的采样率的2分之一为增量的小数延迟量。

在第四级中，第三级输出的采样率可以用因子2来抽取，产生最终期望的串行数据流的采样率。

逻辑器可以用于确定延迟单元应与滤波器级中的哪些相关联。逻辑器可配置为选择具有最低可行采样率的滤波器级以提供预定最小小数步幅大小。例如，如果应用需要至少是串行数据流的大小的三分之一的小数延迟步幅大小，那么延迟单元可以耦接到第二滤波器级的输出。然而，如果应用需要至少是串行数据流的大小的五分之一的小数延迟步幅大小，那么延迟单元可以耦接到第一滤波器级的输出，以此类推。在一些例子中，提供选择具有最低采样率的滤波器级的能力可以减小延迟单元的大小并节省功率。

已经给出了前面的描述以用于示范和说明。其不使详尽无遗的，且不将本发明的实施例限制到所公开的精确形式。在以上教导的启示下修改和变型是可能的，或者可以从实践与本发明一致的实施例来获得。例如，所描述的实施例中的一些提到可以包括四个滤波器级的具有抽取因子128的抽取电路，但是在另一些实施例中，可以使用不同的抽取因子和/或级数。

Claims (47)

1.一种麦克风接口电路，包括：

模数转换器ADC，具有用于麦克风信号的输入；

抽取单元，耦接到该ADC；

接收器，用于经由第一串行接口接收来自在先麦克风级的数字码；

加法器，用于累加所接收的数字码和由所述抽取单元输出的抽取数字码；以及

发送器，用于经由第二串行接口将累加的码的和发送到下一麦克风级。

2.如权利要求1所述的麦克风接口电路，其中，所述ADC将来自所述麦克风的采样音频信号转换成在所述抽取单元处进行抽取的数字码。

3.如权利要求1所述的麦克风接口电路，其中，所述抽取单元将来自所述ADC的数字码抽取到所述第一和第二串行接口的音频帧率。

4.如权利要求1所述的麦克风接口电路，还包括延迟所述麦克风信号的延迟单元。

5.如权利要求1所述的麦克风接口电路，还包括耦接到该抽取单元的滤波器。

6.如权利要求5所述的麦克风接口电路，其中，所述滤波器是无限冲击响应IIR滤波器。

7.如权利要求5所述的麦克风接口电路，其中，所述滤波器是有限冲击响应FIR滤波器。

8.如权利要求5所述的麦克风接口电路，其中，所述滤波器是快速傅立叶变换FFT电路。

9.如权利要求1所述的麦克风接口电路，还包括布置成阵列的多个麦克风级，其中经由每个串行接口传输到每个麦克风级的数字码是由阵列的在先麦克风级中的抽取单元输出的抽取数字码的累积之和。

10.一种麦克风电路，包括：

麦克风；

模数转换器ADC，耦接到该麦克风；

抽取单元，耦接到该ADC；

接收器，用于经由第一串行接口接收来自在先麦克风级的数字码；

加法器，用于累加所接收的数字码和由该抽取单元输出的抽取数字码；以及

发送器，用于经由第二串行接口将所累加的码的和发送到下一麦克风级。

11.一种包括布置成菊花链式阵列的多个麦克风级的系统，每个麦克风级包括：

模数转换器ADC，具有用于麦克风信号的输入；

抽取单元，耦接到该ADC；

接收器，用于接收第一串行数据流，该第一串行数据流包括由所述阵列中的在先麦克风级的抽取单元输出的抽取数字码的累积之和；

加法器，将由该抽取单元输出的抽取数字码累加到由所述阵列中的在先麦克风级的抽取单元输出的抽取数字码的累积之和；以及

发送器，用于将第二串行数据流发送到所述阵列中的下一麦克风级，所述第二串行数据流包括来自所述加法器的所累加的数字码的和。

12.如权利要求11所述的系统，还包括耦接到至少麦克风级中的抽取单元的滤波器。

13.如权利要求12所述的系统，其中，所述滤波器是无限冲击响应IIR滤波器。

14.如权利要求12所述的系统，其中，所述滤波器是有限冲击响应FIR滤波器。

15.如权利要求12所述的系统，其中，所述滤波器是快速傅立叶变换FFT电路。

16.如权利要求11所述的系统，其中，配置数据也包括在该第一和第二串行数据流中，所述配置数据包括向所述阵列中的每个麦克风级分配地址的麦克风地址分配数据。

17.如权利要求16所述的系统，其中，每个麦克风级中的加法器将从在先麦克风级接收的麦克风地址分配增一并且所增一的麦克风地址分配被发送到下一麦克风级。

18.如权利要求17所述的系统，还包括在每个麦克风级中用于存储分配给相应麦克风级的相应麦克风地址分配的存储器。

19.如权利要求17所述的系统，其中，表示音频信号的至少一个数字码和配置数据中的至少一个设置在串行接口时钟周期中经由每个串行接口被传输。

20.如权利要求16所述的系统，其中，芯片间集成声音协议I2S被用于传输第一和第二串行数据流中的数据。

21.如权利要求11所述的系统，还包括在每个麦克风级中的延迟单元，所述延迟单元能够延迟音频数据从而将表示为由相应麦克风级的抽取单元输出的抽取数字码的来自特定方向的声音与由阵列中的在先麦克风级的抽取单元输出的抽取数字码的累积之和在时间上对准。

22.如权利要求21所述的系统，其中所述延迟单元包括：

粗幅延迟单元，耦接到抽取器且能够将抽取数字码延迟用于在麦克风级之间传输数据的串行数据流帧时钟的整数个时钟周期；以及

精细延迟单元，耦接到所述ADC且能够将来自所述ADC的数字码延迟ADC时钟的整数个时钟周期，其中所述ADC时钟的频率高于所述串行数据流帧时钟的频率。

23.如权利要求22所述的系统，其中所述ADC时钟的频率至少是2.4MHz，所述串行数据流帧时钟的频率为约44kHz。

24.如权利要求22所述的系统，其中，在麦克风级之间传输的数据包括指定每个延迟单元将要实施的多个时钟周期延迟的配置数据。

25.如权利要求24所述的系统，还包括在每个麦克风级中用于存储相应麦克风级中的每个相应延迟单元将要实施的所指定的延迟的存储器。

26.如权利要求24所述的系统，其中，表示音频信号的至少一个数字码和所述配置数据中的至少一个设置在串行接口时钟周期中经由每个串行接口被传输。

27.如权利要求11所述的系统，其中，每个麦克风级中的抽取单元降低由所述ADC输出的数字码的采样率。

28.如权利要求27所述的系统，其中，每个麦克风级中的抽取单元在降低由所述ADC输出的数字码的采样率之前对由所述ADC输出的数字码进行滤波。

29.如权利要求11所述的系统，还包括：

增益单元，在每个麦克风级中；

水平检测器，在每个麦克风级中，识别来自相应麦克风级中的麦克风的音频信号的音频水平；

逻辑器，从每个麦克风级中所识别的音频水平识别最大音频水平；以及

增益计算单元，计算用于麦克风级中的增益单元的增益设置，其中所计算的增益设置被发送到增益单元以设置该增益单元的增益。

30.如权利要求29所述的系统，其中，所计算的增益设置通过在麦克风级之间传输的配置数据来发送。

31.如权利要求29所述的系统，其中，所计算的增益设置被发送到每个增益单元以设置每个相应增益单元的增益。

32.一种模拟麦克风接口电路，包括：

第一放大器，具有用于麦克风信号的输入和耦接到该输入的输出；

级输入，耦接到在先麦克风级的输出和该第一放大器的输入；

级输出，耦接到下一麦克风级的输入；以及

第二放大器，具有耦接到该第一放大器的输出的输入和耦接到该级输出的输出。

33.如权利要求32所述的模拟麦克风接口电路，其中，所述第一放大器的输入耦接到所述第二放大器的输入。

34.如权利要求32所述的模拟麦克风接口电路，还包括：

第一电阻器，耦接在麦克风信号源与该第一放大器的输入之间；

第二电阻器，耦接在该第一放大器的输入与该第一放大器的输出之间；以及

第三电阻器，耦接在该级输入与该第一放大器的输入之间。

35.如权利要求32所述的模拟麦克风接口电路，还包括：

前置放大器，耦接在麦克风信号源与该第一放大器的输入之间以用于放大麦克风信号；以及

模拟延迟单元，用于延迟所放大的信号。

36.如权利要求32所述的模拟麦克风接口电路，还包括耦接到控制信道以及所述前置放大器和所述模拟延迟单元的控制输入的接收器，其中所述接收器经由所述控制信道接收增益设置和延迟设置，通过前置放大器的控制输入将增益设置提供到前置放大器，并且通过模拟延迟单元的控制输入将延迟设置提供到模拟延迟单元。

37.如权利要求35所述的模拟麦克风接口电路，还包括耦接到该模拟延迟单元以对模拟音频信号进行滤波的模拟滤波器。

38.如权利要求37所述的模拟麦克风接口电路，其中，所述模拟滤波器是有限冲击响应FIR滤波器。

39.如权利要求37所述的模拟麦克风接口电路，其中，所述模拟滤波器是无限冲击响应IIR滤波器。

40.一种包括布置成菊花链式阵列的多个模拟麦克风级的系统，每个麦克风级包括：

级输入；

级输出；以及

与耦接到所述级输入的输入和耦接到所述级输出的输出串联耦接的多个放大器，每个放大器具有用于麦克风信号的输入。

41.如权利要求40所述的系统，还包括在每个麦克风级中具有用于麦克风信号的输入的前置放大器。

42.如权利要求40所述的系统，还包括在每个麦克风级中用于将相应的麦克风信号选择性延迟可变量的延迟单元。

43.一种方法，包括：

将来自麦克风阵列中的麦克风的模拟音频信号转换成数字码；

将所述数字码抽取到串行接口的音频帧率；

将所抽取的数字码累加到来自阵列中的任何在先麦克风的抽取数字码的累积和；以及

经由所述串行接口发送来自所述累加的新的累积和。

44.如权利要求43所述的方法，还包括：

对于阵列中的每个麦克风重复权利要求43所述的方法；以及

在阵列中的最后麦克风处输出抽取码的最终累积和作为波束成形结果。

45.如权利要求43所述的方法，还包括延迟所述数字码直到所述数字码中表示的音频信号与来自阵列中的任何在先麦克风的抽取数字码的累积和中表示的音频信号在时间上对准。

46.如权利要求45所述的方法，其中，所述数字码的延迟包括在所述抽取之前延迟数字码和在所述抽取之后延迟数字码中的至少一种。

47.如权利要求45所述的方法，其中所述数字码的延迟包括在所述抽取之前初始延迟所述数字码以及然后在所述抽取之后再次延迟所述数字码。

Images