CN103093807A - 随机存取存储器及其刷新控制器 - Google Patents

Abstract

本发明提出一种随机存取存储器及其刷新控制器。其中，刷新控制器包括写入动作侦测器、闩锁器、重置电路及刷新动作屏蔽器。写入动作侦测器耦接随机存取存储器的地址译码器，用于侦测地址译码器所属的地址是否发生写入动作而产生侦测结果。闩锁器耦接写入动作侦测器，用以接收并闩锁侦测结果。重置电路耦接闩锁器，并接收重置控制信号，依据重置控制信号以重置侦测结果。刷新动作屏蔽器耦接地址对应的字符线控制电路以及闩锁器，并用以依据侦测结果来屏蔽字符线控制电路的刷新动作。

Description

随机存取存储器及其刷新控制器

技术领域

本发明是有关于一种刷新控制器及一种随机存取存储器。

背景技术

在已知的动态随机存取存储器中，需针对例如来自存储器重器所发送的刷新指令，来对其中一个或多个存储区块进行刷新动作以补充新的电荷。并且，必须在固定时间内完成所有存储区块的刷新动作，否则就有相当大的可能性会遗失资料。另外，在低耗能存储器的需求下，已知技术也提出只对有存取资料的存储器区块刷新，以减少进行刷新动作所消耗的能量。然而，这种已知技术的刷新动作，在当一存储区块中只要有一小部分有储存资料，其整个存储区块都必须被刷新，会产生很大的电量消耗。

发明内容

本发明提供一种刷新控制器，用以降低刷新动作时所产生的耗能。

本发明另提供一种随机存取存储器，用以降低刷新动作时所产生的耗能。

本发明提出一种刷新控制器，适用于随机存取存储器。刷新控制器包括写入动作侦测器、闩锁器、重置电路及刷新动作屏蔽器。写入动作侦测器耦接随机存取存储器的地址译码器，用于侦测地址译码器所属的地址是否发生写入动作而产生侦测结果。闩锁器耦接写入动作侦测器，用以接收并闩锁侦测结果。重置电路耦接闩锁器，并接收重置控制信号，依据重置控制信号以重置侦测结果。刷新动作屏蔽器耦接地址对应的字符线控制电路以及闩锁器，并用以依据侦测结果来屏蔽字符线的刷新动作。

本发明另提出一种随机存取存储器，其具有多条字符线，并且随机存取存储器包括多个刷新控制器。其中，刷新控制器包括写入动作侦测器、闩锁器、重置电路及刷新动作屏蔽器。写入动作侦测器耦接随机存取存储器的地址译码器，用于侦测地址译码器所属的地址是否发生写入动作而产生侦测结果。闩锁器耦接至写入动作侦测器，用以接收并闩锁侦测结果。重置电路耦接闩锁器，接收重置控制信号，依据重置控制信号以重置侦测结果。刷新动作屏蔽器耦接各地址对应的各字符线控制电路以及闩锁器用以依据侦测结果来屏蔽各字符线的刷新动作。

基于上述，本发明供一种刷新控制器及一种随机存取存储器。其中，刷新控制器通过侦测字符线上所属的存储单元是否发生过写入的动作，来作为是否对字符线上的存储单元进行刷新的依据。并由此降低随机存取存储器在进行刷新动作时所产生的电量消耗。

附图说明

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下，其中：

图1A绘示本发明一实施例的刷新控制器100的功能方块图。

图1B绘示本发明一实施例的刷新控制器100的电路示意图。

图2绘示本发明一实施例的随机存取存储器200的示意图。

具体实施方式

图1A绘示本发明一实施例的刷新控制器100的方块图。请参照图1A，刷新控制器100耦接随机存取存储器的字符线控制电路160，并根据字符线控制电路160所对应的随机存取存储器的存储单元是否曾资料写入，以判断是否屏蔽字符线控制电路160对存储单元执行刷新指令。刷新控制器100包括写入动作侦测器110、闩锁器120、刷新动作屏蔽器130、感测放大器控制器140及重置电路150。写入动作侦测器110耦接随机存取存储器的地址译码器180，用于侦测地址译码器180所属的地址是否发生写入动作而产生侦测结果DETR。闩锁器120耦接写入动作侦测器110，用以接收并闩锁侦测结果DETR。

重置电路150耦接闩锁器120，接收重置控制信号RST，并依据重置控制信号RST以重置侦测结果DETR。也就是说，在刷新控制器100所属的随机存取存储器给电(power on)的初期或是在操作过程中要对随机存取存储器进行初始化时，可通过重置电路150对侦测结果DETR重置。当接收到重置控制信号RST时，重置电路150会将闩锁器120所储存的侦测结果DETR清除为例如逻辑低电平信号。

刷新动作屏蔽器130耦接至字符线控制电路160以及闩锁器120。刷新动作屏蔽器130接收闩锁器120所储存的侦测结果DETR，并依据侦测结果DETR来屏蔽字符线控制电路160的刷新动作。意思是说，当地址对应的字符线控制电路160发出刷新执行指令时，刷新动作屏蔽器130会根据闩锁器120所储存的侦测结果DETR来判断字符线控制电路160所产生的字符线bMWL所对应的存储单元是否需要刷新。其中，当字符线bMWL为逻辑0的低电平时，则字符线bMWL被致能以执行刷新指令。当字符线bMWL为逻辑1的高电平时，则字符线bMWL被禁能，并且不执行刷新指令。因此，若不需要执行刷新，刷新动作屏蔽器130则屏蔽字符线控制电路160，并且在字符线bMWL上产生禁能的字符线信号，进以屏蔽对字符线bMWL上的存储单元执行刷新指令。

另外，刷新控制器100还包括感测放大器控制器140。感测放大器控制器140耦接至闩锁器120，用以接收并依据闩锁器120所储存的侦测结果DETR以禁能或致能字符线控制电路160对应的感测放大器170。例如，感测放大器控制器140是依据闩锁器120所储存的侦测结果DETR来决定所产生的感测放大器启动信号SA_DISABLE的逻辑电压电平。其中，当感测放大器启动信号SA_DISABLE为逻辑0的低电平时，感测放大器启动信号SA_DISABLE为致能状态，以启动感测放大器170。当感测放大器启动信号SA_DISABLE为逻辑1的高电平时，感测放大器启动信号SA_DISABLE为禁能状态，并停止感测放大器170。因此，当闩锁器120所储存的侦测结果DETR指示位线bMWL上的存储单元未曾被写入资料时，感测放大器控制器140产生例如逻辑高电平的感测放大器启动信号SA_DISABLE以使感测放大器170停止动作。相对的，当闩锁器120所储存的侦测结果DETR指示字符线bMWL上的存储单元曾被写入资料时，感测放大器控制器140产生例如逻辑低电平的感测放大器启动信号SA_DISABLE以启动感测放大器170。

附带一提的，上述范例的感测放大器启动信号SA_DISABLE的逻辑高低电平与感测放大器170启动与否的关系仅只是一个范例。本领域具通常知识者皆知，感测放大器启动信号SA_DISABLE的逻辑高低电平与感测放大器170起动与否的关系是可以由设计者依实际需求来进行定义的。

请参照图1B，图1B绘示本发明实施例的刷新控制器100的电路示意图。通过字符线控制电路160，刷新控制器100可控制是否要对字符线bMWL产生致能的字符线信号。其中，字符线控制电路160包括P型晶体管PM1及PM2、N型晶体管NM1及NM2、缓冲器N1及N2。字符线控制电路160接收来自地址译码器180的译码信号以输出写入信号bRDIN及感测写入信号RDIN，并通过缓冲器N1及N2在字符线bMWL上产生禁/致能的字符线信号。

在关于刷新控制器100的动作细节部分，其中的写入动作侦测器110包括晶体管WM1及WM2。晶体管WM1具有第一端(例如源极)、第二端(例如漏极)以及控制端(例如栅极)。晶体管WM1第一端接收电源电压V1，并且控制端接收写入信号bRDIN。晶体管WM2具有第一端(例如源极)、第二端(例如漏极)以及控制端(例如栅极)。晶体管WM2的第一端耦接晶体管WM1的第二端，晶体管WM2的控制端接收刷新启动信号REF_ACT，晶体管WM2的第二端产生侦测结果DETR。当对位线bMWL的存储单元进行资料写入时，写入信号bRDIN会被下拉至低电平并且使得P型的晶体管WM1导通。由于此时并未启动刷新指令，所以刷新启动信号REF_ACT会维持在低电平，亦使得P型的晶体管WM2导通。经由P型晶体管WM1及WM2的导通，电源电压V1被传至晶体管WM2的第二端，然后将侦测结果DETR拉升至逻辑高电平。同时，闩锁器120闩锁住逻辑高电平的侦测结果DETR。

另一方面，若是要对所对应地址的存储单元进行刷新时，刷新启动信号REF_ACT则会上拉至高电平，并使P型的晶体管WM2断开。在本实施例中，刷新启动信号REF_ACT由与门A1依据刷新指示信号REFRESH以及区块选择信号BLKSEL所产生，其中，当字符线bWML的存储器区块被选取执行刷新时，刷新指示信号REFRESH以及区块选择信号BLKSEL皆会受控成为逻辑高电平。

闩锁器120包括反向器INV1及INV2。反向器INV2的输入端耦接至反向器INV1的输出端并接收侦测结果DETR，并且，反向器INV2的输出端耦接至反向器INV1的输入端。其中，闩锁器120通过串接成回路的反向器INV1及INV2来闩锁所接收的侦测结果DETR。附带一提的，反向器INV1所能产生的驱动能力低于重置电路150及写入动作侦测器110所能产生的驱动能力。

重置电路150包括下拉晶体管RM1。下拉晶体管RM1具有第一端(例如源极)、第二端(例如漏极)以及控制端(例如栅极)。下拉晶体管RM1的第一端接收侦测结果DETR，其控制端接收重置控制信号RST，其第二端接收接地电压GND。当下拉晶体管RM1接收到逻辑高电平的重置控制信号RST时，晶体管RM1被导通。此时，接地电压GND被传送至下拉晶体管RM1的第一端，并且使得侦测结果DETR被拉低至等于接地电压GND的逻辑低电平。

刷新动作屏蔽器130可以利用晶体管开关SW1来建构，晶体管开关SW1串接于与字符线控制电路160的缓冲器N2接收接地电压GND的路径上。当晶体管开关SW1受控于侦测结果DETR，并依据侦测结果DETR以导通或切断接地电压GND提供至缓冲器N2的路径。当接地电压GND提供至缓冲器N2的路径被切断时，缓冲器N2将无法正常动作以致能字符线bMWL上的字符线信号。在另一方面，刷新动作屏蔽器130的上述接地电压GND亦可以电源电压V1来取代。

感测放大器控制器140包括晶体管SM1及SM2，晶体管SM1具有第一端(例如漏极)、第二端(例如源极)以及控制端(例如栅极)。晶体管SM1的第一端耦接至感测放大器启动信号SA_DISABLE，晶体管SM1的控制端接收来自字符线控制电路160的感测写入信号RDIN。晶体管SM2具有第一端(例如漏极)、第二端(例如源极)以及控制端(例如栅极)，晶体管SM2的第一端耦接至晶体管SM1的第二端，晶体管SM2的控制端接收侦测结果DETR，并且其第二端耦接至接地电压GND。当晶体管SM2的控制端接收高电平的侦测结果DETR时，代表曾经发生过写入动作，则接地电压GND导通至晶体管SM1的第二端。晶体管SM1受控于感测写入信号RDIN导通或断开，若晶体管SM1接收高电平的感测写入信号RDIN时，接地电压GND则会导通至晶体管SM1的第一端，并使得感测放大器启动信号SA_DISABLE下拉至等于接地电压GND的逻辑低电平。另一方面，若未发生过写入动作，由于未被写入资料的存储单元，其感测放大器170不需要动作，侦测结果DETR会位于逻辑低电平，使得晶体管SM2断开，并且使得放大器禁能信号SA_DISABLE无法被下拉至等于接地电压GND。

如上所述，当刷新控制器100在初始化时，则可通过逻辑高电平的重置控制信号RST，来使闩锁器120闩锁等于接地电压GND的资料。此时，由于字符线bMWL上所属的存储单元未曾被写入资料。所以，当要对字符线bMWL执行刷新指令时，字符线bMWL上的字符线信号会因刷新动作屏蔽器130切断了缓冲器N2的操作电源的提供路径而无法有效的被致能，也因此，字符线bMWL的刷新动作可以有效的被屏蔽。

在此同时，由于字符线bMWL上所属的存储单元未曾被写入资料，因此感测放大器170亦不需要有任何动作。依据闩锁器120所闩锁的等于接地电压GND的资料，感测放大器控制器140的晶体管SM2为断开状态。在此状态下，感测放大器启动信号SA_DISABLE在先前依据晶体管SA1所接收的预充信号bPREC而被预充至逻辑高电平的电压无法被有效的拉低，也因此使得感测放大器170持续处于被关闭的状态。

相对的，在当字符线bMWL上所属的存储单元有被写入资料后，闩锁器120闩锁等于电源电压V1的资料。此时，刷新动作屏蔽器130回复了缓冲器N2的操作电源的提供路径。因此，字符线bMWL可以依据刷新动作的被启动而正常地被驱动。同时，感测放大器控制器140的晶体管SM2被导通。如此一来，被预充至逻辑高电平的电压感测放大器启动信号SA_DISABLE可以有效通过导通的晶体管SM1及SM2被下拉至等于接地电压GND。在此状况下，感测放大器170可以正常的动作。

请参照图2，图2绘示本发明一实施例的随机存取存储器200的示意图。随机存取存储器200包括多条字符线bMWL、多条位线BL及存储单元阵列210，亦包括多个刷新控制器220，其中多个刷新控制器220各别包括感测放大器控制器140。多个感测放大器140耦接至晶体管SA1的漏极，以产生感测放大器启动信号SA_DISABLE，并且晶体管SA1接收的预充信号bPREC以进行预充。在本实施例的随机存取存储器200之中，多个重刷新控制器220耦接存储单元阵列210。重刷新控制器220依据所连接的字符线bMWL对应的存储单元阵列210中的存储单元，其是否曾经被写入，来决定是否屏蔽其刷新动作，以及禁能感测放大器控制器140。关于刷新控制器220的细部施行方式与前述实施例中的刷新控制器100是相同的，在此不多赘述。

综上所述，本发明供一种刷新控制器及一种随机存取存储器，通过侦测字符线上所属的存储单元是否发生过写入的动作，来作为是否对字符线上的存储单元进行刷新的依据，进而减低随机存取存储器进行刷新动作时的耗能。并且利用感测放大器控制器禁能或致能感测放大器，亦可更进一步减低随机存取存储体操作时的耗能。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求范围所界定的为准。

Claims (14)

1.一种刷新控制器，适用于一随机存取存储器，包括：

一写入动作侦测器，耦接该随机存取存储器的一地址译码器，用于侦测该地址译码器所属的一地址是否发生一写入动作而产生一侦测结果；

一闩锁器，耦接该写入动作侦测器，用以接收并闩锁该侦测结果；

一重置电路，耦接该闩锁器，接收一重置控制信号，依据该重置控制信号以重置该侦测结果；以及

一刷新动作屏蔽器，耦接该地址对应的一字符线控制电路以及该闩锁器，用以依据该侦测结果来屏蔽对该字符线所进行的刷新动作。

2.如权利要求1所述的刷新控制器，其中还包括：

一感测放大器控制器，耦接该闩锁器，接收并依据该侦测结果以禁能或致能该字符线所属的一感测放大器。

3.如权利要求2所述的刷新控制器，其中该感测放大器控制器耦接至一感测放大器启动信号，该感测放大器控制器包括：

一第一晶体管，具有第一端、第二端以及控制端，其第一端耦接至该感测放大器启动信号，其控制端耦接该字符线控制电路；以及

一第二晶体管，具有第一端、第二端以及控制端，其第一端耦接至该第一晶体管的第二端，其控制端接收该侦测结果，其第二端耦接至一接地电压。

4.如权利要求1所述的刷新控制器，其中该写入动作侦测器包括：

一第一晶体管，具有第一端、第二端以及控制端，其第一端接收一电源电压，其控制端接收一写入信号；以及

一第二晶体管，具有第一端、第二端以及控制端，其第一端耦接该第一晶体管的第二端，其控制端接收一刷新启动信号，该第二晶体管的第二端产生该侦测结果。

5.如权利要求1所述的刷新控制器，其中该闩锁器包括：

一第一反向器，其输出端接收该侦测结果；以及

一第二反向器，其输入端耦接至该第一反向器的输出端，其该第二反向器的输出端耦接至该第一反向器的输入端。

6.如权利要求1所述的刷新控制器，其中该重置电路包括：

一下拉晶体管，具有第一端、第二端以及控制端，其第一端接收该侦测结果，其控制端接收该重置控制信号，其第二端接收一接地电压。

7.如权利要求1所述的刷新控制器，其中该刷新动作屏蔽器包括：

一晶体管开关，耦接于与该字符线耦接的一缓冲器上，该晶体管开关受控于该侦测结果，并依据该侦测结果以导通或切断一电源电压或一接地电压的至少其中之一以提供至该缓冲器的路径。

8.一种随机存取存储器，具有多条字符线，包括：

多个刷新控制器，所述刷新控制器分别耦接所述字符线，各该刷新控制器包括：

一写入动作侦测器，耦接该随机存取存储器的一地址译码器，用于侦测该地址译码器所属的一地址是否发生一写入动作而产生一侦测结果；

一闩锁器，耦接该写入动作侦测器，用以接收并闩锁该侦测结果；

一重置电路，耦接该闩锁器，接收一重置控制信号，依据该重置控制信号以重置该侦测结果；以及

一刷新动作屏蔽器，耦接各该地址对应的该字符线控制电路以及该闩锁器，用以依据该侦测结果来屏蔽对各该地址对应的该字符线的所进行的刷新动作。

9.如权利要求8所述的随机存取存储器，其中还包括：

一感测放大器控制器，耦接该闩锁器，接收并依据该侦测结果以禁能或致能该字符线所属的一感测放大器。

10.如权利要求9所述的随机存取存储器，其中该感测放大器控制器耦接至一感测放大器启动信号，该感测放大器控制器包括：

一第一晶体管，具有第一端、第二端以及控制端，其第一端耦接至该感测放大器启动信号，其控制端耦接各该字符线控制电路；以及

一第二晶体管，具有第一端、第二端以及控制端，其第一端耦接至该第一晶体管的第二端，其控制端接收该侦测结果，其第二端耦接至一接地电压。

11.如权利要求8所述的随机存取存储器，其中该写入动作侦测器包括：

一第一晶体管，具有第一端、第二端以及控制端，其第一端接收一电源电压，其控制端接收一写入信号；以及

一第二晶体管，具有第一端、第二端以及控制端，其第一端耦接该第一晶体管的第二端，其控制端接收一刷新启动信号，该第二晶体管的第二端产生该侦测结果。

12.如权利要求8所述的随机存取存储器，其中该闩锁器包括：

一第一反向器，其输出端接收该侦测结果；以及

一第二反向器，其输入端耦接至该第一反向器的输出端，其该第二反向器的输出端耦接至该第一反向器的输入端。

13.如权利要求8所述的随机存取存储器，其中该重置电路包括：

一下拉晶体管，具有第一端、第二端以及控制端，其第一端接收该侦测结果，其控制端接收该重置控制信号，其第二端接收一接地电压。

14.如权利要求8所述的随机存取存储器，其中该刷新动作屏蔽器包括：

一晶体管开关，耦接于与各该字符线耦接的一缓冲器上，该晶体管开关受控于该侦测结果，并依据该侦测结果以导通或切断一电源电压或一接地电压的至少其中之一以提供至该缓冲器的路径。

Images