CN103069393B - 中央处理运算装置以及异常检查方法 - Google Patents

中央处理运算装置以及异常检查方法 Download PDF

Info

Publication number
CN103069393B
CN103069393B CN201180031495.9A CN201180031495A CN103069393B CN 103069393 B CN103069393 B CN 103069393B CN 201180031495 A CN201180031495 A CN 201180031495A CN 103069393 B CN103069393 B CN 103069393B
Authority
CN
China
Prior art keywords
signal
memory management
management unit
address
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180031495.9A
Other languages
English (en)
Other versions
CN103069393A (zh
Inventor
中出实
户田信一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Publication of CN103069393A publication Critical patent/CN103069393A/zh
Application granted granted Critical
Publication of CN103069393B publication Critical patent/CN103069393B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/145—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being virtual, e.g. for virtual blocks or segments before a translation mechanism
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)
  • Debugging And Monitoring (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供一种异常检查装置、中央处理运算装置以及异常检查方法。CPU(12)将动作模式变更成即便是从MMU(20)输出了CPU例外通知的情况也不使执行中的程序停止的测试模式，在测试模式中向MMU(20)输出用于使MMU(20)输出CPU例外通知的访问信号，在向MMU(20)输出了访问信号之后，对有无CPU例外通知的输入进行检测。由此，能够在保持执行其他程序的状态下检查在MMU(20)中是否发生了无法探测非法访问的异常。

Description

中央处理运算装置以及异常检查方法
技术领域
本发明涉及异常检查装置、中央处理运算装置以及异常检查方法。
背景技术
为使CPU(CentralProcessingUnit：中央处理运算装置)对RAM(RandomAccessMemory)等按页面单位(例如，按几k字节)区分后的物理存储器访问，有时会用到虚拟地址。虚拟地址是指，使不连续的物理存储器的区域在虚拟上连续起来的虚拟存储器的地址，且虚拟地址与物理地址不同。因而，在CPU使用虚拟地址的情况下，存储器管理装置(MemoryManagementUnit，以下称作“MMU”。)通过将虚拟地址变换成物理地址，由此可以进行CPU对物理存储器的访问。
MMU从RAM向页面索引缓冲器(TranslationLook-asideBuffer，以下称作“TLB”。)读入(加载)页面表，并利用该页面表将从CPU有访问请求的虚拟地址变换成物理地址，其中页面表是用于将物理地址变换成虚拟地址的变换表。
页面表如图4的示意图所示那样，设置有用于对物理存储器50的每个存储器页面进行访问的存储器页面入口，各存储器页面入口描述了所对应的存储器页面的虚拟地址以及物理地址。在MMU52所设置的TLB54中，根据物理存储器50所存储的页面表信息读入并存储了必要的存储器页面入口。
另外，存储器页面入口描述了表示“读”、“写”以及“执行”等的存储器保护属性。专利文献1所记载的技术为如下技术：通过针对被读入至MMU的页面表的存储器页面入口的存储器保护属性的保护位来设定值，由此可以防止其他任务误重写仅某任务使用的全程变量、导致任务失控。
在先技术文献
专利文献
专利文献1：日本特开平10-289158号公报
发明内容
发明要解决的课题
另一方面，在图4的示意图所示的从CPU56向MMU52输入了与不存在的物理地址对应的虚拟地址的情况下，MMU52向CPU56输出CPU例外(页面故障)通知，该CPU例外通知是表示为非法访问的信号。但是，若即使已发生了非法访问，由于MMU52的故障而导致MMU52不输出CPU例外通知的情况下，CPU56的停止(挂起)、失控、或对所连接的其他装置的输出值的突变等都可能会使得CPU56的动作成为异常。
本发明是鉴于上述情况而完成的，其目的在于提供一种能够在保持执行其他程序的状态下检查在存储器管理装置中是否发生了无法探测非法访问的异常的异常检查装置、中央处理运算装置以及异常检查方法。
用于解决课题的技术方案
本发明的第1技术方案涉及的异常检查装置，是针对于被连接到存储器管理装置的中央处理运算装置所设置的异常检查装置，该存储器管理装置对作为物理存储器的地址的物理地址和作为虚拟存储器的地址的所述虚拟地址进行变换，在以从所述虚拟地址变换后的所述物理地址无法对所述物理存储器访问的情况下，输出表示为非法访问的第1信号，该中央处理运算装置，向所述存储器管理装置输出所述虚拟地址，并且能被输入所述第1信号，在被输入了所述第1信号的情况下使执行中的程序停止，所述异常检查装置具备：变更单元，其将所述中央处理运算装置的动作模式变更成测试模式，在该测试模式中即便是从所述存储器管理装置输出了所述第1信号的情况下也不使执行中的程序停止；输出单元，其在所述测试模式中向所述存储器管理装置输出第2信号，该第2信号用于使所述存储器管理装置输出所述第1信号；和检测单元，其在由所述输出单元向所述存储器管理装置输出了所述第2信号之后，对有无所述第1信号的输入进行检测。
根据上述构成，异常检查装置是针对与存储器管理装置连接的中央处理运算装置而设置的。
存储器管理装置对作为物理存储器的地址的物理地址和作为虚拟存储器的地址的虚拟地址进行变换，在以从虚拟地址变换后的物理地址无法向物理存储器访问的情况下，输出表示为非法访问的第1信号。此外，物理存储器例如为RAM等，虚拟存储器为使不连续的物理存储器的区域在虚拟上连续的存储器。并且，中央处理运算装置向存储器管理装置输出虚拟地址，并且在能输入第1信号且输入了第1信号的情况下使执行中的程序停止。
并且，利用变更单元将中央处理运算装置的动作模式变更成即便是从存储器管理装置输出了第1信号的情况也不使执行中的程序停止的测试模式。
在动作模式被变更成测试模式之后，利用输出单元向存储器管理装置输出用于使存储器管理装置输出第1信号的第2信号。即、第2信号是指用于对物理存储器进行非法访问的信号。
并且，在向存储器管理装置输出了第2信号之后，利用检测单元对有无第1信号的输入进行检测。
这样，在将中央处理运算装置的动作模式变更成测试模式之后，输出用于对物理存储器进行非法访问的第2信号，并对有无表示进行了非法访问这一情况的第1信号的输入进行检测，所以能够在保持执行其他程序的状态下检查在存储器管理装置中是否发生了无法探测非法访问的异常。
在上述第一方式中优选，所述变更单元在所述测试模式中输入了所述第1信号的情况下解除所述测试模式，在解除了所述测试模式的情况下所述检测单元对输入了所述第1信号这一情况进行检测。
根据上述构成，在测试模式中输入了第1信号的情况下，利用变更单元解除测试模式，在解除了测试模式的情况下利用检测单元对输入了第1信号这一情况进行检测。
这样，如果在测试模式中输入了第1信号，则因为首先解除测试模式，所以能够抑制将动作模式处于测试模式的期间延长至必要以上。
在上述第一方式中优选，将所述第2信号，设为表示不存在于所述虚拟存储器的虚拟地址的信号、表示不存在于所述物理存储器的物理地址的信号、或者用于对所述虚拟地址进行违反存储器保护属性访问的信号，该存储器保护属性是对用于对所述物理存储器访问的存储器页面入口所设定。
根据上述构成，因为将第2信号设为表示不存在于虚拟存储器的虚拟地址的信号、表示不存在于物理存储器的物理地址的信号、或者用于进行违反存储器保护属性的访问的信号，所以能够容易地生成用于向物理存储器非法访问的信号。
本发明的第二方式涉及的中央处理运算装置为具备上述记载的异常检查装置的中央处理运算装置，在由所述异常检查装置所具备的所述检测单元检测到没有来自所述存储器管理装置的所述第1信号的输入的情况下，使执行中的程序停止。
根据上述构成，中央处理运算装置具备上述记载的异常检查装置。并且，中央处理运算装置在由异常检查装置所具备的检测单元检测到没有来自存储器管理装置的第1信号的输入的情况下，使执行中的程序停止。
没有第1信号的输入的情况是指下述情况，即：在存储器管理装置中发生了无法探测中央处理运算装置的非法访问的故障。在这种情况下，在中央处理运算装置继续执行程序从而执行了非法访问时，中央处理运算装置的停止、失控、或对所连接的其他装置的输出值的突变等可能会使中央处理运算装置的动作成为异常。
因而，本发明在动作模式为测试模式的情况、即检测到没有第1信号的输入的情况下，使执行中的程序停止，所以能够防止动作成为异常。
本发明的第三方式涉及的异常检查方法，是针对被连接到存储器管理装置的中央处理运算装置所设置的异常检查方法，该存储器管理装置对作为物理存储器的地址的物理地址和作为虚拟存储器的地址的所述虚拟地址进行变换，在以从所述虚拟地址变换后的所述物理地址无法对所述物理存储器访问的情况下，输出表示为非法访问的第1信号，该中央处理运算装置，向所述存储器管理装置输出所述虚拟地址，并且能被输入所述第1信号，在被输入了所述第1信号的情况下使执行中的程序停止，所述异常检查方法包括：第1步骤，将所述中央处理运算装置的动作模式变更成测试模式，在该测试模式中即便是从所述存储器管理装置输出了所述第1信号的情况下也不使执行中的程序停止；第2步骤，在所述测试模式中向所述存储器管理装置输出第2信号，该第2信号用于使所述存储器管理装置输出所述第1信号；和第3步骤，在向所述存储器管理装置输出了所述第2信号之后，对有无所述第1信号的输入进行检测。
根据上述构成，因为在将中央处理运算装置的动作模式变更成测试模式之后，输出用于对物理存储器进行非法访问的第2信号，并对有无表示进行了非法访问这一情况的第1信号的输入进行检测，所以能够在保持执行其他程序的状态下检查在存储器管理装置中是否发生了无法探测非法访问的异常。
根据本发明，具有能够在保持执行其他程序的状态下检查在存储器管理装置中是否发生了无法探测非法访问的异常这一优良效果。
附图说明
图1是表示本发明的实施方式涉及的信息处理装置的电气系统的主要部分构成的图。
图2是表示本发明的实施方式涉及的RAM中所存储的页面表信息的构成的示意图。
图3是表示本发明的实施方式涉及的异常检查程序的处理流程的流程图。
图4是表示归纳说明以往的MMU的处理的示意图。
具体实施方式
以下，参照附图，对本发明涉及的异常检查装置、中央处理运算装置以及异常检查方法的一实施方式进行说明。
以下，对本发明的一实施方式进行说明。
图1是表示本实施方式涉及的信息处理装置10的电气构成的框图。
信息处理装置10具备：承担信息处理装置10整体动作的CPU12、被用作由CPU12执行各种程序时的工作区等的物理存储器即RAM14、预先存储了各种程序或各种信息(数据)等的ROM(ReadOnlyMemory)16、以及作为对各种程序以及各种信息进行存储的存储单元的HDD(HardDiskDrive)18。此外，作为存储单元，并不限于HDD18，也可以使用快速ROM等其他存储单元，只要是能存储数据的存储单元即可。
CPU12具备：用于执行程序的程序执行部22、以及在输入了CPU例外通知的情况下进行使正执行的程序停止的停止处理的例外处理部24。
另外，CPU12经由内部总线40而与MMU20连接，所述MMU20基于用于变换虚拟地址和物理地址的变换表(以下称作“页面表”。)而将从CPU12输出的虚拟地址变换成物理地址。
页面表如图2所示包括多个存储器页面入口(存储器页面#1入口～存储器页面#N入口)，该存储器页面入口是针对作为物理存储器的RAM14的每个页面单位(存储器页面#1～#N(N为整数))所设置的。此外，存储器页面入口描述了所对应的存储器页面的虚拟地址、物理地址、以及仅受理具有“读”、“写”、“执行”及全部权限的用户的访问的“超级用户模式”等的存储器保护属性。
MMU20具备TLB26、地址变换部28以及存储器保护部30。
TLB26存储表示页面表的页面表信息。更具体而言，TLB26根据RAM14中所存储的页面表信息而读入并存储由CPU12执行的程序所需的存储器页面入口。
地址变换部28利用被读入至TLB26中的页面表信息来进行虚拟地址和物理地址的变换处理。
存储器保护部30在由地址变换部28从虚拟地址变换后的物理地址，检测有无不能对物理存储器访问的非法访问，在检测到非法访问的情况下，向CPU12输出CPU例外通知，该CPU例外通知是表示为非法访问的信号。
此外，页面表信息被预先存储至HDD18中，如果开始了信息处理装置10的动作，则从HDD18向RAM14发送，并进行存储。然后，根据由CPU12执行的程序，将RAM14中所存储的页面表信息读入至TLB26。
另外，信息处理装置10具备：由键盘以及鼠标等构成且受理各种操作的输入的操作输入部32、以及例如为液晶显示器装置等的图像显示部34。此外，操作输入部32并不限于键盘以及鼠标等，只要为按钮(pushbutton)等可受理与信息处理装置10相应的操作的输入，也可以是其他的输入装置。另外，图像显示部34并不限于液晶显示器等，只要为LED(LightEmittingDiode)等可向使用信息处理装置10的用户报知各种信息，也可以是其他的显示装置。
而且，信息处理装置10具备输入输出处理部38，该输入输出处理部38经由通信线路36而与其他信息处理装置、或被信息处理装置10控制的其他装置等的外部装置相连接，并进行与该外部装置之间的各种信息的输入输出。
此外，通信线路36是由电力供应商提供的广域通信线路、或LAN(LocalAreaNetwork)等局域通信网、或外部路径等，可以是有线线路或无线线路的任何线路。
这些的MMU20、RAM14、ROM16、HDD18、操作输入部32、图像显示部34以及输入输出处理部38经由内部总线40而彼此被电连接。因此，CPU12能够分别进行：经由MMU20而向RAM14、ROM16以及HDD18的访问、操作输入部32所对应的操作状态的掌握、图像显示部34所对应的图像的显示、以及经由输入输出处理部38而与外部装置之间的各种信息的收发等。
在此，如上述那样，在从CPU12向MMU20输入了与不存在的物理地址对应的虚拟地址的情况下，MMU20向CPU12输出CPU例外通知。但是，在即使已发生了非法访问，由于MMU20的故障而导致MMU20不输出CPU例外通知的情况下，CPU12的停止、失控、或对所连接的其他装置的输出值的突变等可能都会使得CPU12的动作成为异常。
因此，本实施方式涉及的信息处理装置10能够执行异常检查处理，即：能够在保持执行其他程序的状态下，检查在MMU20中是否发生了无法探测非法访问的异常。
接下来，对本实施方式涉及的信息处理装置10的作用进行说明。
图3是表示在经由操作输入部32而输入了异常检查处理的执行指示的情况下、由CPU12执行的异常检查程序的处理流程的流程图，该程序被预先存储至HDD18的规定区域中。此外，在RAM14中，如果输入了异常检查处理的执行指示，则从HDD18发送异常检查程序，并进行存储。此外，在TLB26中，在异常检查程序的动作开始的同时，读入了与异常检查程序对应的页面表信息。
在步骤100中，将动作模式变更成测试模式。测试模式是指，即便是从MMU20输出CPU例外通知并被输入至CPU12的情况，CPU12也不使执行中的程序停止的动作模式。此外，本实施方式涉及的CPU12作为一例而在变更成测试模式的情况下，建立表示动作模式为测试模式的标志。
在接下来的步骤102中，执行向作为物理存储器的RAM14的非法访问。
在本步骤中，CPU12为了执行非法访问而向MMU20输出如下信号：表示未存在于虚拟存储器的虚拟地址的地址信号、表示与未存在于RAM14的物理地址对应的虚拟地址的地址信号、或者用于对虚拟地址进行违反存储器保护属性的访问的访问信号，其中该存储器保护属性设定在用于访问物理存储器的存储器页面入口。
此外，用于进行违反存储器保护属性的访问的访问信号，例如为：用于对不具有读入属性的存储器页面的虚拟地址进行读入的信号、用于执行不具有执行属性的存储器页面的虚拟地址(从虚拟地址获取命令代码)的信号、或者以一般用户模式向具有超级用户模式属性的存储器页面的虚拟地址进行访问的信号等。
如果输入了上述地址信号，则MMU20基于被读入至TLB26中的页面表信息而将虚拟地址变换成物理地址。但是，在所输入的地址信号中，由于会变为非法访问，因而没有发生异常的MMU20向CPU12输出CPU例外通知。
在下面的步骤104中，判定在预先确定的时间内是否输入了CPU例外通知，在肯定判定时向步骤106转变，而在否定判定时向步骤108转变。
在步骤106中，解除测试模式。由此，在输入了CPU例外通知的情况下，CPU12的动作模式被变更成CPU12使执行中的程序停止的通常的动作模式。本实施方式涉及的CPU12解除测试模式，并且解除表示动作模式为测试模式的标志。
在下面的步骤108中，判定测试模式是否已解除完毕，在肯定判定时结束本程序，而在否定判定时向步骤110转变。此外，本实施方式涉及的CPU12将表示动作模式为测试模式的标志已建立的情况设为肯定判定，将没有建立该标志的情况设为否定判定。
即、解除了测试模式的情况是MMU20向CPU12输出了CPU例外通知的情况。另一方面，没有解除测试模式的情况是MMU20没有向CPU12输出CPU例外通知的情况，表示在MMU20中发生了无法探测非法访问的异常。
在步骤110中，判定是否具有执行中的程序，在肯定判定时向步骤112转变，而在否定判定时向步骤114转变。
在步骤112中，由程序执行部22使执行中的程序停止。
在步骤114中，在MMU20中发生了无法探测非法访问的异常、以及使执行中的程序停止了的情况下，在通过向图像显示部34的画面显示所停止的程序的名称等而进行了要报知的报知处理之后，结束本程序。
如以上说明过的那样，本实施方式涉及的CPU12，将动作模式变更成即便是从MMU20输出了CPU例外通知的情况也不使执行中的程序停止的测试模式之后，向MMU20输出用于使MMU20输出CPU例外通知信号的信号，并对有无来自MMU20的CPU例外通知的输入进行检测。
由此，本实施方式的CPU12能够在保持执行其他程序的状态下检查在MMU20中是否发生了无法探测非法访问的异常。
另外，在测试模式中输入了CPU例外通知的情况下，本实施方式的CPU12解除测试模式，通过解除了测试模式来对输入了CPU例外通知这一情况进行检测，所以能够抑制将动作模式处于测试模式的期间延长至必要以上。
另外，因为本实施方式的CPU12将用于使MMU20输出CPU例外通知信号的信号设为如下信号：表示不存在于虚拟存储器的虚拟地址的信号、表示不存在于物理存储器的物理地址的信号、或者用于对虚拟地址进行进行违反存储器保护属性的访问，其中该存储器保护属性设定在用于对物理存储器访问的存储器页面入口，所以能够容易地生成用于向物理存储器进行非法访问的信号。
而且，因为本实施方式的CPU12在动作模式为测试模式的情况、即没有CPU例外通知的输入的情况下，使执行中的程序停止，所以能够防止动作成为异常。
以上，利用上述实施方式对本发明进行了说明，但是本发明的技术范围并不限于上述实施方式所记载的范围。在不脱离本发明宗旨的范围内能够对上述实施方式施加多种多样的变更或改良，该变更或改良后的方式也包含在本发明的技术范围内。
例如，在上述实施方式中，针对利用测试模式的解除来对从MMU20输出了CPU例外通知这一情况进行检测的情形，但是本发明并不限定于此，也可采用下述方式：通过检测CPU例外通知本身来检测从MMU20输出了CPU例外通知这一情况。
另外，在上述实施方式中，针对将物理存储器设为RAM14的情况进行了说明，但是本发明并不限定于此，也可采用下述方式：将物理存储器设为RAM14以及HDD18。
另外，在上述实施方式中，说明了作为报知处理而经由图像显示装置进行报知的情况，但是本发明并不限定于此，例如也可采用下述方式：在输入输出处理部28连接了印刷装置的情况下，通过将记载有报知内容的句子以图像的形式形成于纸介质等上来让该印刷装置进行报知的方式；或者以未图示的扬声器以声音的形式进行报知的方式。
符号说明
10信息处理装置
12CPU
14RAM
20MMU
24例外处理部

Claims (4)

1.一种中央处理运算装置，被连接到存储器管理装置，
该存储器管理装置对作为物理存储器的地址的物理地址和作为虚拟存储器的地址的虚拟地址进行变换，在以从所述虚拟地址变换后的所述物理地址无法对所述物理存储器访问的情况下，输出表示为非法访问的第1信号，
该中央处理运算装置，向所述存储器管理装置输出所述虚拟地址，并且能被输入所述第1信号，在被输入了所述第1信号的情况下使执行中的程序停止，
所述中央处理运算装置具备：
变更单元，其将所述中央处理运算装置的动作模式变更成测试模式，在该测试模式中即便是从所述存储器管理装置输出了所述第1信号的情况下仍然保持执行执行中的程序；
输出单元，其在所述测试模式中向所述存储器管理装置输出第2信号，该第2信号用于使所述存储器管理装置输出所述第1信号；和
检测单元，其在由所述输出单元向所述存储器管理装置输出了所述第2信号之后，对有无所述第1信号的输入进行检测，
在由所述检测单元检测到没有来自所述存储器管理装置的所述第1信号的输入的情况下，使执行中的程序停止。
2.根据权利要求1所述的中央处理运算装置，其中，
所述变更单元在所述测试模式中输入了所述第1信号的情况下，解除所述测试模式，
在解除了所述测试模式的情况下，所述检测单元对输入了所述第1信号这一情况进行检测。
3.根据权利要求1或2所述的中央处理运算装置，其中，
所述第2信号，是表示不存在于所述虚拟存储器的虚拟地址的信号、表示不存在于所述物理存储器的物理地址的信号、或者用于对所述虚拟地址进行违反存储器保护属性的访问的信号，该存储器保护属性是对用于对所述物理存储器访问的存储器页面入口所设定。
4.一种异常检查方法，是针对被连接到存储器管理装置的中央处理运算装置所执行的异常检查方法，
该存储器管理装置对作为物理存储器的地址的物理地址和作为虚拟存储器的地址的虚拟地址进行变换，在以从所述虚拟地址变换后的所述物理地址无法对所述物理存储器访问的情况下，输出表示为非法访问的第1信号，
该中央处理运算装置，向所述存储器管理装置输出所述虚拟地址，并且能被输入所述第1信号，在被输入了所述第1信号的情况下使执行中的程序停止，
所述异常检查方法包括：
第1步骤，将所述中央处理运算装置的动作模式变更成测试模式，在该测试模式中即便是从所述存储器管理装置输出了所述第1信号的情况下仍然保持执行执行中的程序；
第2步骤，在所述测试模式中向所述存储器管理装置输出第2信号，该第2信号用于使所述存储器管理装置输出所述第1信号；和
第3步骤，在向所述存储器管理装置输出了所述第2信号之后，对有无所述第1信号的输入进行检测，
在所述第3步骤检测到没有来自所述存储器管理装置的所述第1信号的输入的情况下，使执行中的程序停止。
CN201180031495.9A 2010-09-08 2011-06-21 中央处理运算装置以及异常检查方法 Active CN103069393B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-201045 2010-09-08
JP2010201045A JP5473841B2 (ja) 2010-09-08 2010-09-08 中央処理演算装置、及び異常検査方法
PCT/JP2011/064116 WO2012032829A1 (ja) 2010-09-08 2011-06-21 異常検査装置、中央処理演算装置、及び異常検査方法

Publications (2)

Publication Number Publication Date
CN103069393A CN103069393A (zh) 2013-04-24
CN103069393B true CN103069393B (zh) 2016-03-02

Family

ID=45810434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180031495.9A Active CN103069393B (zh) 2010-09-08 2011-06-21 中央处理运算装置以及异常检查方法

Country Status (7)

Country Link
US (1) US8966320B2 (zh)
EP (1) EP2615551B1 (zh)
JP (1) JP5473841B2 (zh)
KR (1) KR101453184B1 (zh)
CN (1) CN103069393B (zh)
ES (1) ES2745120T3 (zh)
WO (1) WO2012032829A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013022166B4 (de) 2013-03-14 2024-04-25 Nvidia Corporation Seitenzustandsverzeichnis zur verwaltung eines vereinheitlichten virtuellen speichers
JP6194764B2 (ja) * 2013-11-08 2017-09-13 富士通株式会社 情報処理装置、制御方法、および制御プログラム
CN106294089A (zh) * 2015-06-23 2017-01-04 阿里巴巴集团控股有限公司 辅助对被监控内存空间的访问监控的方法和装置
US9921897B2 (en) * 2016-01-06 2018-03-20 International Business Machines Corporation Testing a non-core MMU
EP3249541B1 (en) * 2016-05-27 2020-07-08 NXP USA, Inc. A data processor
US10114768B2 (en) * 2016-08-29 2018-10-30 Intel Corporation Enhance memory access permission based on per-page current privilege level
US10713177B2 (en) 2016-09-09 2020-07-14 Intel Corporation Defining virtualized page attributes based on guest page attributes
JP6771443B2 (ja) * 2017-09-21 2020-10-21 株式会社東芝 演算処理装置およびその方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657330A (en) * 1994-11-15 1997-08-12 Mitsubishi Denki Kabushiki Kaisha Single-chip microprocessor with built-in self-testing function
CN101147135A (zh) * 2005-03-24 2008-03-19 富士通株式会社 采用固件的存储器错误地址管理

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10289158A (ja) 1997-04-11 1998-10-27 Hitachi Ltd タスク管理装置
US6233667B1 (en) * 1999-03-05 2001-05-15 Sun Microsystems, Inc. Method and apparatus for a high-performance embedded memory management unit
JP4182740B2 (ja) * 2002-12-06 2008-11-19 沖電気工業株式会社 マイクロコンピュータ
JP2005216012A (ja) 2004-01-29 2005-08-11 Fujitsu Ltd 設計支援装置、設計支援方法、設計支援プログラムおよび記録媒体
GB2422926B (en) 2005-02-04 2008-10-01 Advanced Risc Mach Ltd Data processing apparatus and method for controlling access to memory
US7739474B2 (en) * 2006-02-07 2010-06-15 International Business Machines Corporation Method and system for unifying memory access for CPU and IO operations
US8522080B2 (en) * 2008-03-24 2013-08-27 Emulex Design & Manufacturing Corporation Generation of simulated errors for high-level system validation
US8060730B2 (en) * 2008-05-30 2011-11-15 Freescale Semiconductor, Inc. Selective MISR data accumulation during exception processing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657330A (en) * 1994-11-15 1997-08-12 Mitsubishi Denki Kabushiki Kaisha Single-chip microprocessor with built-in self-testing function
CN101147135A (zh) * 2005-03-24 2008-03-19 富士通株式会社 采用固件的存储器错误地址管理

Also Published As

Publication number Publication date
ES2745120T3 (es) 2020-02-27
EP2615551B1 (en) 2019-08-07
EP2615551A4 (en) 2017-08-30
KR101453184B1 (ko) 2014-10-22
EP2615551A1 (en) 2013-07-17
JP2012058975A (ja) 2012-03-22
KR20130031852A (ko) 2013-03-29
CN103069393A (zh) 2013-04-24
JP5473841B2 (ja) 2014-04-16
WO2012032829A1 (ja) 2012-03-15
US8966320B2 (en) 2015-02-24
US20130103984A1 (en) 2013-04-25

Similar Documents

Publication Publication Date Title
CN103069393B (zh) 中央处理运算装置以及异常检查方法
JP5571847B2 (ja) 複数の制御システムの異常を検知する異常検知システム
CN100468324C (zh) 处理与虚拟机体系结构中客户软件的操作相关联的故障
CN102959526B (zh) 地址变换检查装置、中央处理运算装置及地址变换检查方法
CN101627392A (zh) 秘密信息存储装置、秘密信息的消除方法以及秘密信息的消除程序
CN103984909A (zh) 用于虚拟硬件存储器保护的系统和方法
CN104704478A (zh) 输入/输出错误遏制事件后的恢复
CN107292618A (zh) 数据库中密文数据换密失败的处理方法和装置
US8910004B2 (en) Information processing apparatus, and method of controlling information processing apparatus
KR101643269B1 (ko) 원자력발전소 내의 디지털 계측제어시스템의 디지털 자산 분석 방법 및 그 장치
CN108304222A (zh) 设备管控系统及方法
JP2013037631A (ja) 診断装置、診断方法および診断プログラム診断方法
CN102970298A (zh) 一种防止泄密的方法、设备及系统
CN106502929A (zh) 一种目标设备、一种内存数据的处理方法及装置
CN106610878A (zh) 双控制器系统的故障调试方法
CN102024104A (zh) 一种计算机安全检查评分方法
JP2009011120A (ja) 保護制御装置
CN106817161A (zh) 一种epon终端的硬件检测方法
CN107544861A (zh) 具有攻击防护结构的系统
US20140164862A1 (en) Electronic device testing system and method
CN107292179A (zh) 一种数据处理方法及终端设备
CN116560676A (zh) 硬件平台管理镜像打包方法、装置、设备和存储介质
KR100996856B1 (ko) 키보드의 상태 레지스터를 이용한 키로거 탐지 및 방어방법, 장치 및 그 방법을 수행하는 프로그램이 기록된컴퓨터로 읽을 수 있는 기록매체
JP5641009B2 (ja) コネクタ及び中継ケーブル並びに情報処理装置
CN113934648A (zh) 数据的掉电续存方法、装置及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant