CN103065678B - 闪速存储器装置及其数据储存方法 - Google Patents
闪速存储器装置及其数据储存方法 Download PDFInfo
- Publication number
- CN103065678B CN103065678B CN201110322343.6A CN201110322343A CN103065678B CN 103065678 B CN103065678 B CN 103065678B CN 201110322343 A CN201110322343 A CN 201110322343A CN 103065678 B CN103065678 B CN 103065678B
- Authority
- CN
- China
- Prior art keywords
- bit group
- data
- bit
- isolation
- critical value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一种闪速存储器装置及其数据储存方法,闪速存储器装置的数据储存方法的步骤包括:首先,依据储存数据的位元数据,来产生主要位元群组、第一隔离位元群组以及第二隔离位元群组;接着,将第一隔离位元群组、主要位元群组以及第二隔离位元群组依序写入指定字元线上连续的多个存储单元中。
Description
技术领域
本发明涉及一种闪速存储器装置及其数据储存方法,尤其涉及一种可降低耦合效应的闪速存储器装置及其数据储存方法。
背景技术
在现有的技术领域中,闪速存储器(例如NAND型闪速存储器)需要通过具有先进功能的存储器控制器来进行控制。然而,由于不同的制造厂商所提供的闪速存储器,或不同型号的闪速存储器需要不同的方法及设定,来使闪速存储器的工作达到最佳化,因此,闪速存储器控制器常需要一组参数数据来作为其最佳化所属闪速存储器的依据。
由于硬件的限制,这些参数数据仅能储存在闪速存储器中以供闪速存储器控制器来读取。因为闪速存储器的种类繁多,不同种类的闪速存储器需要不同的参数,去设定其控制器启动不同的操作方法,来以正规的方式载入参数数据。然而,一旦闪速存储器中的参数数据因为闪速存储器的读取动作的效应(例如耦合效应(coupleeffect)而产生损毁时,闪速存储器控制器将无法获得参数数据来使闪速存储器最佳化,影响系统的整体效益。
另外,现有技术中也提出将参数数据储存在闪速存储器控制器内建的只读存储器(ReadOnlyMemory,ROM)中,但这种作法会使得参数数据无法被随机的改变,无法依据现实环境的需求来进行参数数据的调整。
发明内容
本发明提供一种闪速存储器装置以及其数据储存方法,减低闪速存储器中的重要数据因耦合效应(coupleeffect)的影响而损坏的现象。
本发明提出一种闪速存储器装置的数据储存方法,其步骤包括:首先,依据储存数据的位元数据,来产生主要位元群组、第一隔离位元群组以及第二隔离位元群组;接着,将第一隔离位元群组、主要位元群组以及第二隔离位元群组依序写入指定字元线上连续的多个存储单元中
在本发明的一实施例中,其中还包括复制该指定字元线上的存储单元的数据至邻近指定字元线的多条邻近字元线的多个存储单元中。
在本发明的一实施例中,上述的“依据储存数据的位元数据,产生主要位元群组”的步骤包括:多次复制数据位元群组以获得主要位元群组。
在本发明的一实施例中,其中还包括:针对指定字元线上的存储单元所储存的主要位元群组进行投票计算,并藉以产生投票结果;并且,将投票结果储存于闪速存储器装置的投票储存区中。
在本发明的一实施例中,上述的投票计算包括:计算主要位元群组中等于1的累计位元数;并依据累计位元数来获得投票结果。
在本发明的一实施例中,上述的“依据累计位元数来获得投票结果”的步骤包括:分别针对累计位元数与第一临界值以及第二临界值进行比较,并藉以产生投票结果,其中第一临界值小于第二临界值。
在本发明的一实施例中,上述的“针对累计位元数与第一临界值以及第二临界值进行比较,并藉以产生投票结果”的步骤包括:当累计位元数不大于第一临界值时,投票结果指示位元数据等于0;当累计位元数不小于第二临界值时,投票结果指示位元数据等于1;并且,当累计位元数介于第一以及第二临界值间时,投票结果指示该位元数据为无效数据。
在本发明的一实施例中,其中还包括:分别针对主要位元群组、第一隔离位元群组以及第二隔离位元群组的数据进行反向,并藉以产生反向主要位元群组、第一反向隔离位元群组以及第二反向隔离位元群组;接着,将第一反向隔离位元群组、反向主要位元群组以及第二反向隔离位元群组依序写入反向指定字元线上连续的多个存储单元中。
在本发明的一实施例中,上述的主要位元群组、第一隔离位元群组以及第二隔离位元群组的位元总数为质数。
本发明提出一种闪速存储器装置,包括存储器控制器。存储器控制器接收储存数据,储存数据具有多个位元数据,存储器控制器依据各位元数据产生主要位元群组、第一隔离位元群组以及第二隔离位元群组,并将第一隔离位元群组、主要位元群组以及第二隔离位元群组依序写入指定字元线上连续的多个存储单元中。
基于上述,本发明利用储存数据的位元数据,来产生主要位元群组、第一隔离位元群组以及第二隔离位元群组。其中,主要位元群组为多个位元所组成,可有效降低储存数据因耦合效应而损坏的机率。本发明并通过隔离位元群组来隔离主要位元群组,以更提升降低储存数据的位元数据因耦合效应而损坏的机率。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1显示本发明的一实施例的闪速存储器装置的数据储存方法的流程图。
图2显示本发明实施例的隔离位元群组以及主要位元群组的排列方式的示意图。
图3显示指定字元线以及邻近字元线的数据群组的示意图。
图4显示依据本发明实施例的闪速存储器装置400的示意图。
附图标记:
S110~S120:数据储存方法的步骤
210、230:隔离位元群组
220:主要位元群组
MWL、MWL+M、MWL-N:指定字元线
BL1~BLP:位元线
400:闪速存储器装置
410:存储器控制器
420:存储器阵列
430:存取接口
具体实施方式
请参照图1,图1显示本发明的一实施例的闪速存储器装置的数据储存方法的流程图。在本实施例中,闪速存储器装置的数据储存的步骤包括:首先,取出所要储存的储存数据的每一个位元数据,并依据各位元数据来产生主要位元群组以及两个隔离位元群组(S110)。具体一点来说明,以8位元的储存数据为范例,其中若储存数据的最高位元(MSB)的位元数据等于“1”时,在本实施例中,可依据复制等于“1”的位元数据多次来产生主要位元群组。以具有16位元的主要位元群组为范例,对应储存数据的最高位元的主要位元群组等于“1111,1111,1111,1111”,若以16进位的方式来表示,主要位元群组等于FFFF。
在另一方面,隔离位元群组同样可以依据所对应的位元数据来设定。在本实施例中,隔离位元群组可以是预先设定好的值,简单来说,以8位元的隔离位元群组为范例,当所对应的位元数据等于“1”时,隔离位元群组可以等于“1010,1010”(十六进位的“AA”)。而当所对应的位元数据等于“0”时,隔离位元群组可以等于“0101,0101”(十六进位的“55”)。
当然,在本发明实施例中,可以设定隔离位元群组与主要位元群组的数据是相同的。以上述的范例来说明,二组隔离位元群组的数据可以被设定为都是十六进位的“FF”,这样可以达到较佳的隔绝效果。
在此请注意,上述的两个隔离位元群组的位元数可以不相同,并且,两个隔离位元群组中的数据也可以不相同。其中,在本发明的实施例中,两个隔离位元群组以及主要位元群组的位元总数可以是一个质数。
以下请参照图2,图2显示本发明实施例的隔离位元群组以及主要位元群组的排列方式的示意图。其中,隔离位元群组210、主要位元群组220以及隔离位元群组230依序被写入至指定字元线MWL上的多个存储单元中。也就是说,主要位元群组220在沿着指定字元线MWL的延伸方向上,是被两边隔离位元群组210及230所包围住的。因此,在当指定字元线MWL上的字元线信号产生转态时,主要位元群组220中的位元数据,并不会与隔离位元群组210及230外的存储单元产生耦合效应而损坏。而若是主要位元群组220与相邻的隔离位元群组210及230产生耦合效应时,也不会导致主要位元群组220中的所有位元都产生损坏的现象。在主要位元群组220中的所有位元的位元数据都相同的情况下,主要位元群组220至多只会有邻近于隔离位元群组210及230的少数位元会因耦合效应而产生损坏。
在完成主要位元群组以及隔离位元群组的设定动作后,则依序将其中的第一隔离位元群组、主要位元群组以及第二隔离位元群组写入同一指定字元线上的连续的多个存储单元中(S120),以完成储存数据的一个位元的储存动作。当然,若要完成储存数据的所有位元的储存动作时,则仅需要针对储存数据的每一个位元执行本实施例的步骤S110及S120即可。
此外,本发明实施例的数据储存方法的步骤中,还包括将指定字元线上的该些存储单元的数据复制至邻近的多条邻近字元线的多个存储单元中。请对应参照图3,图3显示指定字元线以及邻近字元线的数据群组的示意图。其中,指定字元线MWL上的存储单元储存数据群组A~数据群组Z,而数据群组A~数据群组Z中的每一个数据群组中都包括如图2显示的隔离位元群组、主要位元群组以及另一隔离位元群组。指定字元线MWL的所有的数据群组A~Z的数据被复制至与指定字元线MWL相邻的多条邻近字元线MWL-1~MWL-M的数据群组A1~数据群组Z1以及MWL+1~MWL+N的数据群组A2~数据群组Z2(其中的M以及N皆为正整数)。
也就是说,在完成上述的指定字元线MWL上的数据群组A~数据群组Z的复制动作后,数据群组A~数据群组Z分别与数据群组A1~数据群组Z1是相同的,且数据群组A~数据群组Z分别与数据群组A2~数据群组Z2是相同的。值得注意的是,在此状态下,当存储器装置上的位元线(bitline)BL1~BLP上的位元线信号发生转态时,指定字元线MWL上的存储单元可以降低与邻近字元线MWL-N~邻近字元线MWL+M外的字元线的存储单元发生耦合效应的机率。并且,在指定字元线MWL以及邻近字元线MWL-1~MWL-M及MWL+1~MWL+N在对应同一条位元线BL1~BLP上的存储单元的位元数据是相同的状态下,指定字元线MWL以及邻近字元线并不会发生耦合效应。
附带一提的,邻近字元线的数目是可以依据所属闪速存储器装置的实际状态来进行设定的,在本实施例中,N与M可以由设计者进行适应性的调整,没有固定的关系限制。
在关于如何依据主要位元群组来判读出其所对应的位元数据的实施方式上,本发明实施例提出一种投票计算的方式,以藉由计算主要位元群组中,位元数据等于1的累计位元数来获得投票结果。具体一点来说明,以16位元的主要位元群组为范例,若主要位元群组等于“0011,1110,1111,1100”,则针对主要位元群组进行投票计算,可以获得主要位元群组的累计位元数等于11。
接着,这个累计位元数将与预设的第一以及第二临界值进行比对,其中的第一临界值小于第二临界值。而当累计位元数不大于第一临界值时,投票计算所产生的投票结果会指示位元数据等于“0”。此外,当累计位元数不小于第二临界值时,投票计算所产生的投票结果则指示位元数据等于“1”。并且,当累计位元数介于第一以及第二临界值间时,投票计算所产生的投票结果指示位元数据为无效数据。
承续上述的范例,若第一临界值被设定为3,第二临界值被设定为10,在主要位元群组的累计位元数等于11的状态下,可以得知主要位元群组的累计位元数是大于第二临界值(=3)的,如此可以判定主要位元群组对应的位元数据为“1”。
请特别注意的,这个投票结果可以被储存于闪速存储器装置的投票储存区中。
另外,为使储存数据可以进行完整性(integritycheck)的检查,本发明实施例还包括针对储存数据的各位元数据主要位元群组以及隔离位元群组的数据进行反向,并产生反向主要位元群组以及反向隔离位元群组。接着,则将所产生的反向隔离位元群组的其一、反向主要位元群组以及反向隔离位元群组的另一依序写入反向指定字元线上连续的多个存储单元中。附带一提的,对应同一位元数据的主要位元群组以及隔离位元群组与反向主要位元群组及反向隔离位元群组可以被写在同一条字元线上的存储单元中。
以下请参照图4,图4显示依据本发明实施例的闪速存储器装置400的示意图。闪速存储器装置400包括存储器控制器410、存储器阵列420以及存取接口430。存储器控制器410接收具有多个位元数据的储存数据。存储器控制器410依据各位元数据产生主要位元群组、第一隔离位元群组以及第二隔离位元群组,并将第一隔离位元群组、主要位元群组以及第二隔离位元群组依序通过存取接口430来写入存储器阵列420中的一指定字元线上连续的多个存储单元中。
附带一提的,存储器控制器410在对存储器阵列420进行数据的写入动作时,是通过发送写入指令至存取接口430,再由存取接口430将数据写入至存储器阵列420。而关于存取接口430将数据写入至存储器阵列420的动作细节应为本领域具通常知识者所熟知的技术,在此不多赘述。
另外,关于闪速存储器装置400的存储器控制器410所进行的关于储存数据的储存细节,在前数的实施例中都有详细的介绍,以下恕不多赘述。
综上所述,本发明藉由将一个位元数据转换成多个位元的主要位元群组,再藉由隔离位元群组的设置,来有效降低闪速存储器装置的各存储单元监所可能发生的耦合效应,进而增加所储存的数据的可靠度。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域的普通技术人员,当可作些许更动与润饰,而不脱离本发明的精神和范围。
Claims (15)
1.一种闪速存储器装置的数据储存方法,包括:
依据一储存数据的一位元数据,产生一主要位元群组、一第一隔离位元群组以及一第二隔离位元群组,其中该主要位元群组依据复制该储存数据的最高位元所产生;
将该第一隔离位元群组、该主要位元群组以及该第二隔离位元群组依序写入一指定字元线上连续的多个存储单元中;以及
复制该指定字元线上的该多个存储单元的数据至邻近该指定字元线的多条邻近字元线的多个存储单元中。
2.根据权利要求1所述的数据储存方法,其中依据储存数据的该位元数据,产生该主要位元群组的步骤包括:
多次复制该位元数据以获得该主要位元群组。
3.根据权利要求1所述的数据储存方法,其中还包括:
针对该指定字元线上的该多个存储单元所储存的该主要位元群组进行一投票计算,并藉以产生一投票结果;以及
将该投票结果储存于该闪速存储器装置的一投票储存区中。
4.根据权利要求3所述的数据储存方法,其中该投票计算包括:
计算该主要位元群组中等于1的一累计位元数;以及
依据该累计位元数来获得该投票结果。
5.根据权利要求4所述的数据储存方法,其中依据该累计位元数来获得该投票结果的步骤包括:
分别针对该累计位元数与一第一临界值以及一第二临界值进行比较,并藉以产生该投票结果,其中该第一临界值小于该第二临界值。
6.根据权利要求5所述的数据储存方法,其中针对该累计位元数与该第一临界值以及该第二临界值进行比较,并藉以产生该投票结果的步骤包括:
当该累计位元数不大于该第一临界值时,该投票结果指示该位元数据等于0;
当该累计位元数不小于该第二临界值时,该投票结果指示该位元数据等于1;以及
当该累计位元数介于该第一临界值以及该第二临界值间时,该投票结果指示该位元数据为无效数据。
7.根据权利要求1所述的数据储存方法,其中还包括:
分别针对该主要位元群组、该第一隔离位元群组以及该第二隔离位元群组的数据进行反向,并藉以产生一反向主要位元群组、一第一反向隔离位元群组以及一第二反向隔离位元群组;以及
将该第一反向隔离位元群组、该反向主要位元群组以及该第二反向隔离位元群组依序写入一反向指定字元线上连续的多个存储单元中。
8.根据权利要求1所述的数据储存方法,其中该主要位元群组、该第一隔离位元群组以及该第二隔离位元群组的位元总数为质数。
9.一种闪速存储器装置,包括:
一存储器控制器,接收一储存数据,该储存数据具有多个位元数据,该存储器控制器依据各该位元数据产生一主要位元群组、一第一隔离位元群组以及一第二隔离位元群组,并将该第一隔离位元群组、该主要位元群组以及该第二隔离位元群组依序写入一指定字元线上连续的多个存储单元中,其中该存储器控制器复制该储存数据的最高位元以产生该主要位元群组,
其中,该存储器控制器还复制该指定字元线上的该多个存储单元的数据至邻近该指定字元线的多条邻近字元线的多个存储单元中。
10.根据权利要求9所述的闪速存储器装置,其中该存储器控制器利用多次复制该位元数据以获得该主要位元群组。
11.根据权利要求9所述的闪速存储器装置,其中该存储器控制器还针对该指定字元线上的该多个存储单元所储存的该主要位元群组进行一投票计算,并藉以产生一投票结果,该存储器控制器且将该投票结果储存于该闪速存储器的一投票储存区中。
12.根据权利要求11所述的闪速存储器装置,其中该存储器控制器计算该主要位元群组中等于1的一累计位元数,并依据该累计位元数来获得该投票结果。
13.根据权利要求12所述的闪速存储器装置,其中该存储器控制器分别针对该累计位元数与一第一临界值以及一第二临界值进行比较,并藉以产生该投票结果,其中该第一临界值小于该第二临界值。
14.根据权利要求13所述的闪速存储器装置,其中该存储器控制器判断当该累计位元数不大于该第一临界值时,该投票结果指示该位元数据等于0,当该累计位元数不小于该第二临界值时,该投票结果指示该位元数据等于1,而当该累计位元数介于该第一临界值以及该第二临界值之间时,该投票结果指示该位元数据为无效数据。
15.根据权利要求13所述的闪速存储器装置,其中该存储器控制器还分别针对主要位元群组、第一隔离位元群组以及第二隔离位元群组的数据进行反向,并藉以产生一反向主要位元群组、一第一反向隔离位元群组以及一第二反向隔离位元群组,该存储器控制器还将该第一反向隔离位元群组、该反向主要位元群组以及该第二反向隔离位元群组依序写入一反向指定字元线上连续的多个存储单元中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110322343.6A CN103065678B (zh) | 2011-10-21 | 2011-10-21 | 闪速存储器装置及其数据储存方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110322343.6A CN103065678B (zh) | 2011-10-21 | 2011-10-21 | 闪速存储器装置及其数据储存方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103065678A CN103065678A (zh) | 2013-04-24 |
CN103065678B true CN103065678B (zh) | 2016-01-13 |
Family
ID=48108271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110322343.6A Active CN103065678B (zh) | 2011-10-21 | 2011-10-21 | 闪速存储器装置及其数据储存方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103065678B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8867272B2 (en) * | 2012-07-24 | 2014-10-21 | Skymedi Corporation | Method of accessing a non-volatile memory |
CN109390013B (zh) * | 2017-08-10 | 2020-11-06 | 西安格易安创集成电路有限公司 | 提高浮栅存储器安全性的方法及装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090096866A (ko) * | 2008-03-10 | 2009-09-15 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자 및 그 동작 방법 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5912844A (en) * | 1998-01-28 | 1999-06-15 | Macronix International Co., Ltd. | Method for flash EEPROM data writing |
US6522580B2 (en) * | 2001-06-27 | 2003-02-18 | Sandisk Corporation | Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states |
JP2005353242A (ja) * | 2004-06-14 | 2005-12-22 | Toshiba Corp | 不揮発性半導体記憶装置及びそのデータ書き込み方法 |
US7196946B2 (en) * | 2005-04-05 | 2007-03-27 | Sandisk Corporation | Compensating for coupling in non-volatile storage |
JP2007066386A (ja) * | 2005-08-30 | 2007-03-15 | Toshiba Corp | 半導体記憶装置 |
KR100755718B1 (ko) * | 2006-09-04 | 2007-09-05 | 삼성전자주식회사 | 멀티 레벨 셀 플래시 메모리에서 런-타임 배드 블록 관리를위한 장치 및 방법 |
US7734861B2 (en) * | 2006-09-08 | 2010-06-08 | Sandisk Corporation | Pseudo random and command driven bit compensation for the cycling effects in flash memory |
US7489547B2 (en) * | 2006-12-29 | 2009-02-10 | Sandisk Corporation | Method of NAND flash memory cell array with adaptive memory state partitioning |
US7502255B2 (en) * | 2007-03-07 | 2009-03-10 | Sandisk Corporation | Method for cache page copy in a non-volatile memory |
KR20090014036A (ko) * | 2007-08-03 | 2009-02-06 | 삼성전자주식회사 | 읽기 디스터번스로 인한 에러를 방지하는 메모리 시스템 및그 방법 |
US8301912B2 (en) * | 2007-12-31 | 2012-10-30 | Sandisk Technologies Inc. | System, method and memory device providing data scrambling compatible with on-chip copy operation |
JP5214422B2 (ja) * | 2008-02-15 | 2013-06-19 | 株式会社東芝 | データ記憶システム |
KR101491829B1 (ko) * | 2008-08-14 | 2015-02-12 | 삼성전자주식회사 | 읽기 디스터번스를 방지하는 메모리 장치 및 그 방법 |
CN102208210B (zh) * | 2010-03-31 | 2016-04-27 | 深圳市朗科科技股份有限公司 | 闪存设备及其数据存储方法 |
-
2011
- 2011-10-21 CN CN201110322343.6A patent/CN103065678B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090096866A (ko) * | 2008-03-10 | 2009-09-15 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자 및 그 동작 방법 |
Also Published As
Publication number | Publication date |
---|---|
CN103065678A (zh) | 2013-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10754725B2 (en) | Self-accumulating exclusive or program | |
CN101427323B (zh) | 读取非易失性计算机存储器的系统和方法 | |
CN103778962B (zh) | 使用回归分析的半导体存储系统及其读取方法 | |
US20190102104A1 (en) | Method and apparatus for per-deck erase verify and dynamic inhibit in 3d nand | |
CN103699344B (zh) | 非易失性存储器装置及其操作方法 | |
CN109783009A (zh) | 存储器系统及其操作方法 | |
US20160103631A1 (en) | Non-volatile memory devices and control methods therefor | |
US20190102088A1 (en) | Method and apparatus for reducing silent data errors in non-volatile memory systems | |
CN106201338A (zh) | 数据存储方法及装置 | |
CN103902013B (zh) | 存储器控制装置及方法 | |
US20200183619A1 (en) | Nonvolatile memory capable of outputting data using wraparound scheme, computing system having the same, and read method thereof | |
JP2021532491A (ja) | 安全なメモリシステムプログラミング | |
CN101901169B (zh) | 扫描装置及方法 | |
TW201525692A (zh) | 多位元記憶胞非揮發性記憶體的寫入方法及系統 | |
US20110283050A1 (en) | Memory buffer having accessible information after a program-fail | |
CN103914397B (zh) | 闪存存储设备及其管理方法 | |
CN109992201A (zh) | 数据存储设备及其操作方法 | |
CN109992202A (zh) | 数据存储设备、其操作方法以及包括其的数据处理系统 | |
CN109785882A (zh) | 具有虚拟体化架构的sram及包括其的系统和方法 | |
CN109117319A (zh) | 存储器系统及其操作方法 | |
US8531887B2 (en) | Nonvolatile memory device and related programming method | |
CN106681848A (zh) | 一种纠删码raid的数据一致性保障方法及系统 | |
CN103065678B (zh) | 闪速存储器装置及其数据储存方法 | |
CN103218271A (zh) | 一种数据纠错方法及装置 | |
CN107229570A (zh) | 存储器装置及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |