CN103036530B - 可降低运算量的自适应滤波电路 - Google Patents

Abstract

本申请提出了一种可降低运算量的自适应滤波电路，其中该自适应滤波电路的实施例之一包含有多个运算组、多个运算电路、求和电路、数据限幅电路、参数更新电路及控制电路。每个运算组对应至一个均衡参数，并且包含有多个存储单元。当运算组所对应的均衡参数大于预设值时，控制电路会将运算电路设置为搭配该运算组进行运算，以产生运算组的输出值。求和电路加总各个运算组的输出值，以产生滤波输出值。数据限幅电路依据滤波输出值而产生对应的限幅值。参数更新电路依据滤波输出值及限幅值而更新监控均衡参数。

Description

可降低运算量的自适应滤波电路

技术领域

本发明涉及一种自适应滤波电路，尤指一种可降低运算量的自适应滤波电路。

背景技术

在许多通讯设备的接收电路中，常采用自适应滤波电路(adaptive filter)以均衡(equalize)各种信道效应对信号所造成的干扰，使通讯设备能够还原信号发送端所发送的信息。在某些系统应用中，需要非常长的自适应滤波电路才能有效的均衡通道效应所带来的影响，例如，用于接收进阶电视标准委员会(ATSC)所制定的数字电视信号的接收电路，就常需要使用数百个至上千个抽头(tap，节点)的自适应滤波电路。

然而，自适应滤波电路的长度增长时(或称抽头数量增加)，不但需要增加存储器，还须增加产生滤波电路输出值以及更新滤波电路的均衡参数所需的运算电路，使接收电路的面积和运算量都大幅地增加，并且会消耗大量的能源，而使散热的需求提升。因此，使用此类长度较长的自适应滤波电路时，上述的问题都会造成提高系统设计以及系统整合的难度。

另一方面，若为了降低接收电路的面积和运算量，而只是单纯地缩短自适应滤波电路的长度，不但会降低接收电路的解调(demodulation)效能，当通道有较大的变化时，甚至会使接收电路解调失败，而造成使用上的困扰。

发明内容

有鉴于此，如何在此类的自适应滤波电路中，不但能降低运算量以减低能源消耗，以降低系统设计的难度，并且仍能维持系统的解调效能，实为本领域有待解決的问题。

本说明书提供了一种自适应滤波电路，包含有一输入端，用以接收多个输入数据；多个数据储存组，每一数据储存组包含有多个数据存储单元，用以储存该输入端所接收的该多个输入数据；多个第一参数存储单元，用以储存多个第一均衡参数，每一第一均衡参数对应于该多个数据储存组其中之一的多个数据存储单元其中之一；一控制电路，当该多个数据储存组中的一第一数据储存组所对应的该第一参数存储单元所储存的该第一均衡参数大于一第一预设值时，用以将多个第二参数存储单元设置为用以储存多个第二均衡参数，该多个第二均衡参数对应于该第一数据储存组的该多个数据存储单元的全部或部分，并且当该多个数据储存组中的一第二数据储存组所对应的该第一参数存储单元所储存的该第一均衡参数大于该第一预设值或一第二预设值时，用以将多个第三参数存储单元设置为用以储存多个第三均衡参数，该多个第三均衡参数对应于该第二数据储存组的所述多个数据存储单元的全部或部分；一运算电路，依据该多个第一均衡参数、该多个第二均衡参数、该多个第三均衡参数以及对应于该多个第一均衡参数、该多个第二均衡参数及该多个第三均衡参数的该多个数据存储单元的储存内容，以产生一第一滤波输出值；以及一参数更新电路，用以依据该第一滤波输出值以及一数据限幅电路所输出的一第一限幅值，而更新该多个第一参数存储单元、该多个第二参数存储单元及该多个第三参数存储单元的储存内容。

本说明书还提供了一种自适应滤波电路，包含有：一输入端，用以接收多个输入数据；一存储器存取电路，用以将该多个输入数据储存于一个或多个数据存储器；一第一运算电路，用以计算该一个或多个数据存储器中的多个第一存储单元的储存内容与多个第一均衡参数的乘积的一第一 总和；一控制电路，当该多个第一均衡参数中的一第一参数大于一第一预设值时，会将一第二运算电路设置为用以计算该一个或多个数据存储器中的多个第二存储单元的储存内容与多个第二均衡参数的乘积的一第二总和，并且当该多个第一均衡参数中的一第二参数大于该第一预设值或一第二预设值时，会将一第三运算电路设置为用以计算该一个或多个数据存储器中的多个第三存储单元的储存内容与多个第三均衡参数的乘积的一第三总和；以及一求和电路，用以依据该第一总和、该第二总合及该第三总和，以产生一第一滤波输出值；其中，该第一运算电路、该第二运算电路及该第三运算电路会依据该第一滤波输出值以及一数据限幅电路所输出的一第一限幅值，而更新该多个第一均衡参数、该多个第二均衡参数、及该多个第三均衡参数。

本说明书还提供了一种自适应滤波电路，包含有：一输入端，用以接收多个输入数据；一存储器存取电路，用以将该多个输入数据储存于一个或多个数据存储器；以及一运算电路，用以计算该一个或多个数据存储器中的多个第一存储单元的储存内容与多个第一均衡参数的乘积的一第一总和；一控制电路，当该多个第一均衡参数中的一第一参数大于一第一预设值时，会将该运算电路设置成用以计算该一个或多个数据存储器中的多个第二存储单元的储存内容与多个第二均衡参数的乘积的一第二总和；其中该运算电路会依据该第一总和及该第二总合，以产生一第一滤波输出值及一第一限幅值，并且该运算电路会依据该第一滤波输出值以及该第一限幅值，而更新该多个第一均衡参数及该多个第二均衡参数。

上述实施例的优点之一是自适应滤波电路通过控制电路对各个均衡参数的监控，而能适当地将适应滤波电路中参数存储单元及运算电路配置于数据存储单元，以降低整体的运算量以及硬件。此外，当通道变化较剧烈时，自适应滤波电路也能有足够的运算能力，而能维持解调的效能。

上述实施例的另一优点是通过降低运算量及所需的硬件，而能降低自适应滤波电路所消耗的能源。

本发明的其他优点将通过以下的说明和附图进行更详细的说明。

附图说明

图1为本发明的自适应滤波电路的一实施例简化后的功能方块图。

图2为图1中的运算组的一实施例简化后的功能方块图。

图3为图1中的运算组的另一实施例简化后的功能方块图。

图4为图1中的自适应滤波电路的操作流程的一实施例简化后的流程图。

图5为本发明的自适应滤波电路的另一实施例简化后的功能方块图。

图6为图5中的自适应滤波电路的操作流程的一实施例简化后的流程图。

主要元件符号说明

100  自适应滤波电路

11(1)、11(2)、11(3)、11(n)  运算组

12(1)、12(2)、12(3)、12(n)  运算组

13  求和电路

14  数据限幅电路

15  控制电路

200  运算组

21(1)、21(2)、21(3)、21(n)  数据存储单元

22  乘法电路

23  参数存储单元

24  参数更新电路

300  运算组

31  运算电路

32(2)、32(3)、32(n)  乘法电路

33(2)、33(3)、33(n)  参数存储单元

34(2)、34(3)、34(n)  参数更新电路

35  求和电路

500  自适应滤波电路

51  存储器存取电路

53  控制电路

55  运算电路

具体实施方式

以下将配合相关附图来说明本发明的实施例。在附图中，相同的标号表示相同或类似的元件或流程步骤。

图1为本发明一实施例的自适应滤波电路100简化后的功能方块图，自适应滤波电路100包含有运算组11(1)、11(2)、11(3)、...11(n)、运算组12(1)、12(2)、12(3)、...12(n)、求和电路13、数据限幅电路14以及控制电路15。

运算组11(1)、11(2)、11(3)、...11(n)和运算组12(1)、12(2)、12(3)、...12(n)分别构成前馈滤波电路(feed forward filter)及后馈滤波电路(feed backward filter)，用以均衡所接收的数据Din。

求和电路13可以采用各种架构的加法电路和/或逻辑电路，以加总运算组11(1)、11(2)、11(3)、...11(n)及运算组12(1)、12(2)、12(3)、...12(n)所输出的运算组输出值，而产生经自适应滤波电路100均衡后的滤波输出值Fo。例如，求和电路13采用一个或多个超前进位加法电路(carry look-ahead adder)、保留进位加法电路(carry save adder)、和/或行波进位加法电路(ripple carry adder)等方式实施。

数据限幅电路14可以采用各种架构的数据限幅电路(slicer)，以依据求和电路13的输出值Fo而产生限幅值So。数据限幅电路14可以采用两个或多个电平的数据限幅电路或者搭配各种错误更正码译码电路实施，例如，数据限幅电路14可以采用维特比译码电路(Viterbi decoder)等架构。

控制电路15可以采用各种逻辑电路，并且耦接至一个或多个运算组，用以控制运算组的运算量。

图2及图3为图1中运算组11(1)、11(2)、11(3)、...11(n)和运算组12(1)、12(2)、12(3)、...12(n)的两种可能的实施例简化后的功能方块图。

在图2的实施例中，运算组200包含有数据存储单元21(1)、21(2)、21(3)、...21(n)、乘法电路22、参数存储单元23、及参数更新电路24。

数据存储单元21(1)、21(2)、21(3)、…21(n)及参数存储单元23，可以采用抽头延迟线(tap delay line)、寄存器(register)、静态存取存储器(SRAM)、动态存取存储器(DRAM)、或其它存储电路等方式实施。参数存储单元23用以储存均衡参数，而数据存储单元21(1)、21(2)、21(3)、…21(n)用以从自适应滤波电路的输入端、数据限幅电路14的输出端或另一个运算组接收数据，并且可以将数据传送至下一个运算组。

乘法电路22可以采用并列式(pipeline)的乘法电路、数组式(array)的乘法电路或其它合适的乘法电路架构，用以将参数存储单元23所储存的均衡参数与数据存储单元21(1)所储存的数据相乘，以产生运算组输出值Go，并与其它运算组的输出值在求和电路13进行加总，以产生滤波输出值Fo。

参数更新电路24可以采用最小平均平方法(least mean square)、递归式最小平方法(recursive least square)、符号-误差法(sign-error)等各种自适应算法，通过数据存储单元21(1)所储存的数据和/或其符号、及滤波输出值Fo与限幅值So间的误差信号Err和/或其符号，以更新参数存储单元23所储存的均衡参数。

在图3的实施例中，控制电路15将运算电路31设置为搭配运算组200进行运算，而成为运算组300。因此，在运算组300中，除了运算组200原本的组件之外，还包含有乘法电路32(2)、32(3)、…32(n)、参数存储单元33(2)、33(3)…33(n)、参数更新电路34(2)、34(3)、…34(n)以及求和电路35。乘法电路、参数存储单元、参数更新电路以及求和电路都可采用上述的电路架构或其它合适的实施方式。

在运算组300中，通过将参数存储单元23、33(2)、33(3)、…33(n)所储存的均衡参数分别与数据存储单元21(1)、21(2)、21(3)、…21(n)所储存的数据相乘，并在求和电路35进行加总，以产生运算组输出值Go，并与其它运算组的输出值在求和电路13进行加总，以产生滤波输出值Fo。

参数更新电路24、34(2)、34(3)、...34(n)可以采用各种自适应算法，通过数据存储单元21(1)、21(2)、21(3)、...21(n)所储存的数据和/或其符号、及滤波输出值Fo与限幅值So的误差信号Err和/或其符号，以分别更新参数存储单元23、33(2)、33(3)、...33(n)所储存的均衡参数。

为简洁起见，耦接运算组200和300所需的多任务电路(multiplexer)、存储电路、逻辑电路、和/或控制电路15的控制信号等并未示出在图1至图3中。此外，自适应滤波电路100所包含的多个运算电路(如运算电路31)也未示出在图1中。

在本说明书中，当运算组中的参数存储单元被控制电路15所监控，而用以判断是否需要采用额外的运算电路搭配该运算组进行运算，则该参数存储单元被称为监控参数存储单元。此外，当运算组中的参数存储单元所储存的内容被用以产生运算组输出值、产生滤波输出值和/或被参数更新电路所更新，则称其为有效参数存储单元。

因此，在上述的运算组200中，控制电路15会监控参数存储单元23所储存的均衡参数，并且参数存储单元23所储存的内容被用以产生运算组输出值Go。因此，参数存储单元23同时为监控参数存储单元及有效参数存储单元。

而在运算组300中，控制电路15监控参数存储单元23所储存的均衡参数，并使用监控参数存储单元23、33(2)、33(3)、...33(n)所储存的均衡参数产生运算组输出值Go。因此，参数存储单元23同时为监控参数存储单元及有效参数存储单元，而参数存储单元33(2)、33(3)、...33(n)为有效参数存储单元。

图4为图1的自适应滤波电路100的操作流程的一实施例400简化后的流程图，以下将以图4搭配图1至图3，以更详细地说明自适应滤波电路100的操作方式。

在流程410中，控制电路15将运算组11(1)、11(2)、11(3)、...11(n)和运算组12(1)、12(2)、12(3)、...12(n)分别设置为仅包含有一个有效参数存储单元，并将该有效参数存储单元设置为监控参数存储单元。例如，控制电路15将运算组11(1)、11(2)、11(3)、...11(n)和运算组12(1)、12(2)、12(3)、...12(n)全部设置为运算组200的实施方式。

在流程420中，自适应滤波电路100接收输入数据Din，以运算组11(1)、11(2)、11(3)、...11(n)和运算组12(1)、12(2)、12(3)、...12(n)的有效参数存储单元及对应的数据存储单元所储存的内容分别相乘，以产生各个运算组输出值，求和电路13加总各个运算组输出值以产生滤波输出值Fo，并采用数据限幅电路14产生对应的限幅值So。此外，各运算组的参数更新电路，通过滤波输出值Fo及限幅值So以更新各个运算组中的有效参数存储单元所储存的均衡参数。

在流程430中，控制电路15会比较各个运算组的监控参数存储单元所储存的均衡参数，当某个运算组的监控参数存储单元所储存的均衡参数大于预设值时，则进入流程440，当所储存的均衡参数小于预设值时，则进入流程450。

在流程440中，控制电路15设置运算电路搭配该运算组，以于后续的操作中产生运算组输出值及更新有效参数存储单元所储存的内容。例如，控制电路15可将运算组设置为图3的运算组300的实施方式。

在流程450中，控制电路15会继续使用原有的有效参数存储单元或者不使用运算电路搭配该运算组，以于后续的操作中产生运算组输出值及更新有效的参数存储单元的储存内容。例如，控制电路15可将运算组设置为图2的运算组200的实施方式。

图5为本发明另一实施例的自适应滤波电路500简化后的功能方块图，自适应滤波电路500包含有存储器存取电路51、控制电路53以及运 算电路55。存储器可使用上述的存储架构，并且采用一个或多个存储器内建或外接于自适应滤波电路500。本实施例中，存储器外接于自适应滤波电路500。

在自适应滤波电路500中，存储器存取电路51用以接收输入数据Din，并且将其储存至存储器，控制电路53用以控制存储器存取电路51及运算电路55，使存储器存取电路51由存储器读取所储存的数据及均衡参数，并由运算电路55将其相乘后进行加总，以产生经均衡的滤波输出值。此外，运算电路55会依据滤波输出值而产生限幅值So，利用滤波输出值及限幅值对均衡参数进行更新，并且存储器存取电路51会将更新后的均衡参数储存至存储器。

图6为图5的自适应滤波电路500的操作流程的一实施例600简化后的流程图，以下将以图6搭配图5，以更详细地说明自适应滤波电路500的操作方式。

在流程610中，存储器存取电路51在存储器中储存多个均衡参数，并且控制电路53会监控这些均衡参数的数值，以下称这些均衡参数为监控均衡参数。此外，存储器中用以产生滤波输出值的均衡参数，将称其为有效均衡参数。此时，控制电路53还会将这些监控均衡参数设置为有效均衡参数。

在流程620中，存储器存取电路51接收输入数据Din，并由存储器中读取有效均衡参数及对应的输入数据，而传送至运算电路55，由运算电路55进行相乘和加总的运算，以产生滤波输出值及对应的限幅值。运算电路55依据滤波输出值及对应的限幅值，并且采用合适的自适应算法，以更新有效均衡参数。

在流程630中，控制电路53比较各个监控均衡参数，当监控均衡参数大于预设值时，则进入流程640，当监控均衡参数小于预设值时，则进入流程650。

在流程640中，控制电路53会将一个或多个有效均衡参数设置为搭配该监控均衡参数，以于后续的操作中，搭配监控均衡参数所对应的输入数据的之前时间和/或之后时间的输入数据，产生滤波输出值及更新有效均衡参数。

在流程650中，控制电路53会继续使用原有的有效均衡参数配置(例如，不使用其它有效均衡参数搭配该监控均衡参数进行运算)，以于后续的操作中，产生滤波输出值及更新有效均衡参数。

在另一实施例中，图1中的每个运算组的抽头数可以设置为相同或不相同，并且每个运算组所监控的参数存储单元，也可以分别对应于运算组中的相同或不同位置的数据存储单元。

在其它的实施例中，图2的参数存储单元23可对应至运算组200中的任一个数据存储单元，或者采用多个参数存储单元分别对应至运算组中的数据存储单元，使控制电路15可以监控一个或多个参数存储单元所储存的均衡参数，但所监控的参数存储单元会少于运算组中数据存储单元的总数，以达到降低运算量的效果。

在其它的实施例中，图3的参数存储单元33(2)、33(3)、...33(n)也可设置为监控存储单元。

在另一实施例的流程410中，也可以将某些运算组固定设置为包含有大于一个的有效参数存储单元。例如，在某些较为重要的运算组中，可将有效参数存储单元的数量设置为与运算组中的数据存储单元数量相同。

在另一实施例的流程430中，也可以设置控制电路15不对某些运算组的监控存储单元进行比较所储存的内容，而不改变该些运算组的有效参数存储单元的配置。例如，可以在某些较为重要的运算组中，将控制电路15设置为不比较该些运算组的监控存储单元所储存的内容，并且不改变该些运算组的有效参数存储单元的配置。

在另一实施例的流程430和流程630中，控制电路也可以采用两个或多个预设值进行比较。例如，大于第一预设值时，进入流程440，而小于第二预设值时，进入流程450。此外，控制电路也可以针对不同的运算组或不同的监控均衡参数，采用不同的一个或多个预设值。

在另一实施例的流程430和流程630中，控制电路也可以适当地设置比较的周期。例如，当自适应滤波电路处理了100个输入数据后，才进行流程430或630的比较动作。

在另一实施例的流程430和630中，除了对运算组中的监控参数存储单元所储存的均衡参数或监控均衡参数进行比较，控制电路也可以对运算组中的有效参数存储单元所储存的均衡参数或对应于该监控均衡参数的有效均衡参数进行比较。例如，运算组中的有效参数存储单元所储存的均衡参数的最大值，或者比较对应于该监控均衡参数的有效均衡参数的最大值。

在一实施例的流程430和630中，控制电路可以比较运算组中的监控参数存储单元所储存的均衡参数或监控均衡参数的绝对值。

在另一实施例的流程440、450、640和650中，也可以采用更复杂的方式设置运算电路或有效均衡参数。例如，在流程440中，可先设置一运算电路搭配某运算组中1/2的数据存储单元，并且在下一次的流程440中，再设置另一运算电路搭配该运算组中另外1/2的数据存储单元。

在另一实施例的操作流程400中，监控参数存储单元也可以不设置为有效参数存储单元。而在另一实施例的操作流程600中，监控均衡参数也可以不设置为有效均衡参数。

在另一实施例的操作流程400，当需要配置运算电路的运算组的数量大于运算电路的数量时，控制电路15会比较监控参数存储单元所储存的均衡参数和/或有效参数存储单元所储存的均衡参数的最大值，以将运算电路配置到均衡参数值较大的那些运算组。

在另一实施例中，当需要配置运算电路的运算组的数量大于运算电路的数量时，控制电路15也可以将运算电路的操作频率增加，使运算电路能搭配多组的运算组，以产生多个运算组输出值。

在另一实施例中，自适应滤波电路100和500也可以采用高于波特速率(baud rate)的处理速率进行均衡的运算。例如，自适应滤波电路100和500可以采用分时的滤波电路(fractional spaced filter)。

说明书及附图中的元件的数量、位置和连接关系等仅为示意性的叙述与示出，以简化说明。说明书中各个元件能以一个或多个的元件实施，或者说明书中多个元件的功能也可由同一元件实施，而皆属本发明的涵盖范围。例如，图3中的乘法电路22、32(2)、32(3)、...32(n)及求和电路35，也可以采用多个乘加电路耦接的方式实施。或者，图1中的求和电路13也可以和各个运算组中的乘法电路和/或求和电路进行结合，而设置为一个或多个组件。

在上述实施例中，通过控制电路监控各个运算组的均衡参数，而能监控均衡参数较大的运算组，适当地配置运算电路、有效参数存储单元及有效均衡参数，而能降低所需要的运算量以及所需的硬件。此外，当通道变化较剧烈时，自适应滤波电路也能动态的调整，而有足够的运算能力进行解调，而能保持较佳质量的解调效能。

说明书及权利要求书中的某些词语被用来命名特定的元件，所属技术领域的技术人员应可理解，同样的元件可能会用不同的名词来称呼。本说明书及权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来为区分的基准。在说明书及权利要求书中所提及的“包含”为一开发式的用语，故应理解成“包含但不限定于”。另外，“耦接”一词包含任何直接及间接的连接手段。因此，当文中描述第一装置耦接于第二装置，则代表第一装置可通过电性连接、有线传输、无线传输、或光学传输等信号连接方式而直接连接于第二装置，或通过其他装置或连接手段间接的电性或信号连接至该第二装置。

以上所述仅为本发明的实施例，各个实施例间皆能适当地结合而不互斥，凡依本发明权利要求书所做的均等变化、修饰与组合，皆属本发明的涵盖范围。

Claims (20)

1.一种自适应滤波电路，包含有：

一输入端，用以接收多个输入数据；

多个数据储存组，每一数据储存组包含有多个数据存储单元，用以储存所述输入端所接收的所述多个输入数据；

多个第一参数存储单元，用以储存多个第一均衡参数，每一第一均衡参数对应于所述多个数据储存组其中之一的多个数据存储单元其中之一；

一控制电路，

当所述多个数据储存组中的一第一数据储存组所对应的所述第一参数存储单元所储存的所述第一均衡参数大于一第一预设值时，用以将多个第二参数存储单元设置为用以储存多个第二均衡参数，所述多个第二均衡参数对应于所述第一数据储存组的所述多个数据存储单元的全部或部分，并且

当所述多个数据储存组中的一第二数据储存组所对应的所述第一参数存储单元所储存的所述第一均衡参数大于所述第一预设值或一第二预设值时，用以将多个第三参数存储单元设置为用以储存多个第三均衡参数，所述多个第三均衡参数对应于所述第二数据储存组的所述多个数据存储单元的全部或部分；

一运算电路，依据所述多个第一均衡参数、所述多个第二均衡参数、所述多个第三均衡参数以及对应于所述多个第一均衡参数、所述多个第二均衡参数及所述多个第三均衡参数的所述多个数据存储单元的储存内容，以产生一第一滤波输出值；以及

一参数更新电路，用以依据所述第一滤波输出值以及一数据限幅电路所输出的一第一限幅值，而更新所述多个第一参数存储单元、所述多个第二参数存储单元及所述多个第三参数存储单元的储存内容。

2.根据权利要求1所述的自适应滤波电路，其中，

当所述控制电路将所述多个第二参数存储单元设置为用以储存所述多个第二均衡参数时，所述控制电路会将所述多个第二均衡参数的起始值设置为0；并且

当所述控制电路将多个所述第三参数存储单元设置为用以储存所述多个第三均衡参数时，所述控制电路会将所述多个第三均衡参数的起始值设置为0。

3.根据权利要求1所述的自适应滤波电路，其中，所述运算电路还包含有：

一第一乘加电路，用以输出所述多个第一均衡参数及其所对应的所述多个数据存储单元的储存内容的乘积的一第一总和；

一第二乘加电路，用以输出所述多个第二均衡参数及其所对应的所述多个数据存储单元的储存内容的乘积的一第二总和；以及

一第三乘加电路，用以输出所述多个第三均衡参数及其所对应的所述多个数据存储单元的储存内容的乘积的一第三总和；

其中，所述运算电路依据所述第一总和、所述第二总和及所述第三总和，以产生所述第一滤波输出值。

4.根据权利要求1所述的自适应滤波电路，其中，所述运算电路还包含有：

一第一乘加电路，用以输出所述多个第一均衡参数及其所对应的所述多个数据存储单元的储存内容的乘积的一第一总和；以及

一第二乘加电路，用以输出所述多个第二均衡参数及其所对应的所述多个数据存储单元的储存内容的乘积的一第二总和，以及用以输出所述多个第三均衡参数及其所对应的所述多个数据存储单元的储存内容的乘积的一第三总和；

其中，所述运算电路依据所述第一总和、所述第二总和及所述第三总和，以产生所述第一滤波输出值。

5.根据权利要求1所述的自适应滤波电路，其中，所述参数更新电路还包含有：

一第一更新电路，用以依据所述第一滤波输出值以及所述第一限幅值，而更新所述多个第一参数存储单元的储存内容；

一第二更新电路，用以依据所述第一滤波输出值以及所述第一限幅值，而更新所述多个第二参数存储单元的储存内容；以及

一第三更新电路，用以依据所述第一滤波输出值以及所述第一限幅值，而更新所述多个第三参数存储单元的储存内容。

6.根据权利要求1所述的自适应滤波电路，其中，所述参数更新电路还包含有：

一第一更新电路，用以依据所述第一滤波输出值以及所述第一限幅值，而更新所述多个第一参数存储单元的储存内容；以及

一第二更新电路，用以依据所述第一滤波输出值以及所述第一限幅值，而更新所述多个第二参数存储单元的储存内容及所述多个第三参数存储单元的储存内容。

7.根据权利要求1所述的自适应滤波电路，其中，当所述第一数据储存组所对应的所述第一参数存储单元所储存的所述第一均衡参数小于所述第一预设值或一第三预设值时，和/或所述多个第二均衡参数的部分或全部小于所述第一预设值、所述第三预设值或一第四预设值时，

所述运算电路会依据所述多个第一均衡参数、所述多个第三均衡参数以及对应于所述多个第一均衡参数及所述多个第三均衡参数的所述多个数据存储单元的储存内容，以产生一第二滤波输出值；并且

所述参数更新电路，用以依据所述第二滤波输出值以及所述数据限幅电路所输出的一第二限幅值，而更新所述多个第一参数存储单元及所述多个所述第三参数存储单元的储存内容。

8.根据权利要求1所述的自适应滤波电路，其中，当所述多个数据储存组中的一第三数据储存组所对应的所述第一参数存储单元所储存的所述第一均衡参数大于所述第一数据储存组所对应的所述第一参数存储单元所储存的所述第一均衡参数、和/或大于所述多个第二均衡参数的最大值时，

所述控制电路会将所述多个第二参数存储单元的设置为用以储存多个第四均衡参数，所述多个第四均衡参数对应于所述第三数据储存组的所述多个数据存储单元的全部或部分；

所述运算电路会依据所述多个第一均衡参数、所述多个第三均衡参数、所述多个第四均衡参数以及对应于所述多个第一均衡参数、所述多个第三均衡参数及所述多个第四均衡参数的所述多个数据存储单元的储存内容，以产生一第三滤波输出值；并且

所述参数更新电路会依据所述第三滤波输出值以及所述数据限幅电路所输出的一第三限幅值，而更新所述多个第一参数存储单元、所述多个第二参数存储单元及所述多个第三参数存储单元的储存内容。

9.根据权利要求1所述的自适应滤波电路，还包含有：

多个第五参数存储单元，仅用以储存多个第五均衡参数，所述多个第五均衡参数对应于所述多个数据储存组中的一第四数据储存组的所述多个数据存储单元的全部或部分。

10.一种自适应滤波电路，包含有：

一输入端，用以接收多个输入数据；

一存储器存取电路，用以将所述多个输入数据储存于一个或多个数据存储器；

一第一运算电路，用以计算所述一个或多个数据存储器中的多个第一存储单元的储存内容与多个第一均衡参数的乘积的一第一总和；

一控制电路，

当所述多个第一均衡参数中的一第一参数大于一第一预设值时，会将一第二运算电路设置为用以计算所述一个或多个数据存储器中的多个第二存储单元的储存内容与多个第二均衡参数的乘积的一第二总和，并且

当所述多个第一均衡参数中的一第二参数大于所述第一预设值或一第二预设值时，会将一第三运算电路设置为用以计算所述一个或多个数据存储器中的多个第三存储单元的储存内容与多个第三均衡参数的乘积的一第三总和；以及

一求和电路，用以依据所述第一总和、所述第二总和及所述第三总和，以产生一第一滤波输出值；

其中，所述第一运算电路、所述第二运算电路及所述第三运算电路会依据所述第一滤波输出值以及一数据限幅电路所输出的一第一限幅值，而更新所述多个第一均衡参数、所述多个第二均衡参数、及所述多个第三均衡参数。

11.根据权利要求10所述的自适应滤波电路，其中，

当所述控制电路将所述第二运算电路设置为用以计算所述第二总和时，所述控制电路会将所述多个第二均衡参数的起始值设置为0；并且

当所述控制电路将所述第三运算电路设置为用以计算所述第三总和时，所述控制电路会将所述多个第三均衡参数的起始值设置为0。

12.根据权利要求10所述的自适应滤波电路，其中，当所述第一参数小于所述第一预设值或一第三预设值时，和/或所述多个第二均衡参数的最大值部分地或全部小于所述第一预设值、所述第三预设值或一第四预设值时，

所述求和电路会依据所述第一总和及所述第三总和，以产生一第二滤波输出值；并且

所述第一运算电路及所述第三运算电路会依据所述第二滤波输出值以及所述数据限幅电路所输出的一第二限幅值，而更新所述多个第一均衡参数及所述多个第三均衡参数。

13.根据权利要求10所述的自适应滤波电路，其中，当所述多个第一均衡参数中的一第三参数大于所述第一参数、一第五预设值、和/或所述多个第二均衡参数的最大值时，

所述控制电路会将所述第二运算电路设置为用以计算所述一个或多个数据存储器中的多个第四存储单元的储存内容与多个第四均衡参数的乘积的一第四总和；

所述求和电路会依据所述第一总和、所述第三总和及所述第四总和，以产生一第三滤波输出值；并且

所述第一运算电路、所述第二运算电路及所述第三运算电路会依据所述第三滤波输出值以及所述数据限幅电路所输出的一第三限幅值，而更新所述多个第一均衡参数、所述多个第四均衡参数、及所述多个第三均衡参数。

14.根据权利要求10所述的自适应滤波电路，还包含有：

一第四运算电路，仅用以计算所述一个或多个数据存储器中的多个第五存储单元的储存内容与多个第五均衡参数的乘积的一第五总和，以及用以依据所述求和电路的输出值和所述数据限幅电路的输出值更新所述多个第五均衡参数。

15.根据权利要求10所述的自适应滤波电路，其中，当所述多个第一均衡参数中的一第三参数大于所述第一预设值、所述第二预设值、或一第五预设值时，

所述控制电路会将所述第二运算电路设置为用以计算所述第二总和以及计算所述一个或多个数据存储器中的多个第四存储单元的储存内容与多个第四均衡参数的乘积的一第四总和；

所述求和电路会依据所述第一总和、所述第二总和、所述第三总和及所述第四总和，以产生一第三滤波输出值；并且

所述第一运算电路及所述第三运算电路会依据所述第三滤波输出值以及所述数据限幅电路所输出的一第三限幅值，而更新所述多个第一均衡参数及所述多个第三均衡参数，而所述第二运算电路会依据所述第三滤波输出值以及所述第三限幅值，而更新所述多个第二均衡参数及所述多个第四均衡参数。

16.根据权利要求10所述的自适应滤波电路，还包含一第五运算电路，其中，

所述存储器存取电路会将所述数据限幅电路所输出的多个限幅值储存于一个或多个限幅值存储器；

所述第五运算电路，会计算所述一个或多个限幅值存储器中的多个第六存储单元的储存内容与多个第六均衡参数的乘积的一第六总和；

当所述多个第六均衡参数中的一第四参数大于所述第一预设值或一第六预设值时，所述控制电路会将一第六运算电路设置为用以计算所述一个或多个限幅值存储器中的多个第七存储单元的储存内容与多个第七均衡参数的乘积的一第七总和；

所述求和电路会依据所述第一总和、所述第二总和、所述第三总和、所述第六总和及所述第七总和，以产生一第四滤波输出值；并且

所述第一运算电路、所述第二运算电路、所述第三运算电路、所述第五运算电路、及所述第六运算电路会依据所述第四滤波输出值以及所述数据限幅电路所输出的一第四限幅值，而更新所述多个第一均衡参数、所述多个第二均衡参数、所述多个第三均衡参数、所述多个第六均衡参数、及所述多个第七均衡参数。

17.一种自适应滤波电路，包含有：

一输入端，用以接收多个输入数据；

一存储器存取电路，用以将所述多个输入数据储存于一个或多个数据存储器；以及

一运算电路，用以计算所述一个或多个数据存储器中的多个第一存储单元的储存内容与多个第一均衡参数的乘积的一第一总和；

一控制电路，当所述多个第一均衡参数中的一第一参数大于一第一预设值时，会将所述运算电路设置成用以计算所述一个或多个数据存储器中的多个第二存储单元的储存内容与多个第二均衡参数的乘积的一第二总和；

其中，所述运算电路会依据所述第一总和及所述第二总和，以产生一第一滤波输出值及一第一限幅值，并且所述运算电路会依据所述第一滤波输出值以及所述第一限幅值，而更新所述多个第一均衡参数及所述多个第二均衡参数。

18.根据权利要求17所述的自适应滤波电路，其中，当所述第一参数小于所述第一预设值或一第二预设值时，和/或所述多个第二均衡参数的最大值部分地或全部小于所述第一预设值、所述第二预设值或一第三预设值时，

所述运算电路会依据所述第一总和，以产生一第二滤波输出值及一第二限幅值，并且

所述运算电路会依据所述第二滤波输出值以及所述第二限幅值，而更新所述多个第一均衡参数。

19.根据权利要求17所述的自适应滤波电路，其中，当所述多个第一均衡参数中的一第三参数大于所述第一参数、一第四预设值、和/或所述多个第二均衡参数的最大值时，

所述控制电路会将所述运算电路设置成用以计算所述一个或多个数据存储器中的多个第三存储单元的储存内容与多个第三均衡参数的乘积的一第三总和，

所述运算电路会依据所述第一总和及所述第三总和，以产生一第三滤波输出值及一第三限幅值，并且

所述运算电路会依据所述第三滤波输出值以及所述第三限幅值，而更新所述多个第一均衡参数及所述多个第三均衡参数。

20.根据权利要求17所述的自适应滤波电路，其中，

所述存储器存取电路会将所述运算电路所输出的多个限幅值储存于一个或多个限幅值存储器；

所述运算电路会计算所述一个或多个限幅值存储器中的多个第四存储单元的储存内容与多个第四均衡参数的乘积的一第四总和；

当所述多个第四均衡参数中的一第三参数大于所述第一预设值或一第五预设值时，所述控制电路会将所述运算电路设置成用以计算所述一个或多个限幅值存储器中的多个第五存储单元的储存内容与多个第五均衡参数的乘积的一第五总和；

所述运算电路会依据所述第一总和、所述第二总和、所述第四总和及所述第五总和，以产生一第四滤波输出值及一第四限幅值；并且

所述运算电路会依据所述第四滤波输出值以及所述第四限幅值，而更新所述多个第一均衡参数、所述多个第二均衡参数、所述多个第四均衡参数、及所述多个第五均衡参数。