CN103021462A - Sonos非挥发性存储器件的数据写入方法 - Google Patents

Sonos非挥发性存储器件的数据写入方法 Download PDF

Info

Publication number
CN103021462A
CN103021462A CN2011102828681A CN201110282868A CN103021462A CN 103021462 A CN103021462 A CN 103021462A CN 2011102828681 A CN2011102828681 A CN 2011102828681A CN 201110282868 A CN201110282868 A CN 201110282868A CN 103021462 A CN103021462 A CN 103021462A
Authority
CN
China
Prior art keywords
voltage
equal
memory device
source
grid voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102828681A
Other languages
English (en)
Other versions
CN103021462B (zh
Inventor
陈广龙
陈昊瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201110282868.1A priority Critical patent/CN103021462B/zh
Publication of CN103021462A publication Critical patent/CN103021462A/zh
Application granted granted Critical
Publication of CN103021462B publication Critical patent/CN103021462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种SONOS非挥发性存储器件的数据写入方法，首先在多晶硅栅极加第一栅压，将源端、漏端和阱端接地，将该电压偏置持续保持第一时间；然后在多晶硅栅极加第二栅压，第二栅压绝对值小于第一栅压绝对值，在漏端加源漏端工作电压，将源端和阱端接地，将该电压偏置持续保持第二时间；在多晶硅栅极加第二栅压，第二栅压绝对值小于第一栅压绝对值，在源端加源漏端工作电压，将漏端和阱端接地，将该电压偏置持续保持第三时间；然后在多晶硅栅极加第四栅压，第四栅压绝对值大于等于第一栅压绝对值，将源端、漏端和阱端接地，将该电压偏置持续保持第四时间。本发明的SONOS非挥发性存储器件的数据写入方法，提高了SONOS非挥发性存储器件的数据写入速度。

Description

SONOS非挥发性存储器件的数据写入方法
技术领域
本发明涉及存储器技术，特别涉及一种SONOS非挥发性存储器件的数据写入方法。
背景技术
图1为一种传统的SONOS(硅/二氧化硅/氮化硅/二氧化硅/硅)非挥发性存储器件(NVM)的剖面示意图。其中，p阱10中设有n型轻掺杂区11，p阱10的n型轻掺杂区11之上为ONO(氧化硅-氮化硅-氧化硅，Oxide-Nitride-Oxide)结构12。ONO结构12包括：位于下方的氧化硅121，位于中间的氮化硅122和位于上方的氧化硅123。ONO结构12的上面为多晶硅栅极13，及位于栅极两侧的氮化硅侧墙14。氮化硅侧墙14两侧下方的p阱10中具有n型轻掺杂漏注入区15。p阱10中且在n型轻掺杂漏注入区15外侧具有n型源漏注入区16A和16B。图1所示的SONOS非挥发性存储器件的等效电路如图2所示。将图1所示SONOS非挥发性存储器件的各部分结构掺杂类型相反，也是可行的。
在上述SONOS非挥发性存储器件的结构中，多晶硅栅极13下方的ONO结构12中各层厚度与氮化硅侧墙14下方的ONO结构12中各层厚度完全相同。常规的SONOS非挥发性存储器件的数据写入方法如图3所示，在多晶硅栅极13加正电压VPOS，并将源端16B、漏端16A和p阱10接地VGND(OV)，这样就形成从沟道区域(n型轻掺杂区11)到多晶硅栅极13的隧穿电压差VPOS，使得电子发生F-N遂穿(Fowler-Nordheim tunneling，福勒-诺德海姆隧穿)，进入到氮化硅122并且被捕获。图5为常规的SONOS非挥发性存储器件的数据写入方法的电子注入示意图，其在沟道10和存储介质122之间形成均匀的电场和电子注入，上述电压偏置至少需要保持2毫妙以上，才能完成电子的注入。
而进行数据擦除方法为：在多晶硅栅极13加负电压VNEG，将源端16B、漏端16A和p阱10接地VGND，这样就形成从沟道区域(n型轻掺杂区11)到多晶硅栅极13的隧穿电压差VNEG，使得空穴发生F-N遂穿(Fowler-Nordheim tunneling，福勒-诺德海姆隧穿效应)或者BTBT隧穿(Band To Band Tunneling，带间直接隧穿效应)，进入到氮化硅122并且与陷阱中的电子发生复合，多余的空穴在氮化硅介质层中被捕获。
发明内容
本发明要解决的技术问题是提供一种SONOS非挥发性存储器件的数据写入方法，能提高SONOS非挥发性存储器件的数据写入速度。
为解决上述技术问题，本发明的SONOS非挥发性存储器件的数据写入方法，包括如下步骤：
一.在多晶硅栅极加第一栅压，将源端、漏端和阱端接地，将该电压偏置持续保持第一时间；
二.在多晶硅栅极加第二栅压，第二栅压绝对值小于第一栅压绝对值，在漏端加源漏端工作电压，将源端和阱端接地，将该电压偏置持续保持第二时间；
三.在多晶硅栅极加第二栅压，第二栅压绝对值小于第一栅压绝对值，在源端加源漏端工作电压，将漏端和阱端接地，将该电压偏置持续保持第三时间；
四.在多晶硅栅极加第四栅压，第四栅压绝对值大于等于第一栅压绝对值，将源端、漏端和阱端接地，将该电压偏置持续保持第四时间。
所述步骤二、步骤三顺序可以互换。
所述SSONOS非挥发性存储器件可以是，阱为p型掺杂，沟道为n型掺杂，源漏为n型掺杂。
所述第一栅压可以大于等于7V且小于等于13V；
所述第二栅压可以大于等于3V且小于等于7V；
所述第四栅压可以大于等于10V且小于等于13V；
所述源漏端工作电压可以大于等于1V且小于等于5V。
所述第一时间可以大于等于100微秒且小于等于200微秒；
所述第二时间可以大于等于50微秒且小于等于200微秒；
所述第三时间可以大于等于50微秒且小于等于200微秒；
所述第四时间可以大于等于200微秒且小于等于400微秒。
所述SONOS非挥发性存储器件可以是，阱为n型掺杂，沟道为p型掺杂，源漏为p型掺杂。
本发明的SONOS非挥发性存储器件的数据写入方法，不但能保持本身存储器数据写入阈值电压特性，还能进一步提高SONOS非挥发性存储器件的数据写入速度。当所述SONOS非挥发性存储器件的沟道为n型掺杂，第一步在沟道和氮化硅之间形成较短的均匀的电场和电子注入，使存储介质初步激活，达到一定的电荷存储量(电子总数超过空穴总数)；第二步和第三步，在漏端和源端形成边缘热电子注入，使存储介质靠近源端和漏端处注入大量的电子，达到更高的数据存储电荷容量，第三步过后，存储介质中的电荷分布是不均匀的，而且源漏端还会产生项目的串扰，处于一个不稳定状态；第四步，在沟道和氮化硅之间形成较短的均匀的电场和电子注入，由于存储介质源漏端的大量电荷会导致自偏背端阻挡效应，注入到存储介质源漏端得电荷较少，而源漏中间得一端则会有大量电子注入，而且由于注入到介质层的电子具有相对较高得能量，能进一步产生和调节存储器介质中得串扰效应，使其中得电子分布达到一定的均匀性。本发明的SONOS非挥发性存储器件的数据写入方法同样适用于沟道为n型掺杂的SONOS非挥发性存储器件。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明。
图1为一种具体的SONOS非挥发性存储器件结构的截面示意图；
图2为图1所示SONOS非挥发性存储器件的等效电路示意图；
图3为常规的SONOS非挥发性存储器件的数据写入方法中电压设置示意图；
图4为本发明的SONOS非挥发性存储器件的数据写入方法一实施方式电压设置示意图；
图5为常规的SONOS非挥发性存储器件的数据写入方法的电子注入示意图；
图6为本发明的SONOS非挥发性存储器件的数据写入方法一实施方式的电子注入示意图。
具体实施方式
本发明的SONOS非挥发性存储器件的数据写入方法一实施方式如图4所示，所述SONOS非挥发性存储器件，阱为p型掺杂，沟道为n型掺杂，源漏为n型掺杂，包括以下步骤：
第一步，在多晶硅栅极13加正电压第一栅压VPOS1，将源端VD、漏端VS和p阱端VW加零电压，即接地VGND，将该电压偏置持续保持第一时间Tp1。这样就形成从沟道区域(n型轻掺杂区11)到多晶硅栅极13的隧穿电压差VPOS1，电子发生F-N遂穿(Fowler-Nordheim tunneling，福勒-诺德海姆隧穿)，进入到氮化硅122靠近源端和漏端的位置处，并且被捕获，形成数据(电子)的预写入。该第一栅压VPOS1通常与常规方法中的栅极所加正电压VPOS相同，可选7～13V这个范围，第一时间Tp1可设为100～200微秒。
第二步，在多晶硅栅极13加正电压第二栅压VPOS2，第二栅压VPOS2小于第一栅压VPOS1，在漏端VD加设定的源漏端工作电压VBL，源端VS和p阱端VW加零电压，即接地VGND，将该电压偏置持续保持第二时间Tp2。在这个过程中，电子在横向电场作用下加速，发生漏端热电子注入，进入到氮化硅122靠近漏端的位置处，并且被捕获，从而在该条件下形成数据(电子)的漏端加强写入。第二栅压VPOS2可选3～7V，源漏端工作电压VBL可选1～5V，第二时间Tp2可以设为50～200微秒。
第三步，在多晶硅栅极13上加正电压第二栅压VPOS2，在源端VS加设定的源漏端工作电压VBL，漏端VD和p阱端VW加零电压，即接地VGND，将该电压偏置持续保持第三时间Tp3。在该过程中电子在横向电场作用下加速，发生源端热电子注入，进入到氮化硅122靠近源端的位置处，并且被捕获，从而在该条件下形成数据(电子)的源端加强写入。第三时间Tp3可以设为50～200微秒。
第四步，在多晶硅栅极13加正电压第四栅压VPOS4，第四栅压VPOS4大于等于第一栅压VPOS1，源端VD、漏端VS和p阱端VW加零电压，即接地VGND，将该电压偏置保持第四时间Tp4。这样就形成从沟道区域(n型轻掺杂区11)到多晶硅栅极13的隧穿电压差VPOS4，电子发生F-N遂穿(Fowler-Nordheim tunneling，福勒-诺德海姆隧穿)，进入到氮化硅122并且被捕获。在该条件下形成数据(电子)的源漏端平衡调节写入。第四栅压VPOS4可设为10～13V，第四时间Tp4可设为200～400微秒。
所述步骤二、步骤三可以顺序互换。
一具体实施例，第一栅压VPOS1为10V，第二栅压VPOS2为5V，第四栅压VPOS4为11V，源漏端工作电压VBL为1.8V，第一时间Tp1为100微秒，第二时间Tp2为100微秒，第三时间Tp3为100微秒，第四时间Tp4为200微秒。
上述实施方式的SONOS非挥发性存储器件的数据写入方法，相应的电子注入过程如图6所示，第一步在沟道和氮化硅之间形成较短的均匀的电场和电子注入，使存储介质初步激活，达到一定的电荷存储量(电子总数超过空穴总数)；第二步和第三步，在漏端和源端形成边缘热电子注入，使存储介质靠近源端和漏端处注入大量的电子，达到更高的数据存储电荷容量。第三步过后，存储介质中的电荷分布是不均匀的，而且源漏端还会产生项目的串扰，处于一个不稳定状态；第四步，在沟道和氮化硅之间形成较短的均匀的电场和电子注入，由于存储介质源漏端的大量电荷会导致自偏背端阻挡效应，注入到存储介质源漏端的电荷较少，而位于源漏端中间的存储介质中则会有大量电子注入，而且由于注入到介质层的电子具有相对较高的能量，能进一步产生和调节存储器介质中的串扰效应，使其中的电子分布达到一定的均匀性。上述四个步骤中，数据写入的总时间较短，使四个步骤的时间Tp1+Tp2+Tp3+Tp4合计不超过1毫秒，在一具体实例中为500微秒，因此本发明的方法不但能保持本身存储器数据写入阈值电压特性，还能进一步提高SONOS非挥发性存储器件的数据写入速度。
上述实施方式是针对沟道区域为n型掺杂的SONOS非挥发性存储器件，如图1所示，本发明同样适用于沟道区域为p型掺杂的SONOS非挥发性存储器件，即各部分结构掺杂类型与图1所示SONOS非挥发性存储器件的各部分结构掺杂类型相反的SONOS非挥发性存储器件，阱为n型掺杂，沟道为p型掺杂，源漏为p型掺杂。本发明的SONOS非挥发性存储器件的数据写入方法应用在这种沟道为p型掺杂的SONOS非挥发性存储器件上时，从沟道注入到栅极的是空穴，栅极的电压和源漏端的电压均为负电压，为保证沟道区域和栅极之间的电压差，故在第二步、第三步中，栅极上加的第二栅压VPOS2的绝对值要小于第一栅压VPOS1的绝对值，而在第四步中栅极上加的第四栅压VPOS4的绝对值要大于等于第一栅压VPOS1的绝对值。

Claims (7)

1.一种SONOS非挥发性存储器件的数据写入方法，其特征在于，包括如下步骤：
一.在多晶硅栅极加第一栅压，将源端、漏端和阱端接地，将该电压偏置持续保持第一时间；
二.在多晶硅栅极加第二栅压，第二栅压绝对值小于第一栅压绝对值，在漏端加源漏端工作电压，将源端和阱端接地，将该电压偏置持续保持第二时间；
三.在多晶硅栅极加第二栅压，第二栅压绝对值小于第一栅压绝对值，在源端加源漏端工作电压，将漏端和阱端接地，将该电压偏置持续保持第三时间；
四.在多晶硅栅极加第四栅压，第四栅压绝对值大于等于第一栅压绝对值，将源端、漏端和阱端接地，将该电压偏置持续保持第四时间。
2.根据权利要求1所述的SONOS非挥发性存储器件的数据写入方法，其特征在于，所述步骤二、步骤三顺序互换。
3.根据权利要求1或2所述的SONOS非挥发性存储器件的数据写入方法，其特征在于，所述SONOS非挥发性存储器件，阱为p型掺杂，沟道为n型掺杂，源漏为n型掺杂。
4.根据权利要求3所述的SONOS非挥发性存储器件的数据写入方法，其特征在于，
所述第一栅压大于等于7V且小于等于13V；
所述第二栅压大于等于3V且小于等于7V；
所述第四栅压大于等于10V且小于等于13V；
所述源漏端工作电压大于等于1V且小于等于5V。
5.根据权利要求4所述的SONOS非挥发性存储器件的数据写入方法，其特征在于，
所述第一时间大于等于100微秒且小于等于200微秒；
所述第二时间大于等于50微秒且小于等于200微秒；
所述第三时间大于等于50微秒且小于等于200微秒；
所述第四时间大于等于200微秒且小于等于400微秒。
6.根据权利要求4所述的SONOS非挥发性存储器件的数据写入方法，其特征在于，
所述第一栅压等于10V；
所述第二栅压等于5V；
所述第四栅压等于11V；
所述源漏端工作电压等于1.8V；
所述第一时间为100微秒；
所述第二时间为100微秒；
所述第三时间为100微秒；
所述第四时间为200微秒。
7.根据权利要求1或2所述的SONOS非挥发性存储器件的数据写入方法，其特征在于，所述SONOS器件，阱为n型掺杂，沟道为p型掺杂，源漏为p型掺杂。
CN201110282868.1A 2011-09-22 2011-09-22 Sonos非挥发性存储器件的数据写入方法 Active CN103021462B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110282868.1A CN103021462B (zh) 2011-09-22 2011-09-22 Sonos非挥发性存储器件的数据写入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110282868.1A CN103021462B (zh) 2011-09-22 2011-09-22 Sonos非挥发性存储器件的数据写入方法

Publications (2)

Publication Number Publication Date
CN103021462A true CN103021462A (zh) 2013-04-03
CN103021462B CN103021462B (zh) 2015-08-19

Family

ID=47969973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110282868.1A Active CN103021462B (zh) 2011-09-22 2011-09-22 Sonos非挥发性存储器件的数据写入方法

Country Status (1)

Country Link
CN (1) CN103021462B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030072192A1 (en) * 2000-05-04 2003-04-17 Ilan Bloom Programming of nonvolatile memory cells
US20040264264A1 (en) * 2002-06-20 2004-12-30 Toshitake Yaegashi Nonvolatile semiconductor memory device
CN101562044A (zh) * 2008-04-14 2009-10-21 旺宏电子股份有限公司 存储单元的编程方法
CN101763896A (zh) * 2008-12-24 2010-06-30 上海华虹Nec电子有限公司 利用沟道热电子实现sonos存储单元写操作的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030072192A1 (en) * 2000-05-04 2003-04-17 Ilan Bloom Programming of nonvolatile memory cells
US20040264264A1 (en) * 2002-06-20 2004-12-30 Toshitake Yaegashi Nonvolatile semiconductor memory device
CN101562044A (zh) * 2008-04-14 2009-10-21 旺宏电子股份有限公司 存储单元的编程方法
CN101763896A (zh) * 2008-12-24 2010-06-30 上海华虹Nec电子有限公司 利用沟道热电子实现sonos存储单元写操作的方法

Also Published As

Publication number Publication date
CN103021462B (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
US7615821B2 (en) Charge trap memory with avalanche generation inducing layer
US7193902B2 (en) Method of erasing a flash memory cell
KR100861749B1 (ko) 2ｔ ｎｏｒ형 비휘발성 메모리 셀 어레이, 2ｔ ｎｏｒ형비휘발성 메모리의 데이터 처리방법
EP1687826A2 (en) Flash memory programming using gate induced junction leakage current
CN101093839A (zh) 存储器元件
US6724661B2 (en) Erasing method in non-volatile memory device
KR100558004B1 (ko) 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법
CN104241396B (zh) n沟道SONOS器件及其编译方法
US7688642B2 (en) Non-volatile memory device and method for programming/erasing the same
US20070087503A1 (en) Improving NROM device characteristics using adjusted gate work function
US20060215460A1 (en) Method of operating p-channel memory
CN103021462B (zh) Sonos非挥发性存储器件的数据写入方法
CN1832202B (zh) 存储单元、闪存阵列及其操作方法
CN105470258A (zh) SONOS B4-flash储存器
CN109346528B (zh) 闪存结构及对应的编程、擦除和读取方法
CN101501839A (zh) 驱动半导体器件的方法和半导体器件
US7345925B2 (en) Soft erasing methods for nonvolatile memory cells
CN101093840A (zh) 扩展第二位元操作裕度的存储器结构
KR100688586B1 (ko) 로칼 차지 트랩층을 갖는 비휘발성 메모리소자 및 그의구동방법
CN104332469B (zh) n沟道非易失性存储元件及其编译方法
KR100606929B1 (ko) 플래시 메모리 소자의 프로그래밍/소거 방법
US6862219B2 (en) Weak programming method of non-volatile memory
KR100575357B1 (ko) 플래쉬 메모리 소자 및 이를 이용한 프로그램 및 소거 방법
EP1553635A1 (en) Nonvolatile semiconductor memory and operating method of the memory
KR100604188B1 (ko) 플래쉬 메모리 소자 및 이를 이용한 프로그램 및 소거 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant