CN103019616A - 一种固态硬盘及闪存芯片的充放电控制方法 - Google Patents
一种固态硬盘及闪存芯片的充放电控制方法 Download PDFInfo
- Publication number
- CN103019616A CN103019616A CN2012104807082A CN201210480708A CN103019616A CN 103019616 A CN103019616 A CN 103019616A CN 2012104807082 A CN2012104807082 A CN 2012104807082A CN 201210480708 A CN201210480708 A CN 201210480708A CN 103019616 A CN103019616 A CN 103019616A
- Authority
- CN
- China
- Prior art keywords
- data
- lpage
- logical page
- page
- physical page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant
Abstract
本发明适用于存储技术领域,提供了一种固态硬盘及闪存芯片充放电控制方法,该方法包括:将同一物理页映射至相互耦合的两个逻辑页,其中一个逻辑页由物理页中的最低有效位映射组成,另一逻辑页由物理页中的最高有效位映射组成;将写入数据进行缓存,并将缓存中与两个相互耦合的逻辑页对应的数据根据物理页与相互耦合的两个逻辑页的映射关系合并为一份与物理页对应的数据;根据合并后的数据对物理页的多层存储单元进行充放电控制,使多层存储单元的电压状态表示为合并后的数据的数值。借此,本发明能够避免对多层存储单元进行重复的充放电,减少了充放电次数及闪存芯片的磨损,提高了闪存芯片的使用寿命。
Description
技术领域
本发明涉及存储技术领域,尤其涉及一种固态硬盘及闪存芯片的充放电控制方法。
背景技术
NAND型闪存可根据每一存储单元中可储存的位数区分为SLC(Single-Level Cell,单层单元)NAND型闪存与MLC NAND型闪存。
SLC NAND型闪存芯片的每个存储单元可以有两种状态:高电压或低电压,分别表示数据0和1,这样一个存储单元可以表示一个数据bit位。由多个物理存储单元组成一个物理页,该物理页可以表示相同数量的bit位,即逻辑页。
MLC NAND型闪存芯片的每个存储单元可以有4种电压状态。MLC根据电压值不同,表示不同的数据。图1是一种MLC NAND型闪存芯片的存储单元的电压分布示意图,当电压处于0~A之间时表示数据11,当电压位于A~B之间时表示数据10,当电压位于B~C之间时表示数据01,当电压位于C~D之间时表示数据00。这样一个存储单元可以表示两个数据bit位,MLCNAND型闪存芯片一个物理页为SLC NAND型闪存芯片一个物理页2倍数量的bit位。
一般会分为和物理页相同大小的两个逻辑页,低位的0或1组成LSB(leastsignificant bit,最低有效位),高位的0或1组成MSB(most significant bit,最高有效位),也即说两个逻辑页(LSB、MSB分别组成的页)共享一个物理页。在图1中,最高有效位(MSB)位于二进制数据的最左侧,最低有效位(LSB)位于二进制数据的最右侧。
假设第一个电压状态(11)电子数为0;第二个电压状态(10)电子数为n;第三个电压状态(00)电子数为2n;第四个电压状态(01)电子数为3n。下面以不同顺序为例详细分析对现有技术中对固态硬盘读写的充放电过程:
1、先写入最低有效位(LSB),再写入最高有效位(MSB),其数据变化关系如图2所示。
先写入最低有效位(LSB),写入数据可能是1,也可能是0,因此数据变化关系为:11变为11,或11变为10。其中,从11变为11时,多层存储单元不需要充放电;从11变为10时,需要充电n个电子。
再写入最高有效位(MSB),写入数据可能是1,也可能是0,因此数据变化关系为:11变为11,或11变为01,或10变为10,或10变为00。其中,从11变为11,或从10变为10,实际是没有变化,不需要要充放电;从11变为01,需要充电3n个电子;从10变为00需要充电n个电子。
2、先写入最高有效位(MSB),再写入最低有效位(LSB),其数据变化关系如图3所示。
先写入最高有效位(MSB),写入数据可能是1,也可能是0,因此数据变化关系为:11变为11,或11变为01。其中,从11变为11时,不需要充放电;从11变为01时,需要充电3n个电子;
再写入最低有效位(LSB),写入数据可能是1,也可能是0,因此数据变化关系为:11变为11,或11变为10,或01变为01,或01变为00。其中,从11变为11,或从01变为01,实际是没有变化,不需要要充放电;从11变为10,需要充电n个电子;从01变为00需要放电n个电子。
由以上分析可知,当多层存储单元的最低有效位(LSB)和最高有效位(MSB)都写入1时,不需要充放电;当多层存储单元的最低有效位(LSB)和最高有效位(MSB)有且只有一个写入0时,需要充电1次;当多层存储单元的最低有效位(LSB)和最高有效位(MSB)都写入0时且先写最低有效位(LSB)时,需要充电2次;当多层存储单元的最低有效位(LSB)和最高有效位(MSB)都写入0时且先写最高有效位(MSB)时,需要充电1次,并放电1次。这样,由于MLC型闪存芯片的LSB、MSB共享物理一个物理存储单元,在对LSB或MSB编程时,都需要对物理存储单元充放电,频繁的充放电次数降低了MLC型闪存芯片的擦除次数,导致闪存芯片的磨损,降低了闪存芯片的使用寿命。
综上可知,现有MLC NAND型闪存芯片的充放电控制方法在实际使用上,显然存在不便与缺陷,所以有必要加以改进。
发明内容
针对上述的缺陷,本发明的目的在于提供一种固态硬盘及闪存芯片的充放电控制方法,能够避免对多层存储单元进行重复的充放电,减少了充放电次数及闪存芯片的磨损,提高了闪存芯片的使用寿命。
为了实现上述目的,本发明提供一种闪存芯片充放电控制方法,用于固态硬盘,所述闪存芯片的物理页包括多个多层存储单元,所述方法包括如下步骤:
将同一物理页映射至相互耦合的两个逻辑页,其中一个逻辑页由所述物理页中的最低有效位映射组成,另一逻辑页由所述物理页中的最高有效位映射组成;
将写入数据进行缓存,并将缓存中与两个相互耦合的逻辑页对应的数据根据所述物理页与相互耦合的两个逻辑页的映射关系合并为一份与物理页对应的数据;
根据所述合并后的数据对所述物理页的多层存储单元进行充放电控制,使所述多层存储单元的电压状态表示为所述合并后的数据的数值。
根据本发明的充放电控制方法,并将缓存中与两个相互耦合的逻辑页对应的数据根据所述物理页与相互耦合的两个逻辑页的映射关系合并为一份与物理页对应的数据的步骤包括:
判断写入数据对应的逻辑页的耦合逻辑页是否已经写入数据至缓存中;
若是则将该逻辑页与所述耦合逻辑页对应的数据合并为一份与物理页对应的数据,否则继续等待下一数据写入缓存直至所述耦合逻辑页对应的数据写入。
根据本发明的充放电控制方法,所述继续等待下一数据写入缓存直至所述耦合逻辑页对应的数据写入之后还包括:
若等待超时且当前逻辑页的耦合逻辑页已经写入过数据,则将该耦合逻辑页的数据读入缓存,并将其与当前逻辑页的缓存数据合并为一份与物理页对应的数据。
根据本发明的充放电控制方法,所述继续等待下一数据写入缓存直至所述耦合逻辑页对应的数据写入之后还包括:
若等待超时且当前逻辑页的耦合逻辑页未写入过数据,则将该耦合逻辑页的数据设置为全1,并将其与当前逻辑页的缓存数据合并为一份与物理页对应的数据。
根据本发明的充放电控制方法,所述将同一物理页映射至相互耦合的两个逻辑页的步骤中,所述闪存芯片的每个多层存储单元具有4种电压状态,4种电压状态表示为4个二进制数据11、10、00、01;所述最高有效位位于二进制数据的最左侧,最低有效位位于二进制数据的最右侧。
本发明相应提供一种固态硬盘,所述固态硬盘包括多个闪存芯片,所述闪存芯片的物理页包括多个多层存储单元,所述固态硬盘还包括:
映射模块,用于将同一物理页映射至相互耦合的两个逻辑页,其中一个逻辑页由所述物理页中的最低有效位映射组成,另一逻辑页由所述物理页中的最高有效位映射组成;
缓存,用于缓存写入数据;
数据合并模块,用于将缓存中与两个相互耦合的逻辑页对应的数据根据所述物理页与相互耦合的两个逻辑页的映射关系合并为一份与物理页对应的数据;
充放电控制器,用于根据所述合并后的数据对所述物理页的多层存储单元进行充放电控制,使所述多层存储单元的电压状态表示为所述合并后的数据的数值。
根据本发明的固态硬盘,所述固态硬盘还包括判断模块,所述判断模块用于判断写入数据对应的逻辑页的耦合逻辑页是否已经写入数据至缓存中,若是则将该逻辑页与所述耦合逻辑页对应的数据合并为一份与物理页对应的数据,否则继续等待下一数据写入缓存直至所述耦合逻辑页对应的数据写入。
根据本发明的固态硬盘,若等待超时且当前逻辑页的耦合逻辑页已经写入过数据,则所述固态硬盘将该耦合逻辑页的数据读入缓存,并将其与当前逻辑页的缓存数据合并为一份与物理页对应的数据。
根据本发明的固态硬盘,若等待超时且当前逻辑页的耦合逻辑页未写入过数据,则将该耦合逻辑页的数据设置为全1,并将其与当前逻辑页的缓存数据合并为一份与物理页对应的数据。
根据本发明的固态硬盘,所述闪存芯片的每个多层存储单元具有4种电压状态,4种电压状态表示为4个二进制数据11、10、00、01;所述最高有效位位于二进制数据的最左侧,最低有效位位于二进制数据的最右侧。
本发明通过将同一物理页映射至相互耦合的两个逻辑页,在数据写入时,首先将数据缓存写入数据,当某个逻辑页以及与其耦合的逻辑页均写入数据时,则将该逻辑页以及其耦合的逻辑页对应的缓存数据根据所述物理页与相互耦合的两个逻辑页的映射关系合并为一份与物理页对应的数据,再根据所述合并后的数据对物理页的多层存储单元进行充放电控制,使多层存储单元的电压状态表示为合并后的数据的数值。也即同时写入物理页中的最低有效位(LSB)与最高有效位(MSB),从而可以一次性充入预定的电子数,相对于现有技术中写入数据时不进行缓存数据,直接将逻辑页对应的数据写入物理页中的方式,本发明能够避免对多层存储单元进行重复的充放电,减少了充放电次数及闪存芯片的磨损,提高了闪存芯片的使用寿命。
附图说明
图1是现有技术中MLC NAND型闪存芯片的存储单元的电压分布示意图;
图2是现有技术中对固态硬盘读写的充放电过程中先写入最低有效位,再写入最高有效位的数据变化关系示意图;
图3是现有技术中对固态硬盘读写的充放电过程中先写入最高有效位,再写入最低有效位的数据变化关系示意图;
图4是本发明一种固态硬盘的原理结构图;
图5是本发明一种实施例中固态硬盘进行充放电的原理图;
图6是本发明一种闪存芯片充放电控制方法的流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
如图4所示,本发明一种固态硬盘100,固态硬盘100包括多个闪存芯片10,闪存芯片10具有多个物理页,每个物理页包括多个多层存储单元,固态硬盘100还包括映射模块20、缓存30、数据合并模块40以及充放电控制器50,其中数据合并模块40以及充放电控制器50与闪存芯片10的多层存储单元电性连接。
映射模块20,用于将同一物理页映射至相互耦合的两个逻辑页,这两个逻辑页分别为高位逻辑页和低位逻辑页,高位逻辑页由物理页中的最高有效位映射组成,低位逻辑页由物理页中的最低有效位映射组成。
由于每个物理页中具有多个多层存储单元,每个多层存储单元具有4种电压状态,4种电压状态表示为4个二进制数据11、10、00、01;最高有效位位于二进制数据的最左侧,最低有效位位于二进制数据的最右侧。这4个二进制数据的最低有效位低映射至低位逻辑页,最高有效位低映射至高位逻辑页,也即说两个逻辑页共享一个物理页。
缓存30,用于缓存写入数据。固态硬盘100的闪存转换层在接到写数据后不是立即将数据写入到相关的逻辑页上,而是将数据缓存起来,等待该逻辑页的耦合页(共享物理页的逻辑页)上的数据写入,耦合页数据写入后也暂存在缓存30中。
数据合并模块40,用于将缓存30中与两个相互耦合的逻辑页对应的数据根据所述物理页与相互耦合的两个逻辑页的映射关系合并为一份与物理页对应的数据。只有当某个逻辑页以及与其耦合的逻辑页均写入数据时,才将该逻辑页以及其耦合的逻辑页对应的缓存数据合并为一份与物理页对应的数据。具体如图5所示,将两个相互耦合逻辑页中的数据分别取出对应的bit位,这样就可以组成11、10、00、01四个数据中的一个,以合并为一份与物理页对应的数据,该份数据的大小与一个物理页的存储空间对应,具体位置可以根据逻辑物理地址映射表进行确定。同时合并后的数据依然存储在缓存30中。
充放电控制器50,用于根据所述合并后的数据对所述物理页的多层存储单元进行充放电控制,使所述多层存储单元的电压状态表示为所述合并后的数据的数值。具体的,充电控制器50根据多层存储单元需要写入数据(即缓存30中合并后的数据)的值,直接把将物理页的多层存储单元的电子数一次充到预期的值,使其能表达缓存里的数值。这样就可以用一次充电完成两个逻辑页的编程,从而可以延长闪存芯片10的使用寿命。
在本发明中,当某个逻辑页以及与其耦合的逻辑页均写入数据时,才将该逻辑页以及其耦合的逻辑页对应的缓存数据合并为一份与物理页对应数据,再进行充放电控制。也即同时写入最低有效位(LSB)与最高有效位(MSB),从而可以一次性充入预定的电子数,而不需要重复的充放电。例如现有技术中,数据由11变为00,多层存储单元的最低有效位和最高有效位都写入0时且先写最高有效位时,需要先将多层存储单元先充入3n个电子,再释放n个电子;而本发明中数据由11变为00,直接充入2n个电子即可,仅需一次充电,减少了多层存储单元的充放电次数。
优选的,固态硬盘还包括判断模块,判断模块用于判断写入数据对应的逻辑页的耦合逻辑页是否已经写入数据至缓存30中,若是则数据合并模块40将该逻辑页与耦合逻辑页对应的数据合并为一份与物理页对应的数据,再进行充放电控制,否则继续等待下一数据写入缓存30直至耦合逻辑页对应的数据写入。
当某个逻辑页已经缓存一份数据,等待耦合数据到来时,如果时间过长则按等待超时处理,超时处理方法有以下两种情况:若等待超时且当前逻辑页的耦合逻辑页已经写入过数据,则固态硬盘100将该耦合逻辑页的数据读入缓存30,并将其与当前逻辑页的缓存数据合并为一份与物理页对应的数据,再进行充放电控制,也即如果被等待的逻辑页已经写入过数据,则将数据读入到缓存30中,结合第一份已经存在的缓存数据,对物理存储单元进行充电;若等待超时且当前逻辑页的耦合逻辑页已经写入过数据,则固态硬盘100将该耦合逻辑页的数据读入缓存30,并将其与当前逻辑页的缓存数据合并为一份与物理页对应的数据,再进行充放电控制,也即如果被等待的逻辑页没有被写入过数据,可以将它的对应缓存设置为全1,并结合第一份缓存数据,对物理存储单元进行充电。从而,在高位逻辑页或低位逻辑页等待另外一份数据到来时,如果超时,则根据被等待逻辑页是否写入过数据来构造它对应的缓存,然后根据两份数据缓存决定如何进行充电,避免造成缓存30中的数据过多,影响固态硬盘的数据处理速度。
如图6所示,本发明相应提供一种闪存芯片充放电控制方法,其通过如图4所示的固态硬盘100实现,该方法包括:
步骤S601,将同一物理页映射至相互耦合的两个逻辑页,其中一个逻辑页由物理页中的最低有效位映射组成,另一逻辑页由物理页中的最高有效位映射组成。本步骤通过映射模块20实现。闪存芯片10的每个多层存储单元具有4种电压状态,4种电压状态表示为4个二进制数据11、10、00、01;最高有效位位于二进制数据的最左侧,最低有效位位于二进制数据的最右侧。
步骤S602,将写入数据进行缓存,并将缓存中与两个相互耦合的逻辑页对应的数据根据物理页与相互耦合的两个逻辑页的映射关系合并为一份与物理页对应的数据。本步骤通过缓存30以及数据合并模块40共同实现。
步骤S603,根据合并后的数据对物理页的多层存储单元进行充放电控制,使多层存储单元的电压状态表示为合并后的数据的数值。本步骤通过充放电控制器50实现。
优选的是,步骤S602还包括:判断写入数据对应的逻辑页的耦合逻辑页是否已经写入数据至缓存中;若是则将该逻辑页与所述耦合逻辑页对应的数据合并为一份与物理页对应的数据,否则继续等待下一数据写入缓存直至所述耦合逻辑页对应的数据写入。若等待超时且当前逻辑页的耦合逻辑页已经写入过数据,则将该耦合逻辑页的数据读入缓存,并将其与当前逻辑页的缓存数据合并为一份与物理页对应的数据;或者若等待超时且当前逻辑页的耦合逻辑页未写入过数据,则将该耦合逻辑页的数据设置为全1,并将其与当前逻辑页的缓存数据合并为一份与物理页对应的数据。
综上所述,本发明通过将同一物理页映射至相互耦合的两个逻辑页,在数据写入时,首先将数据缓存写入数据,当某个逻辑页以及与其耦合的逻辑页均写入数据时,则将该逻辑页以及其耦合的逻辑页对应的缓存数据根据所述物理页与相互耦合的两个逻辑页的映射关系合并为一份与物理页对应的数据,再根据所述合并后的数据对物理页的多层存储单元进行充放电控制,使多层存储单元的电压状态表示为合并后的数据的数值。也即同时写入物理页中的最低有效位(LSB)与最高有效位(MSB),从而可以一次性充入预定的电子数,相对于现有技术中写入数据时不进行缓存数据,直接将逻辑页对应的数据写入物理页中的方式,本发明能够避免对多层存储单元进行重复的充放电,减少了充放电次数及闪存芯片的磨损,提高了闪存芯片的使用寿命。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (10)
1.一种闪存芯片充放电控制方法,用于固态硬盘,所述闪存芯片的物理页包括多个多层存储单元,其特征在于,所述方法包括如下步骤:
将同一物理页映射至相互耦合的两个逻辑页,其中一个逻辑页由所述物理页中的最低有效位映射组成,另一逻辑页由所述物理页中的最高有效位映射组成;
将写入数据进行缓存,并将所述缓存中与两个相互耦合的逻辑页对应的数据根据所述物理页与相互耦合的两个逻辑页的映射关系合并为一份与物理页对应的数据;
根据所述合并后的数据对所述物理页的多层存储单元进行充放电控制,使所述多层存储单元的电压状态表示为所述合并后的数据的数值。
2.根据权利要求1所述的充放电控制方法,其特征在于,并将缓存中与两个相互耦合的逻辑页对应的数据根据所述物理页与相互耦合的两个逻辑页的映射关系合并为一份与物理页对应的数据的步骤包括:
判断写入数据对应的逻辑页的耦合逻辑页是否已经写入数据至缓存中;
若是则将该逻辑页与所述耦合逻辑页对应的数据合并为一份与物理页对应的数据,否则继续等待下一数据写入缓存直至所述耦合逻辑页对应的数据写入。
3.根据权利要求2所述的充放电控制方法,其特征在于,所述继续等待下一数据写入缓存直至所述耦合逻辑页对应的数据写入之后还包括:
若等待超时且当前逻辑页的耦合逻辑页已经写入过数据,则将该耦合逻辑页的数据读入缓存,并将其与当前逻辑页的缓存数据合并为一份与物理页对应的数据。
4.根据权利要求2所述的充放电控制方法,其特征在于,所述继续等待下一数据写入缓存直至所述耦合逻辑页对应的数据写入之后还包括:
若等待超时且当前逻辑页的耦合逻辑页未写入过数据,则将该耦合逻辑页的数据设置为全1,并将其与当前逻辑页的缓存数据合并为一份与物理页对应的数据。
5.根据权利要求1所述的充放电控制方法,其特征在于,所述将同一物理页映射至相互耦合的两个逻辑页的步骤中,所述闪存芯片的每个多层存储单元具有4种电压状态,4种电压状态表示为4个二进制数据11、10、00、01;所述最高有效位位于二进制数据的最左侧,最低有效位位于二进制数据的最右侧。
6.一种固态硬盘,所述固态硬盘包括多个闪存芯片,所述闪存芯片的物理页包括多个多层存储单元,其特征在于,所述固态硬盘还包括:
映射模块,用于将同一物理页映射至相互耦合的两个逻辑页,其中一个逻辑页由所述物理页中的最低有效位映射组成,另一逻辑页由所述物理页中的最高有效位映射组成;
缓存,用于缓存写入数据;
数据合并模块,用于将缓存中与两个相互耦合的逻辑页对应的数据根据所述物理页与相互耦合的两个逻辑页的映射关系合并为一份与物理页对应的数据;
充放电控制器,用于根据所述合并后的数据对所述物理页的多层存储单元进行充放电控制,使所述多层存储单元的电压状态表示为所述合并后的数据的数值。
7.根据权利要求6所述的固态硬盘,其特征在于,所述固态硬盘还包括判断模块,所述判断模块用于判断写入数据对应的逻辑页的耦合逻辑页是否已经写入数据至缓存中,若是则将该逻辑页与所述耦合逻辑页对应的数据合并为一份与物理页对应的数据,否则继续等待下一数据写入缓存直至所述耦合逻辑页对应的数据写入。
8.根据权利要求7所述的固态硬盘,其特征在于,若等待超时且当前逻辑页的耦合逻辑页已经写入过数据,则所述固态硬盘将该耦合逻辑页的数据读入缓存,并将其与当前逻辑页的缓存数据合并为一份与物理页对应的数据。
9.根据权利要求6所述的固态硬盘,其特征在于,若等待超时且当前逻辑页的耦合逻辑页未写入过数据,则将该耦合逻辑页的数据设置为全1,并将其与当前逻辑页的缓存数据合并为一份与物理页对应的数据。
10.根据权利要求1所述的固态硬盘,其特征在于,所述闪存芯片的每个多层存储单元具有4种电压状态,4种电压状态表示为4个二进制数据11、10、00、01;所述最高有效位位于二进制数据的最左侧,最低有效位位于二进制数据的最右侧。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210480708.2A CN103019616B (zh) | 2012-11-23 | 2012-11-23 | 一种固态硬盘及闪存芯片的充放电控制方法 |
PCT/CN2013/074922 WO2014079202A1 (zh) | 2012-11-23 | 2013-04-28 | 一种固态硬盘及闪存芯片的充放电控制方法 |
US14/646,596 US9607689B2 (en) | 2012-11-23 | 2013-04-28 | Solid hard disk and charging/discharging control method for flash chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210480708.2A CN103019616B (zh) | 2012-11-23 | 2012-11-23 | 一种固态硬盘及闪存芯片的充放电控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103019616A true CN103019616A (zh) | 2013-04-03 |
CN103019616B CN103019616B (zh) | 2015-11-25 |
Family
ID=47968268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210480708.2A Active CN103019616B (zh) | 2012-11-23 | 2012-11-23 | 一种固态硬盘及闪存芯片的充放电控制方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9607689B2 (zh) |
CN (1) | CN103019616B (zh) |
WO (1) | WO2014079202A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014079202A1 (zh) * | 2012-11-23 | 2014-05-30 | 记忆科技(深圳)有限公司 | 一种固态硬盘及闪存芯片的充放电控制方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1533702A1 (en) * | 2002-08-29 | 2005-05-25 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device and method for writing data into flash memory |
CN1905069A (zh) * | 2005-07-29 | 2007-01-31 | 三星电子株式会社 | 将多级单元快闪存储设备编程的方法和装置 |
US7289373B1 (en) * | 2006-06-06 | 2007-10-30 | Arm Limited | High performance memory device |
CN101673581A (zh) * | 2008-06-13 | 2010-03-17 | 三星电子株式会社 | 存取半导体存储设备的存储系统和方法 |
CN102270501A (zh) * | 2010-06-01 | 2011-12-07 | 三星电子株式会社 | 利用编程定序器的闪存器件和系统,以及编程方法 |
CN102789422A (zh) * | 2012-06-25 | 2012-11-21 | 记忆科技(深圳)有限公司 | 固态硬盘的数据写入方法及系统 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100805840B1 (ko) * | 2006-09-01 | 2008-02-21 | 삼성전자주식회사 | 캐시를 이용한 플래시 메모리 장치 및 그것의 프로그램방법 |
KR100823174B1 (ko) * | 2007-02-27 | 2008-04-18 | 삼성전자주식회사 | 멀티-페이지 프로그램 스킴을 갖는 플래시 메모리 장치 및그것의 멀티-페이지 프로그램 방법 |
US7656709B2 (en) * | 2007-05-03 | 2010-02-02 | Micron Technology, Inc. | NAND step up voltage switching method |
KR101427896B1 (ko) * | 2008-08-06 | 2014-08-11 | 삼성전자주식회사 | 공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치 및그것을 포함하는 메모리 시스템 |
KR101552209B1 (ko) * | 2008-10-17 | 2015-09-11 | 삼성전자주식회사 | 멀티 비트를 프로그램하는 가변 저항 메모리 장치 |
US8274838B2 (en) * | 2010-07-19 | 2012-09-25 | Sandisk Technologies Inc. | Programming non-volatile memory with bit line voltage step up |
CN103019616B (zh) | 2012-11-23 | 2015-11-25 | 记忆科技(深圳)有限公司 | 一种固态硬盘及闪存芯片的充放电控制方法 |
-
2012
- 2012-11-23 CN CN201210480708.2A patent/CN103019616B/zh active Active
-
2013
- 2013-04-28 US US14/646,596 patent/US9607689B2/en active Active
- 2013-04-28 WO PCT/CN2013/074922 patent/WO2014079202A1/zh active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1533702A1 (en) * | 2002-08-29 | 2005-05-25 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device and method for writing data into flash memory |
CN1905069A (zh) * | 2005-07-29 | 2007-01-31 | 三星电子株式会社 | 将多级单元快闪存储设备编程的方法和装置 |
US7289373B1 (en) * | 2006-06-06 | 2007-10-30 | Arm Limited | High performance memory device |
CN101673581A (zh) * | 2008-06-13 | 2010-03-17 | 三星电子株式会社 | 存取半导体存储设备的存储系统和方法 |
CN102270501A (zh) * | 2010-06-01 | 2011-12-07 | 三星电子株式会社 | 利用编程定序器的闪存器件和系统,以及编程方法 |
CN102789422A (zh) * | 2012-06-25 | 2012-11-21 | 记忆科技(深圳)有限公司 | 固态硬盘的数据写入方法及系统 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014079202A1 (zh) * | 2012-11-23 | 2014-05-30 | 记忆科技(深圳)有限公司 | 一种固态硬盘及闪存芯片的充放电控制方法 |
US9607689B2 (en) | 2012-11-23 | 2017-03-28 | Ramaxel Technology (Shenzhen) Limited | Solid hard disk and charging/discharging control method for flash chip |
Also Published As
Publication number | Publication date |
---|---|
CN103019616B (zh) | 2015-11-25 |
US9607689B2 (en) | 2017-03-28 |
WO2014079202A1 (zh) | 2014-05-30 |
US20150279455A1 (en) | 2015-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9448868B2 (en) | Data storing method, memory control circuit unit and memory storage apparatus | |
US8060719B2 (en) | Hybrid memory management | |
CN104699413B (zh) | 数据管理方法、存储器存储装置及存储器控制电路单元 | |
US10747471B2 (en) | Cell programming method, memory control circuit unit and memory storage device | |
CN106681652B (zh) | 存储器管理方法、存储器控制电路单元与存储器存储装置 | |
US8751735B2 (en) | Protection against data corruption for multi-level memory cell (MLC) flash memory | |
CN104715796A (zh) | 多位存储单元非易失性存储器的写入方法及系统 | |
US10283196B2 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
CN111158579B (zh) | 固态硬盘及其数据存取的方法 | |
US11036429B2 (en) | Memory control method, memory storage device and memory control circuit unit to determine a source block using interleaving information | |
US10235094B2 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
US10922028B2 (en) | Data programming method, memory storage device and memory control circuit unit | |
TW201324145A (zh) | 用於非揮發性記憶體的資料合併方法、控制器與儲存裝置 | |
US8943264B2 (en) | Data storing method, and memory controller and memory storage apparatus using the same | |
CN112860193B (zh) | 整理指令处理方法、存储器控制电路单元与存储装置 | |
CN112230849B (zh) | 存储器控制方法、存储器存储装置及存储器控制器 | |
US11144245B2 (en) | Memory control method, memory storage device and memory control circuit unit | |
US10203886B2 (en) | Data writing method, memory control circuit unit and memory storage apparatus for writing data from buffer memory and moving valid data | |
CN103488579B (zh) | 存储器管理方法、存储器控制器与存储器储存装置 | |
CN103019616A (zh) | 一种固态硬盘及闪存芯片的充放电控制方法 | |
CN110442299A (zh) | 数据写入方法、存储器控制电路单元以及存储器储存装置 | |
US20220164133A1 (en) | Memory control method, memory storage device and memory control circuit unit | |
US20210255950A1 (en) | Data arrangement method, memory storage device and memory control circuit unit | |
CN113377282A (zh) | 数据存储装置与数据处理方法 | |
US11620072B2 (en) | Memory management method, memory control circuit unit and memory storage apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |