CN103001595B - 高速放大器 - Google Patents

高速放大器 Download PDF

Info

Publication number
CN103001595B
CN103001595B CN201210333583.0A CN201210333583A CN103001595B CN 103001595 B CN103001595 B CN 103001595B CN 201210333583 A CN201210333583 A CN 201210333583A CN 103001595 B CN103001595 B CN 103001595B
Authority
CN
China
Prior art keywords
transistor
electrode
pmos transistor
coupled
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210333583.0A
Other languages
English (en)
Other versions
CN103001595A (zh
Inventor
马尔科·科尔西
维多利亚·王·林凯特凯
文卡特什·斯里尼瓦桑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN103001595A publication Critical patent/CN103001595A/zh
Application granted granted Critical
Publication of CN103001595B publication Critical patent/CN103001595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H03F3/45201—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45562—Indexing scheme relating to differential amplifiers the IC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors

Abstract

对于高速放大器，来自差分输入对的寄生电容引入了可影响性能的零点。此处，已提供中和网络，所述中和网络通过将此零点的位置进行移位而对此零点进行补偿。这一般是通过使用跨越所述放大器的所述差分输入对而交叉耦合的一对电容器来实现。

Description

高速放大器
技术领域
本发明大体上涉及高速放大器，且更特定来说，涉及高速套筒式放大器。
背景技术
转向图1，可看到常规的套筒式放大器100。如图所示，此套筒式放大器100一般包括差分输入对(其一般包括晶体管Q2和Q7)和若干偏置网络(其一般包括叠接晶体管对Q1/Q6、Q3/Q8、Q4/Q9和Q5/Q10)。这些偏置网络通常被配置为电流镜(每一者耦合到二极管式连接的晶体管)或可经配置以使得偏置BIAS1到BIAS4是偏置电压。一般来说，对于高速应用(即，大于10GHz)，寄生效应(例如，寄生电容)可成为问题。具体来说，由晶体管Q1到Q4以及Q6到Q9的配置产生的寄生电容可导致信号降级。
首先看向晶体管Q1到Q3以及Q6到Q8之间的内部节点，偏置网络Q3/Q8和差分对Q2/Q7引入寄生极点(其通常处于跨导与寄生电容CP的比率)。寄生电容CP一般是晶体管Q2、Q3、Q7和Q8的栅极-漏极、源极/漏极-主体以及栅极-源极电容(出于简明起见，通过寄生电容器CP1到CP6来表示)的线性组合。通常，在每一支路中1mA的电流、10mS的跨导和450fF的总寄生电容下，存在处于3.5GHz的极点，且在每一支路中600μA的电流、6mS的跨导下，且因为450fF的总寄生电容，存在处于2.1GHz的极点。归因于强加于放大器100上的低输入涉及的噪声限制，此寄生电容通常较大。因此，需要对由偏置网络Q3/Q8和差分对Q2/Q7的寄生电容引入的极点进行补偿。
转向输入端子INP和INM，晶体管Q2和Q7中的每一者具有栅极-漏极寄生电容(通过寄生电容器CP1和CP3表示)。这些栅极-漏极寄生电容CP1和CP3导致右半平面的零点，其可处于(例如)约20GHz(即，gmdiff/CP)。因此，需要对由差分输入对Q2/Q7的寄生电容引入的零点进行补偿。
常规电路的实例是第2002/0024382号美国专利核准前公开案。
发明内容
因此，本发明的一实施例提供一种设备。所述设备包括放大器，所述放大器接收输入信号且产生输出信号，其中所述放大器包含：第一晶体管，其具有第一无源电极、第二无源电极和控制电极，其中所述第一晶体管的所述控制电极接收所述输入信号的第一部分；以及第二晶体管，其具有第一无源电极、第二无源电极和控制电极，其中所述第二晶体管的所述控制电极接收所述输入信号的第二部分；以及中和网络，其具有：第一中和电容器，其耦合于所述第一晶体管的所述控制电极与所述第二晶体管的所述第二无源电极之间；以及第二中和电容器，其耦合于所述第二晶体管的所述控制电极与所述第一晶体管的所述第二无源电极之间。
根据本发明的一实施例，所述放大器进一步包括：第一输出端子，其适于提供所述输出信号的第一部分；第二输出端子，其适于提供所述输出信号的第二部分；第一偏置网络，其耦合到所述第一和第二晶体管中的每一者的所述第一无源电极；以及第二偏置网络，其耦合到所述第一和第二晶体管中的每一者的所述第二无源电极。
根据本发明的一实施例，所述第一和第二晶体管是MOS晶体管，且其中所述第一和第二晶体管中的每一者的所述第一无源电极、所述第二无源电极和所述控制电极分别是源极、漏极和栅极。
根据本发明的一实施例，所述第一和第二晶体管分别进一步包括第一和第二PMOS晶体管。
根据本发明的一实施例，所述第一偏置网络进一步包括：第三PMOS晶体管，其在其漏极处耦合到所述第一PMOS晶体管的源极；以及第四PMOS晶体管，其在其漏极处耦合到所述第二PMOS晶体管的源极，且在其栅极处耦合到所述第三PMOS晶体管的栅极。
根据本发明的一实施例，所述第二偏置网络进一步包括：第五PMOS晶体管，其在其源极处耦合到所述第一PMOS晶体管的漏极；以及第六PMOS晶体管，其在其源极处耦合到所述第二PMOS晶体管的漏极，且在其栅极处耦合到所述第五PMOS晶体管的栅极。
根据本发明的一实施例，所述第一和第二晶体管是双极晶体管，且其中所述第一和第二晶体管中的每一者的所述第一无源电极、所述第二无源电极和所述控制电极分别是集电极、发射极和基极。
根据本发明的一实施例，所述第一和第二晶体管分别进一步包括第一和第二PNP晶体管。
根据本发明的一实施例，一种设备包括：放大器，其接收输入信号且产生输出信号，其中所述放大器包含：第一晶体管，其具有第一无源电极、第二无源电极和控制电极，其中所述第一晶体管的所述控制电极接收所述输入信号的第一部分；第二晶体管，其具有第一无源电极、第二无源电极和控制电极，其中所述第二晶体管的所述控制电极接收所述输入信号的第二部分；以及多个偏置网络，其耦合到所述第一和第二晶体管中的每一者的所述第一无源电极和所述第二无源电极中的至少一者；以及中和网络，其具有：第一中和电容器，其耦合于所述第一晶体管的所述控制电极与所述第二晶体管的所述第二无源电极之间；以及第二中和电容器，其耦合于所述第二晶体管的所述控制电极与所述第一晶体管的所述第二无源电极之间。
根据本发明的一实施例，所述多个偏置网络进一步包括第一偏置网络，且其中所述第一偏置网络进一步包括：第三PMOS晶体管，其在其漏极处耦合到所述第一PMOS晶体管的源极；以及第四PMOS晶体管，其在其漏极处耦合到所述第二PMOS晶体管的源极，且在其栅极处耦合到所述第三PMOS晶体管的栅极。
根据本发明的一实施例，所述多个偏置网络进一步包括第二偏置网络，且其中所述第二偏置网络进一步包括：第五PMOS晶体管，其在其源极处耦合到所述第一PMOS晶体管的漏极；以及第六PMOS晶体管，其在其源极处耦合到所述第二PMOS晶体管的漏极，且在其栅极处耦合到所述第五PMOS晶体管的所述栅极。
根据本发明的一实施例，提供一种设备。所述设备包括第一输出端子；第二输出端子；第一PMOS晶体管；第二PMOS晶体管，其在其栅极处耦合到所述第一PMOS晶体管，其中所述第一和第二PMOS晶体管在其栅极处接收第一偏置；第三PMOS晶体管，其在其源极处耦合到所述第一PMOS晶体管的漏极且在其栅极处接收差分输入信号的第一部分；第四PMOS晶体管，其在其源极处耦合到所述第二PMOS晶体管的漏极且在其栅极处接收所述差分输入信号的第二部分；第五PMOS晶体管，其在其源极处耦合到所述第三PMOS晶体管的漏极且在其漏极处耦合到所述第一输出端子；第六PMOS晶体管，其在其源极处耦合到所述第四PMOS晶体管的漏极，在其漏极处耦合到所述第二输出端子，且在其栅极处耦合到所述第五PMOS晶体管的栅极，其中所述第五和第六PMOS晶体管在其栅极处接收第二偏置；第一NMOS晶体管，其在其漏极处耦合到所述第五PMOS晶体管的漏极；第二NMOS晶体管，其在其漏极处耦合到所述第六PMOS晶体管的漏极且在其栅极处耦合到所述第一NMOS晶体管的栅极，其中所述第一和第二NMOS晶体管在其栅极处接收第三偏置；第一中和电容器，其耦合于所述第三PMOS晶体管的栅极与所述第四PMOS晶体管的漏极之间；以及第二中和电容器，其耦合于所述第四PMOS晶体管的栅极与所述第三PMOS晶体管的漏极之间。
根据本发明的一实施例，所述第一和第二中和电容器分别进一步包括第一和第二MOS电容器。
根据本发明的一实施例，所述第一和第二MOS电容器中的每一者的电容是约40fF。
前述内容已相当广泛地概述了本发明的特征及技术优点以便可较好地理解下文的本发明的详细描述。在下文中将描述本发明的额外特征及优点，其形成本发明的权利要求书的标的物。所属领域的技术人员应了解，所揭示的概念及特定实施例可易于用作修改或设计其它结构以实行本发明的相同目的的基础。所属领域的技术人员还应认识到，此类等效构造不偏离如在所附权利要求书中阐述的本发明的精神及范围。
附图说明
为了更完整地理解本发明及其优点，现在参考结合附图进行的以下描述，其中：
图1是常规的套筒式放大器的实例；
图2A和2B是根据本发明的优选实施例的套筒式放大器的实例；以及
图3是说明在图2A和2B的套筒式放大器中使用中和网络的图。
具体实施方式
现在参考图式，其中出于清楚起见，所描述的元件不一定按比例展示，且其中在若干视图中，通过相同的参考数字来标示相同或类似的元件。
转向图2A和2B，可看到根据本发明的一实施例的套筒式放大器200。放大器200一般用于从低阻抗输入201(例如，电容性输入)接收输入信号，从而允许将放大器200(例如)用作用于∑-Δ调制器的跨导放大器。套筒式放大器200具有与套筒式放大器100相同的一般配置，不同之处在于套筒式放大器200包含中和网络(电容器CN1和CN2)。如图所示，套筒式放大器200可用MOS晶体管(即，晶体管Q1到Q3以及Q6到Q8是PMOS晶体管，且晶体管Q4、Q5、Q9和Q10是NMOS晶体管)实施，但套筒式放大器200也可用双极晶体管(即，晶体管Q1到Q3以及Q6到Q8是PNP晶体管，且晶体管Q4、Q5、Q9和Q10是NPN晶体管)实施。中和网络(电容器CN1和CN2)一般用于通过对极点和零点进行补偿来改善性能，同时还减少功率消耗。或者，可用与图2中所展示的导电性类型相反的导电性类型的晶体管来取代晶体管Q1到Q10(即，晶体管Q4可为PMOS或PNP晶体管而不是NMOS或NPN晶体管，而晶体管Q1可为NMOS或NPN晶体管而不是PMOS或PNP晶体管)。
关于中和网络CN1/CN2，电容器CN1和CN2可改变由寄生电容CP1和CP6引入的零点的位置。不具有中和网络CN1/CN2的套筒式放大器100的每一半的传递函数HM(s)和Hp(s)可表达为：
及
其中WPD是归因于输出端子OUTP和OUTM处的负载而产生的主导极点，gmQ2、gmQ3、gmQ7和gmQ8分别是晶体管Q2、Q3、Q7和Q8的跨导，如从等式(1)和(2)可看到，传递函数HM(s)和Hp(s)指示主导极点WPD、和处的寄生极点，以及和处的右半平面零点。通常，晶体管Q2和Q7是匹配的，具有大致相同的纵横比(沟道宽度比沟道长度)，且电容器CN1和CN2(其通常为MOS电容器)各自具有是晶体管Q2和Q7的纵横比的一半的纵横比，且各自在标称拐点处具有约40fF(作为一实例)的电容。或者，电容器CN1和CN2可为具有(例如)约40fF的电容的金属-绝缘体-金属(MIM)电容器，但MOS电容器是优选的，因为MOS电容器会跨越过程拐点跟踪晶体管Q2和Q7。电容器CN1和CN2交叉耦合于晶体管Q2和Q7的漏极与栅极之间。通过引入中和网络CN1/CN2，可如下修改传递函数HM(s)和Hp(s)(在等式(1)和(2)中展示)：
及
如等式(3)和(4)中所示，中和网络CN1/CN2将零点从和“移动”到和(其可(例如)导致从20Ghz到30GHz的改变)。另外，电容器CN1和CN2(当使用MOS电容器时)保持于具有可忽略的电流的亚阈值中。在图3中，可看到在具有中和网络CN1/CN2和没有中和网络CN1/CN2的情况下的瞬态响应、增益和相位，且如图所示，在-45°处，相位被移位，从而指示已通过中和网络CN1/CN2移动了零点。
在已如此通过参考本发明的优选实施例中的某些优选实施例描述了本发明的情况下，应注意，所揭示的实施例本质上是说明性的而不是限制性的，且在前述揭示内容中预期大范围的变化、修改、改变和替换，且在一些情况下，可在没有其它特征的对应使用的情况下使用本发明的一些特征。因此，应了解，将广泛地且以与本发明的范围一致的方式解释所附权利要求书。

Claims (10)

1.一种放大器设备，其包括：
放大器，其接收输入信号且产生输出信号，其中所述放大器包含：
第一晶体管，其具有第一无源电极、第二无源电极和控制电极，其中所述第一晶体管的所述控制电极接收所述输入信号的第一部分；以及
第二晶体管，其具有第一无源电极、第二无源电极和控制电极，其中所述第二晶体管的所述控制电极接收所述输入信号的第二部分；以及
中和网络，其具有：
第一中和电容器，其耦合于所述第一晶体管的所述控制电极与所述第二晶体管的所述第二无源电极之间；以及
第二中和电容器，其耦合于所述第二晶体管的所述控制电极与所述第一晶体管的所述第二无源电极之间，
其中所述放大器还包括：
第一输出端子，其适于提供所述输出信号的第一部分；
第二输出端子，其适于提供所述输出信号的第二部分；
第一偏置网络，其耦合到所述第一晶体管和第二晶体管中的每一者的所述第一无源电极；以及
第二偏置网络，其耦合到所述第一晶体管和第二晶体管中的每一者的所述第二无源电极，
其中所述第一晶体管和第二晶体管是MOS晶体管，且其中所述第一晶体管和第二晶体管中的每一者的所述第一无源电极、所述第二无源电极和所述控制电极分别是源极、漏极和栅极，
其中所述第一晶体管和第二晶体管分别进一步包括第一PMOS晶体管和第二PMOS晶体管，
其中所述第一偏置网络进一步包括：
第三PMOS晶体管，其在其漏极处耦合到所述第一PMOS晶体管的源极；以及
第四PMOS晶体管，其在其漏极处耦合到所述第二PMOS晶体管的源极，且在其栅极处耦合到所述第三PMOS晶体管的栅极。
2.根据权利要求1所述的放大器设备，其中所述第二偏置网络进一步包括：
第五PMOS晶体管，其在其源极处耦合到所述第一PMOS晶体管的漏极；以及
第六PMOS晶体管，其在其源极处耦合到所述第二PMOS晶体管的漏极，且在其栅极处耦合到所述第五PMOS晶体管的栅极。
3.根据权利要求1所述的放大器设备，其中所述第一和第二晶体管分别进一步包括第一PNP晶体管和第二PNP晶体管。
4.一种放大器设备，其包括：
放大器，其接收输入信号且产生输出信号，其中所述放大器包含：
第一晶体管，其具有第一无源电极、第二无源电极和控制电极，其中所述第一晶体管的所述控制电极接收所述输入信号的第一部分；
第二晶体管，其具有第一无源电极、第二无源电极和控制电极，其中所述第二晶体管的所述控制电极接收所述输入信号的第二部分；以及
多个偏置网络，其耦合到所述第一和第二晶体管中的每一者的所述第一无源电极和所述第二无源电极中的至少一者；以及
中和网络，其具有：
第一中和电容器，其耦合于所述第一晶体管的所述控制电极与所述第二晶体管的所述第二无源电极之间；以及
第二中和电容器，其耦合于所述第二晶体管的所述控制电极与所述第一晶体管的所述第二无源电极之间，
其中所述第一晶体管和第二晶体管是MOS晶体管，且其中所述第一晶体管和第二晶体管中的每一者的所述第一无源电极、所述第二无源电极和所述控制电极分别是源极、漏极和栅极，
其中所述第一晶体管和第二晶体管分别进一步包括第一PMOS晶体管和第二PMOS晶体管，
其中所述多个偏置网络进一步包括第一偏置网络，且其中所述第一偏置网络进一步包括：
第三PMOS晶体管，其在其漏极处耦合到所述第一PMOS晶体管的源极；以及
第四PMOS晶体管，其在其漏极处耦合到所述第二PMOS晶体管的源极，且在其栅极处耦合到所述第三PMOS晶体管的栅极。
5.根据权利要求4所述的放大器设备，其中所述多个偏置网络进一步包括第二偏置网络，且其中所述第二偏置网络进一步包括：
第五PMOS晶体管，其在其源极处耦合到所述第一PMOS晶体管的漏极；以及
第六PMOS晶体管，其在其源极处耦合到所述第二PMOS晶体管的漏极，且在其栅极处耦合到所述第五PMOS晶体管的栅极。
6.根据权利要求4所述的放大器设备，其中所述第一晶体管和第二晶体管分别进一步包括第一PNP晶体管和第二PNP晶体管。
7.一种放大器设备，其包括：
第一输出端子；
第二输出端子；
第一PMOS晶体管；
第二PMOS晶体管，其在其栅极处耦合到所述第一PMOS晶体管，其中所述第一和第二PMOS晶体管在其栅极处接收第一偏置；
第三PMOS晶体管，其在其源极处耦合到所述第一PMOS晶体管的漏极且在其栅极处接收差分输入信号的第一部分；
第四PMOS晶体管，其在其源极处耦合到所述第二PMOS晶体管的漏极且在其栅极处接收所述差分输入信号的第二部分；
第五PMOS晶体管，其在其源极处耦合到所述第三PMOS晶体管的漏极且在其漏极处耦合到所述第一输出端子；
第六PMOS晶体管，其在其源极处耦合到所述第四PMOS晶体管的漏极，在其漏极处耦合到所述第二输出端子，且在其栅极处耦合到所述第五PMOS晶体管的栅极，其中所述第五和第六PMOS晶体管在其栅极处接收第二偏置；
第一NMOS晶体管，其在其漏极处耦合到所述第五PMOS晶体管的漏极；
第二NMOS晶体管，其在其漏极处耦合到所述第六PMOS晶体管的漏极且在其栅极处耦合到所述第一NMOS晶体管的栅极，其中所述第一NMOS晶体管和第二NMOS晶体管在其栅极处接收第三偏置；
第一中和电容器，其耦合于所述第三PMOS晶体管的所述栅极与所述第四PMOS晶体管的所述漏极之间；以及
第二中和电容器，其耦合于所述第四PMOS晶体管的所述栅极与所述第三PMOS晶体管的所述漏极之间。
8.根据权利要求7所述的放大器设备，其中所述第一中和电容器和第二中和电容器分别进一步包括第一MOS电容器和第二MOS电容器。
9.根据权利要求8所述的放大器设备，其中所述设备具有处于20GHz的寄生零点。
10.根据权利要求9所述的放大器设备，其中所述第一MOS电容器和第二MOS电容器中的每一者的电容是约40fF。
CN201210333583.0A 2011-09-09 2012-09-10 高速放大器 Active CN103001595B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/229,445 US8576007B2 (en) 2011-09-09 2011-09-09 High speed amplifier
US13/229,445 2011-09-09

Publications (2)

Publication Number Publication Date
CN103001595A CN103001595A (zh) 2013-03-27
CN103001595B true CN103001595B (zh) 2017-04-12

Family

ID=47829326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210333583.0A Active CN103001595B (zh) 2011-09-09 2012-09-10 高速放大器

Country Status (2)

Country Link
US (1) US8576007B2 (zh)
CN (1) CN103001595B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928407B2 (en) * 2013-03-11 2015-01-06 Futurewei Technologies, Inc. Current conveyor circuit and method
US9490759B2 (en) 2014-05-27 2016-11-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Neutralization of parasitic capacitance using MOS device
US9413309B1 (en) * 2015-03-25 2016-08-09 Analog Devices Global Apparatus and methods for a cascode amplifier topology for millimeter-wave power application
JP6662072B2 (ja) * 2016-02-04 2020-03-11 富士通株式会社 増幅器
JP2017163197A (ja) * 2016-03-07 2017-09-14 パナソニック株式会社 電力増幅回路
US10218310B2 (en) * 2016-09-09 2019-02-26 Skyworks Solutions, Inc. Power amplifier systems with differential ground
US10447218B1 (en) * 2018-07-16 2019-10-15 Realtek Semiconductor Corp. Hybrid differential amplifier and method thereof
US11476817B2 (en) * 2020-09-16 2022-10-18 Intel Corporation Low-power and area-efficient gain-bandwidth tripler amplifier

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642787B1 (en) * 1999-03-16 2003-11-04 Mitel Semiconductor Limited Differential amplifier with two long-tailed pairs of transistors
CN101667813A (zh) * 2008-12-30 2010-03-10 天津南大强芯半导体芯片设计有限公司 前置预放大器电路
US7679436B2 (en) * 2006-03-06 2010-03-16 Seiko Epson Corporation Low noise amplifiers for low-power impulse radio ultra-wideband receivers
CN101938267A (zh) * 2009-06-26 2011-01-05 万国半导体股份有限公司 一种准确迟滞的比较器和制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60141984D1 (de) 2000-08-03 2010-06-10 Broadcom Corp Gleichtaktrückkopplungsschaltung mit geschalteten kapazitäten für einen summenstromfreien differenzverstärker
FR2824681A1 (fr) * 2001-05-14 2002-11-15 St Microelectronics Sa Amplificateur differentiel large bande comportant un disposi tif compensant la perte de gain en haute frequence
US6822817B2 (en) * 2002-10-31 2004-11-23 International Business Machines Corporation Preamplifier circuit suitable for use in magnetic storage devices
US7180370B2 (en) * 2004-09-01 2007-02-20 Micron Technology, Inc. CMOS amplifiers with frequency compensating capacitors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642787B1 (en) * 1999-03-16 2003-11-04 Mitel Semiconductor Limited Differential amplifier with two long-tailed pairs of transistors
US7679436B2 (en) * 2006-03-06 2010-03-16 Seiko Epson Corporation Low noise amplifiers for low-power impulse radio ultra-wideband receivers
CN101667813A (zh) * 2008-12-30 2010-03-10 天津南大强芯半导体芯片设计有限公司 前置预放大器电路
CN101938267A (zh) * 2009-06-26 2011-01-05 万国半导体股份有限公司 一种准确迟滞的比较器和制备方法

Also Published As

Publication number Publication date
US8576007B2 (en) 2013-11-05
CN103001595A (zh) 2013-03-27
US20130063210A1 (en) 2013-03-14

Similar Documents

Publication Publication Date Title
CN103001595B (zh) 高速放大器
Khateb Bulk-driven floating-gate and bulk-driven quasi-floating-gate techniques for low-voltage low-power analog circuits design
Mohammad et al. Minimum passive components based lossy and lossless inductor simulators employing a new active block
Raj et al. Low power high output impedance high bandwidth QFGMOS current mirror
Gupta et al. Low-voltage low-power FGMOS based VDIBA and its application as universal filter
Sarkar et al. Design of a power efficient, high slew rate and gain boosted improved recycling folded cascode amplifier with adaptive biasing technique
Metin et al. MOS-only voltage-mode all-pass filter core suitable for IC design
KR101694075B1 (ko) 차동 전달 임피던스 증폭기
Psychalinos et al. Low-voltage current controlled current conveyor
Nagulapalli et al. A two-stage opamp frequency Compensation technique by splitting the 2 nd stage
US9401679B1 (en) Apparatus and method for improving power supply rejection ratio
US20150180431A1 (en) Dc offset canceller
Safari et al. An ultra low power, low voltage tailless QFG based differential amplifier with High CMRR, rail to rail operation and enhanced slew rate
US20130015918A1 (en) High speed amplifier
Başak Realization of DTMOS based CFTA and multiple input single output biquadratic filter application
Singh et al. High frequency flipped voltage follower with improved performance and its application
Gupta et al. Improved reversed nested miller frequency compensation techniques using flipped and folded flipped voltage follower with resistor for three stage amplifier
CN113809998A (zh) 一种折叠式共源共栅运算放大器及电子设备
Tsirimokou et al. Realization of current-mirror filters with large time-constants
CN106899271B (zh) 一种互补式功率放大器
Malhotra et al. Frequency compensation in two-stage operational amplifiers for achieving high 3-dB bandwidth
JP6470213B2 (ja) 可変利得増幅器
Prasad et al. Novel Ms⁁ 2 type FDNR simulation configuration with electronic control and grounded capacitances
KHATEB et al. Quadrature oscillator based on novel low-voltage ultra-low-power quasi-floating-gate DVCC
Uzunov et al. Frequency compensation in a two-integrator loop Gm-C biquad when realized with single stage OTAs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant