CN102999465A - 一种用于无线通信的高速数字信号一体化处理装置 - Google Patents

Abstract

本发明提供了一种用于无线通信的高速数字信号一体化处理装置，硬件部分包含5个中频模拟信号接入装置及对应的5块中频信号高速数据处理板卡、一个高速数据转换与射频发射装置及相应的射频高速数据处理板卡、高速互联底板、电源模块、主板、时钟管理装置，射频高速数据处理板卡与中频信号高速数据处理板卡中的FPGA通过rapidIO互联构成3×5+2的FPGA阵列，并且各个板卡之间的FPGA能够互相调用，进行资源共享，并通过高速互联底板利用CPCI-E与主板通信，并完成相应的高速数据采集及射频信号发射，软件部分对整机进行配置控制与管理。本发明能够完成无线通信收发的一体化操作，克服设计中的技术瓶颈，具有运算能力强、运用范围广、工程应用性好等特点。

Description

一种用于无线通信的高速数字信号一体化处理装置

技术领域

 本发明属于无线通信技术领域。具体涉及一种用于无线通信的高速数字信号一体化处理装置。

背景技术

随着科技的发展，无线通信技术已经广泛应用中人们的日常生活中，而软件无线电技术的出现使得无线通信进入到数字信号处理的时代。针对民用卫星通信、雷达信号处理以及其他高速数据处理等技术要求高、处理速度快的应用场合，国内国外市场上的用于无线通信的数字信号处理平台已经不能满足要求。同时很多应用中要求处理的接收与发射的信号带宽更宽、用户可以进行开发与验证自己的无线通信数字信号处理算法的该高速数字信号处理平台，这些算法包括进行多节点（多节点指32000以上）的FFT运算、调制、解调、同步、纠错等海量数据的高速处理。

总体而言，国内外同类产品存在以下缺点：数据采集带宽及处理带宽不够；数字接收机上的高速A/D、D/A芯片不能达到最大利用，很多数字收发机中的处理芯片速度跟不上这些高速A/D、D/A芯片的最高速度，即这些A/D、D/A芯片在最高速度转换时，处理芯片不能达到这个速度；很多平台的高速A/D、D/A芯片速度虽然达到了，但是其转换精度不能达到令人满意的精度；很多平台资源不够，无法实现调制、解调、同步、FFT等关键的信号处理功能，限制了产品的应用范围；现有的处理平台在功耗、工程实用性等方面存在不足。

中国专利文献库公布了一种名称为《基于软件无线电滤波的无线传输配置及其方法》（专利申请号201010157147.3）的发明专利申请技术，该发明专利申请技术公开了一种无线通信技术领域的基于软件无线电滤波的无线传输装置及其方法，装置包括：射频发射器、射频接收器、发射数字信号处理模块和接收数字信号处理模块，其中：发射数字信号处理模块与射频发射器相连传输数字信号，射频发射器与射频接收器无线相连传输无线模拟信号，射频接收器与接收数字信号处理模块相连传输模拟信号。本发明采用基于EMD的滤波预处理方法，考虑到无线信号的特点，在接收天线接收到信号之后采用EMD方法将信号中遍布所有频段的噪声滤除，在保证滤波精度的同时也保证了无线信号传输的可靠性，效果非常好，能够应用于工业无线通信的滤波方案，为工业无线通信的广泛应用奠定基础。其不足之处在于该发明专利申请技术不能进行无线通信的高速数据处理，A/D数据采集可能会出现速度上或者数据处理上的瓶颈，无法实现大规模的高速调制、解调、同步、FFT等关键的信号处理功能，无法组成一个高速处理阵列从而不能在关键时刻实现对关键信号的综合优化处理，其功耗和工程实用性不强。

发明内容

为了解决现有技术中的不足，提供一种用于无线通信的高速数字信号一体化处理装置，其体积适中、功能强大、适用范围广、工作性能可靠、高速信号处理效果好、能有效的解决国内外同类产品的高速数据处理速度瓶颈、应用范围窄、资源不足等方面的缺陷和不足。

本发明的用于无线通信的高速数字信号一体化处理装置，分为硬件和软件两部分，硬件部分包含五个中频模拟信号接入装置以及分别对应的五块中频信号高速数据处理板卡、一个4/8GHz高速数据转换与射频发射装置及相应的射频高速数据处理板卡、高速互联底板、电源模块、主板、时钟管理装置，时钟管理装置对输入的100MHz时钟进行倍频等相应处理后分别给五个中频模拟信号接入与采集装置及一个4/8GHz高速数据转换与射频发射装置供应相应的时钟信号，五个中频模拟信号接入与采集装置把采集到的中频信号数据传给相应的中频信号高速数据处理板卡，而中频信号高速数据处理板卡插在高速互联底板上，电源模块、主板及射频高速数据处理板卡也插在高速互联底板上，射频高速数据处理板卡控制4/8GHz高速数据转换与射频发射装置进行射频信号的产生与发射;软件部分包含主板中的驱动程序与上层处理应用程序，及FPGA内部的高速信号处理程序，FPGA内部的高速信号处理程序主要完成FPGA内部的采集或者需要发射信号数据的高速处理，主板中的驱动程序主要完成与六块处理板卡的通信与配置，主板中的上层处理应用程序主要对处理卡中的数据进行一个整体的分配与管理。

本发明的所有板卡以及电源均用铝制金属腔体进行包裹，以防止信号串扰等问题的发生，特别是高频信号的影响以及模拟与数字部分的互相干扰，同时还可以对板卡进行散热和加固。

本发明的中频模拟信号接入与采集装置包含中频信号输入接口、A/D转换器，中频信号输入接口以300MHz为中心频率，带宽为200MHz；A/D转换器的采集频率为400MHz，14bit并行数据输出，还可以把一个中频输入信号分给这五个接口。

本发明的4/8GHz高速数据转换与射频发射装置包含一个能够实现4GHz或者8GHz采样的D/A转换器、射频发射装置，其中射频发射装置的带宽为200MHz，利用该高速采样处理器产生一个高达2G/4GHz频率的载波信号，产生这些信号的数据是通过射频高速数据处理板卡中的一个射频信号数据处理FPGA处理，然后利用与4/8GHz高速数据转换与射频发射装置的接口发送给相应的4GHz或者8GHz采样的D/A转换器。

本发明的中频信号高速数据处理板卡为6U板卡，包含中频信号高速数据预处理FPGA、高速数据处理FPGA及综合处理FPGA，中频信号高速数据预处理FPGA、高速数据处理FPGA型号都为Xilinx公司VIRTEX6系列XC6VSX315T1759，综合处理FPGA型号为VIRTEX5系列XC5VSX155T1136，三个FPGA之间具有一百三十个直连IO，一百根IO可以工作中200MHz频率，即三个IO之间的数据带宽为20Gbps，在需要的时候可以把数据传输速度提升到250MHz；相邻中频信号高速数据处理板卡中频信号高速数据预处理FPGA有两组rapid IO相连，相邻中频信号高速数据处理板卡高速数据处理FPGA有两组rapid IO相连，综合处理FPGA之间也利用两组rapid IO相连，这些rapid IO都是通过本身板卡的接口经过底板相连接的，总带宽达到6.25Gbps；综合处理FPGA与底板接口为CPCI-E2.0，为四通道，每通道速度为5.0Gbps，总共数据带宽为16Gbps。

本发明所述的射频高速数据处理板卡为6U板卡，包含一个综合处理FPGA及一个射频信号数据处理FPGA，这两个FPGA之间也采用一百根可以工作中200MHz频率的IO，其数据带宽可以高达20Gbps，在需要的时候可以把数据传输速度提升到250MHz，综合处理FPGA型号为Xilinx公司VIRTEX5系列XC5VSX155T1136，利用其四通道的CPCI-E2.0接口与底板相连，此处数据总带宽为16GBps，该FPGA与与第一块中频信号高速数据处理板卡与最后一块中频信号高速数据处理板卡上的综合处理FPGA利用两组rapid IO相连，总带宽达到6.25Gbps；射频信号数据处理FPGA的型号为Xilinx公司VIRTEX6系列XC6VSX475T，该FPGA与第一块中频信号高速数据处理板卡与最后一块中频信号高速数据处理板卡上的高速数据处理FPGA利用两组rapid IO相连，总带宽达到6.25Gbps。

本发明所述的高速互联底板上具有六片CPCI-E插槽，还有每个插槽对应的板卡的高速互联总线的连接线，该连接线是差分互联总线，具有严格的高速信号完整性，该高速互联底板还具有五个CPCI插槽，以便于增加其他符合CPCI接口功能的板卡，同时还具有电源模块接口，以便于6U电源的顺利接入。

本发明所述的主板为主控制板，X86结构，主频2.5G以上，四核处理器，内部具有250G电子硬盘以及相应的8G内存，对过程中的各个板卡产生的数据进行存储和进行过程记录。

本发明所述的时钟管理装置包含100MHz时钟输入接口、倍频装置、移相器、以及各个时钟输出接口，作为一张板卡插在高速互联底板上，接收主板的控制。其输出接口对各个中频模拟信号接入装置、4/8GHz高速数据转换与射频发射装置、中频信号高速数据处理板卡、射频高速数据处理板卡供给稳定的时钟，以保证系统的运行，可以根据主板的控制来实现输出时钟的时序，还可以使得五块中频信号高速数据处理板卡进行交叉采集。

本发明的用于无线通信的高速数字信号一体化处理装置可以用来实现五路并行400SPS中频数据输入与高速数据处理，由于该采样率可以根据时钟管理装置输入的时钟频率变化，所以每路可以实现100MSPS～400MSPS速率的采集，所以可以进行中频信号的交叉采集，最高采样率可以达到2GSPS。

本发明中所述的交叉采集时通过主板中的应用程序控制时钟管理装置，利用时钟管理装置输出的时钟在频率上一样，但是在相位上相差为等差距，这样实现在同一时钟周期的不同相位采集，然后对数据进行预处理后，通过预处理FPGA之间的rapid IO把数据进行传递，然后根据实际情况把这些数据送给其中一个FPGA，然后利用当初在主板中设定的相位差，把这些采集数据插在一起，完成一个五倍频采集处理，如果不需要这么高的采集频率，可以通过五路采集的自由选择，配合时钟管理装置，获取想要的采样率和通道数。

本发明所述的板卡中FPGA中频信号高速数据处理板卡与射频高速数据处理板卡中FPGA之间的一百根IO在设计硬件的时候采用优化布局布线，PCB上一百根传输线的长度之差控制在100mil，两个相连的FPGA在接口上要对齐，以便于进行布局布线。

本发明的电源充分考虑整机功耗，利用的大部分转换芯片都是转换效率很高的DC-DC电源模块组成的，最后的电源做出6U板卡模式可以直接插入底板。

本发明的用于无线通信的高速数字信号一体化处理装置可以根据用户需求，将无线通信多路接收信号进行采集、处理、存储，在板内和板间的FPGA都具有高带宽的数据传输线，用户可以根据设计需求进行FPGA资源设计的整理与综合，同时利用五路中频数据采集接口进行信号的交叉采集可以使得采集带宽高达2GSPS，这样完全满足绝大部分场合下的无线通信信号采集，同时根据处理过的数据进行数据的发射，可以产生高达4GHz频率的载波射频信号，完全满足无线通信中载波信号的需求，因此用户完全可以根据设计需求，在用于无线通信的高速数字信号一体化处理装置进行无线通信的一体化设计。本发明用于无线通信的高速数字信号一体化处理装置功能完整、运算能力强大、具有很强的环境适应性、克服了A/D采集速度或者FPGA处理速度的瓶颈，能够联调实现调制、解调、同步、FFT等关键的信号处理功能，同时考虑了工程应用性和功耗等特点。

附图说明

图1为本发明的用于无线通信的高速数字信号一体化处理装置的总体结构框图；

图2为本发明的用于无线通信的高速数字信号一体化处理装置的软件工作流程图；

图中，1、2、3、4、5.中频信号输入接口I～V    6.射频发射装置，7、8、9、10、11.中频模拟信号接入装置I～V    12.高速数据转换与射频发射装置     13、14、15、16、17.A/D转换器I～V    18. D/A转换器     19、20、21、22、23.高速数据预处理FPGA I～V    24.射频信号数据处理FPGA，25、26、27、28、29.高速数据处理FPGA I～V    30、31、32、33、34.综合处理FPGA I～V    35.综合处理FPGA    36、37、38、39、40.中频信号高速数据处理板卡I～V    41.射频高速数据处理板卡     42.高速互联底板     43.100MHz时钟输入接口     44.倍频装置     45.移相器     46.时钟输出接口     47.时钟管理装置     48.主板。

具体实施方式

下面结合附图和实施例对本发明作进一步描述。

图1为本发明的用于无线通信的高速数字信号一体化处理装置的总体结构框图。本发明的用于无线通信的高速数字信号一体化处理装置包含硬件部分和控制软件，硬件部分中的时钟管理装置47、主板48、中频信号高速数据处理板卡36、中频信号高速数据处理板卡37、中频信号高速数据处理板卡38、中频信号高速数据处理板卡39、中频信号高速数据处理板卡40、射频高速数据处理板卡41、电源模块49通过相应的接口分别与高速互联底板42连接，时钟管理装置47对输入的时钟进行处理后为中频模拟信号接入装置7、中频模拟信号接入装置8、中频模拟信号接入装置9、中频模拟信号接入装置10、中频模拟信号接入装置11、高速数据转换与射频发射装置12、中频信号高速数据处理板卡I36、中频信号高速数据处理板卡37、中频信号高速数据处理板卡38、中频信号高速数据处理板卡39、中频信号高速数据处理板卡40、射频高速数据处理板卡41提供相应的时钟信号；中频模拟信号接入装置7、中频模拟信号接入装置8、中频模拟信号接入装置9、中频模拟信号接入装置10、中频模拟信号接入装置11接收中频信号并采集，然后把采集的数据送给各自对应的中频信号高速数据处理板卡处理，都通过CPCI-E总线把数据信息送给主板48，主板48通过CPCI-E总线把要发射的数据送给射频高速数据处理板卡41处理，然后通过高速数据转换与射频发射装置12产生射频信号并发射，电源模块49产生各个板卡需要的电源通过高速互联底板42送给各个板卡；控制软件包含设置在主板48的CPU中的驱动程序与上层处理应用程序，分别控制中频信号高速数据处理板卡36、中频信号高速数据处理板卡37、中频信号高速数据处理板卡38、中频信号高速数据处理板卡39、中频信号高速数据处理板卡40、射频高速数据处理板卡41的通信与配置、数据的整体分配与管理；设置在中频信号高速数据处理板卡36、中频信号高速数据处理板卡37、中频信号高速数据处理板卡38、中频信号高速数据处理板卡39、中频信号高速数据处理板卡40、射频高速数据处理板卡41中的FPGA芯片内的高速信号处理程序，高速信号处理程序主要完成数据采集或者需要发射信号数据的高速处理。

所述的所有板卡包括电源模块49均为6U规格的板卡且用铝制金属腔体进行包裹，以防止信号串扰等问题的发生，特别是高频信号的影响以及模拟与数字部分的互相干扰，同时还可以对板卡进行散热和加固。

所述的中频信号高速数据处理板卡，包含五组中频信号高速数据预处理FPGA19、中频信号高速数据预处理FPGA20、中频信号高速数据预处理FPGA 21、中频信号高速数据预处理FPGA 22、中频信号高速数据预处理FPGA 23、高速数据处理FPGA25、高速数据处理FPGA 26、高速数据处理FPGA 27、高速数据处理FPGA 28、高速数据处理FPGA 29及综合处理FPGA30、综合处理FPGA31、综合处理FPGA 32、综合处理FPGA 33、综合处理FPGA 34，所有的中频信号高速数据预处理FPGA及高速数据处理FPGA型号都为Xilinx公司VIRTEX6系列XC6VSX315T1759，所有的综合处理FPGA型号为VIRTEX5系列XC5VSX155T1136，同一块中频信号高速数据处理板卡上三个FPGA之间具有一百三十个直连IO，能够保证一百根IO可以工作中200MHz频率，即三个IO之间的数据带宽为20Gbps，在需要的时候可以把数据传输速度提升到250MHz；相邻两个中频信号高速数据处理板卡中频信号高速数据预处理FPGA有两组rapid IO相连，相邻中频信号高速数据处理板卡高速数据处理FPGA有两组rapid IO相连，综合处理FPGA之间也利用两组rapid IO相连，这些rapid IO都是通过本身板卡的接口经过底板相连接的，总带宽达到6.25Gbps；综合处理FPGA与底板接口为CPCI-E2.0，为四通道，每通道速度为5.0Gbps，总共数据带宽为16Gbps；通过高速互联，本发明中的中频信号高速数据处理板卡36、中频信号高速数据处理板卡37、中频信号高速数据处理板卡38、中频信号高速数据处理板卡39、中频信号高速数据处理板卡40上的五组中频信号高速数据预处理FPGA19、中频信号高速数据预处理FPGA20、中频信号高速数据预处理FPGA 21、中频信号高速数据预处理FPGA 22、中频信号高速数据预处理FPGA 23、高速数据处理FPGA25、高速数据处理FPGA 26、高速数据处理FPGA 27、高速数据处理FPGA 28、高速数据处理FPGA 29及综合处理FPGA30、综合处理FPGA31、综合处理FPGA 32、综合处理FPGA 33、综合处理FPGA 34构成一个的3×5的FPGA矩阵，加上本身所选FPGA具有强大的阵列运算功能，从而构成一个可以用户自由配置资源的无线通信高速高带宽处理平台。

所述的射频高速数据处理板卡41，包含一个综合处理FPGA35及一个射频信号数据处理FPGA24，这两个FPGA之间也采用一百根可以工作中200MHz频率的IO，其数据带宽可以高达20Gbps，在需要的时候可以把数据传输速度提升到250MHz，综合处理FPGA35型号为Xilinx公司VIRTEX5系列XC5VSX155T1136，利用其四通道的CPCI-E2.0接口与底板相连，此处数据总带宽为16GBps，综合处理FPGA35通过两组rapid IO与中频信号高速数据处理板卡36中的综合处理FPGA30相连，还通过两组rapid IO与中频信号高速数据处理板卡40中的综合处理FPGA34相连，同时射频信号数据处理FPGA24通过两组rapid IO与中频信号高速数据处理板卡36中的中频信号高速数据预处理FPGA19相连，还通过两组rapid IO与中频信号高速数据处理板卡40中的中频信号高速数据预处理FPGA23相连，通过互联，射频高速数据处理板卡41上的综合处理FPGA35及射频信号数据处理FPGA24也融入到五块中频信号高速数据处理板卡构成的FPGA阵列中，通过这些高速互联线，实现FPGA计算资源的共享和统一调度。

本发明的五组中频模拟信号接入与采集装置7、中频模拟信号接入与采集装置8、中频模拟信号接入与采集装置9、中频模拟信号接入与采集装置10、中频模拟信号接入与采集装置11都包含中频信号输入接口1、中频信号输入接口2、中频信号输入接口3、中频信号输入接口4、中频信号输入接口5、A/D转换器13、A/D转换器14、A/D转换器15、A/D转换器16、A/D转换器17，所有中频信号输入接口都以300MHz为中心频率，带宽都为200MHz；每个A/D转换器的采集频率高达为400MHz，14bit并行数据输出，通过相对应的中频模拟信号接入与采集装置上的信号中继装置可以把一个中频输入信号分给这五个接口，从而实现同一个信号的交叉采集。

本发明的时钟管理装置47包含100MHz时钟输入接口43、倍频装置44、移相器45、以及时钟输出接口46，作为一张板卡通过CPCI总线接口插在高速互联底板42上，接收主板48的控制。其输出接口对各个中频模拟信号接入装置、高速数据转换与射频发射装置12、中频信号高速数据处理板卡7、中频信号高速数据处理板卡8、中频信号高速数据处理板卡9、中频信号高速数据处理板卡10、中频信号高速数据处理板卡11、射频高速数据处理板卡41供给稳定的时钟，以保证系统的运行，可以根据主板48的控制来实现输出时钟的时序，还可以使得五块中频信号高速数据处理板卡进行交叉采集。

所述的A/D转换器固定在其对应的中频信号高速数据处理板卡上，而其对应的时钟管理装置47的时钟输入也固定在中频信号高速数据处理板卡上，只是为了结构的功能结构的划分把A/D转换器从逻辑结构划到中频模拟信号接入与采集装置。

所述的高速数据转换与射频发射装置12包含一个能够实现4GHz或者8GHz采样的D/A转换器18、射频发射装置6，其中射频发射装置6的带宽为200MHz，利用该高速D/A采样处理器产生一个高达2G/4GHz频率的载波信号，产生这些信号的数据是通过射频高速数据处理板卡41中的一个射频信号数据处理FPGA24处理，然后送给4GHz或者8GHz采样的D/A转换器，通过射频发射装置6发送。

本发明中的D/A转换器18也是按照功能划分在高速数据转换与射频发射装置12上，但是在物理上为了抗震、防摔把D/A转换器18固定在射频高速数据处理板卡41上。

本发明所述的高速互联底板42上具有6片CPCI-E插槽，专门为五块中频信号高速数据处理板卡和射频高速数据处理板卡41设计，每个板卡接口上还有对应的rapid IO的互联总线的设计，而高速互联底板42上也有相应的连接线，以保证FPGA阵列的形成，该连接线是差分互联总线，具有严格的高速信号完整性，该高速互联底板还具有五个CPCI插槽，以便于增加其他符合CPCI接口功能的板卡，同时还具有电源模块49接口，以便于该6U规格电源的顺利接入。

本发明所述的主板48为主控制板，X86结构，主频2.5G以上，4核处理器，内部具有250G电子硬盘以及相应的8G内存，除了对阵及进行控制和进行设计资源的配置和管理外，还对过程中的各个板卡产生的数据进行存储和进行过程记录。

本发明的用于无线通信的高速数字信号一体化处理装置可以直接用来实现五路并行400SPS中频数据输入与高速数据处理，由于该采样率可以根据时钟管理装置47输入的时钟频率变化，所以每路可以实现100MSPS～400MSPS速率的采集，通过时钟管理装置47中的移相器45对5路采集时钟的相位进行操作，可以得到不同相位的同频率时钟信号，利用这些时钟信号可以进行中频信号的交叉采集，最高采样率可以达到2GSPS，相位的计算如下：

当要进行一路采样率时，要用足5路采样，采样时钟的频率都为400MHz，相位为：

r=360°/5=72，即相位分别为0°，72°，144°，216°，288°；

当进行1.6 GSPS采样率时，用4路即可，采样时钟频率都为400MHz；或五路全用，时钟频率320MHz，相位为：

r=360°/5=72，即相位分别为0°，90°，180°，270°；

其他组合依次类推，当进行一些组合时，某路采样没有用到，则在进行数据运算时可以利用高速接口把别板卡的采样数据中该空闲板卡中使用，从而达到FPGA资源的充分利用。

本发明中所述的交叉采集是通过主板48中的应用程序控制时钟管理装置47，利用时钟管理装置47输出的相同频率的时钟，但是在相位上相差为等差距，这样实现在同一时钟周期的不同相位采集，然后对数据进行预处理后，通过预处理FPGA之间的rapid IO把数据进行传递，然后根据实际情况把这些数据送给其中一个FPGA，然后利用当初在主板中设定的相位差，把这些采集数据插在一起，完成一个五倍频采集处理，如果不需要这么高的采集频率，可以通过五路采集的自由选择，配合时钟管理装置47，获取想要的采样率和通道数，也可以通过时钟管理装置产生五路不同的时钟采样频率进行不同的采样。

本发明所述的中频信号高速数据处理板卡36、中频信号高速数据处理板卡37、中频信号高速数据处理板卡38、中频信号高速数据处理板卡39、中频信号高速数据处理板卡40与射频高速数据处理板卡41中各个FPGA之间的一百根IO在设计硬件的时候采用优化布局布线，PCB上一百0根传输线的长度之差控制在100mil，两个相连的FPGA在接口上要对齐，以便于进行布局布线。

本发明的电源模块49充分考虑整机功耗，利用的大部分转换芯片都是转换效率很高的DC-DC电源模块组成的，进行可以控制其发热量，最后的电源做出6U板卡模式可以直接插入底板。

本发明中所述的驱动程序主要针对六个高速高宽带数据信号处理板卡中的CPCI-E总线以及时钟管理装置47中的CPCI接口设计，通过这些接口读取板卡中的状态信息以及各种数据，对上层处理应用程序发送的指令进行解析后发送给相应的板卡；所述的上层处理应用程序主要根据用户的需求配置六个高速高宽带数据信号处理板卡中的资源以及时钟管理装置47的时钟信号的产生，同时对各个板卡产生的数据进行分析和管理；FPGA中的程序主要以VHDL或verilog HDL为主，完成五路中频模拟信号数据采集的控制、数据的预处理以及各种数据的收发，完成调制、解调、同步、抽取、FFT等关键的信号处理功能，实现PCI-E2.0协议，完成CPCI-E接口的控制与通信，保证数据的高速收发。

图2为本发明的用于无线通信的高速数字信号一体化处理装置的软件工作流程图，如图所示，开机后，打开主板48，在开启主板48的同时自动启动了其他所有板卡的工作，通过主板48开始配置各个板卡，这些配置包含中频信号高速数据处理板卡36、中频信号高速数据处理板卡37、中频信号高速数据处理板卡38、中频信号高速数据处理板卡39、中频信号高速数据处理板卡40与射频高速数据处理板卡41中A/D转换器与D/A转换器的采样率，五个A/D转换器交叉采集模式选择，FPGA阵列联合处理模式，配置完毕后相应的中频模拟信号接入与采集装置开始接收模拟信号并采集，然后送给中频信号高速数据处理板卡中的FPGA处理，把处理的数据通过CPCI-E送给主板48处理，经过处理后需要通过CPCI-E总线发送相应的指令给射频高速数据处理板卡，这些指令通过射频高速数据处理板卡处理后通过高速数据转换与射频发射装置12发送出去，发送完毕后判断是否完成工作，如果完成则结束，没有完成则判断是否要更换相应的模式如更改A/D转换器的采样率、更改交叉采样模式、更改FPGA阵列处理模式，更改配置完成后继续进入接收模拟信号并采集数据，如果不用更改则继续接收模拟信号并采集数据。

Claims (5)

1.一种用于无线通信的高速数字信号一体化处理装置，其特征在于：所述的装置包含硬件部分和控制软件，

硬件部分中的时钟管理装置（47）、主板（48）、中频信号高速数据处理板卡I～V（36、37、38、39、40）、射频高速数据处理板卡（41）、电源模块（49）通过相应的接口分别与高速互联底板（42）连接，时钟管理装置（47）对输入的时钟进行处理后为中频模拟信号接入装置I～V（7、8、9、10、11）、高速数据转换与射频发射装置（12）、中频信号高速数据处理板卡I～V（36、37、38、39、40）、射频高速数据处理板卡（41）提供相应的时钟信号；中频模拟信号接入装置I～V(7、8、9、10、11)接收中频信号并采集，然后把采集的数据送给各自对应的中频信号高速数据处理板卡I～V(36、37、38、39、40)处理，均通过CPCI-E总线把数据信息输送到主板(48)，主板（48）通过CPCI-E总线把要发射的数据输送到射频高速数据处理板卡(41)处理，然后通过高速数据转换与射频发射装置（12）产生射频信号并发射，电源模块（49）产生各个板卡需要的电源通过高速互联底板（42）送给各个板卡；

控制软件包含设置在主板（48）的CPU中的驱动程序与上层处理应用程序，分别控制中频信号高速数据处理板卡I～V（36、37、38、39、40）、射频高速数据处理板卡（41）的通信与配置、数据的整体分配与管理；设置在中频信号高速数据处理板卡I～V（36、37、38、39、40）、射频高速数据处理板卡（41）中的FPGA芯片内的高速信号处理程序，高速信号处理程序主要完成数据采集或者需要发射信号数据的高速处理。

2. 根据权利要求1所述的用于无线通信的高速数字信号一体化处理装置，其特征在于：所述的中频信号高速数据处理板卡I～V（36、37、38、39、40）的结构相同，均包含中频信号高速数据预处理FPGA、高速数据处理FPGA及综合处理FPGA，三种FPGA均采用Xilinx公司的产品三种FPGA采用一百根高速IO相连，中频信号高速数据处理板卡间采用rapid IO相连。

3. 根据权利要求1所述的用于无线通信的高速数字信号一体化处理装置，其特征在于：所述的射频高速数据处理板卡（41），包含一个综合处理FPGA（35）及一个射频信号数据处理FPGA（24），均采用Xilinx公司的产品，上述两个FPGA之间采用100根IO相连，综合处理FPGA（35）通过rapid IO分别与中频信号高速数据处理板卡I、V（36、40）中的综合处理FPGA相连，射频信号数据处理FPGA（24）分别通过rapid IO与中频信号高速数据处理板卡（36、40）中的中频信号高速数据预处理FPGA相连。

4. 根据权利要求1所述的用于无线通信的高速数字信号一体化处理装置，其特征在于：所述的任一中频模拟信号接入与采集装置I～V（7、8、9、10、11）中的中频信号输入接口把接收的中频模拟信号送给A/D转换器采集，A/D转换器采用采样率为400MHz，14bit并行数据输出的ADC。

5. 根据权利要求1所述的用于无线通信的高速数字信号一体化处理装置，其特征在于：所述的高速数据转换与射频发射装置（12）中的D/A转换器（18）从射频信号数据处理FPGA（24）得到的数据通过转换后输送到射频发射装置（6）。

Images