CN205229465U - 多模gnss接收机的基带芯片及多模gnss接收机 - Google Patents

Abstract

本实用新型公开了一种多模GNSS接收机的基带芯片及多模GNSS接收机，包括射频前端模块、处理器和基带芯片；所述射频前端模块接收卫星信号，并转换成中频信号输出至基带芯片中的卫星信号解调模块进行解调，以生成导航电文和观测数据经由基带芯片中的地址和数据总线控制逻辑电路传输至处理器，以生成定位导航数据；所述处理器输出配置数据，经由基带芯片中的SPI主控制器传输至所述前端射频模块，对所述前端射频模块的工作参数进行配置。本实用新型的基带芯片尺寸小、功耗低，可以对多个导航卫星系统的不同频点的导航卫星信号实现快速捕获和解调处理，为多模GNSS接收机的小型化、低功耗、低成本设计提供了基础芯片支持。

Description

多模GNSS接收机的基带芯片及多模GNSS接收机

技术领域

本实用新型属于卫星信号接收设备技术领域，具体地说，是涉及一种用于多模GNSS接收机的基带芯片以及基于所述基带芯片设计的多模GNSS接收机。

背景技术

随着GPS/GLONASS/北斗等卫星定位系统技术的成熟发展，卫星导航应用已经遍及陆地、海洋、航空和航天等各类军事和民用领域，并已初步形成一个跨学科、跨行业的国际性综合高新技术产业。为避免国外厂商对于核心技术的垄断，国内已经自主开发了多项核心技术，主要包括基带信号处理技术、EDA（EDA：ElectronicDesignAutomation，电子设计自动化）设计技术、芯片设计技术等。其中，基带信号处理技术和芯片设计技术是未来接收机技术发展的核心。

根据接收机的信号处理流程，目前国内针对GPS/GLONASS/北斗多模GNSS（GNSS：GlobalNavigationSatelliteSystem，全球导航卫星系统）接收机的基带提出的主流设计方法是采用国外通用FPGA芯片完成接收机信号的处理，其成本超过接收机整体软硬件成本的三分之一。

基于FPGA芯片实现基带信号处理的最大优点是数据处理设计代码修改灵活，其主要缺点是尺寸大、功耗大、成本高。为实现接收机信号处理，所选用的FPGA芯片必须达到中等规模以上，在针对技术研发和数量较少的应用场合，采用FPGA具有优势，但对于产业化和小型化、低功耗的应用需求，则不能采用FPGA进行卫星导航接收机的设计。

发明内容

本实用新型的目的在于提供一种用于多模GNSS接收机的基带芯片，为实现多模GNSS接收机的小型化、低功耗、低成本设计提供硬件上的支持。

为解决上述技术问题，本实用新型采用以下技术方案予以实现：

一种多模GNSS接收机的基带芯片，包括多路卫星信号解调模块、存储器、地址和数据总线控制逻辑电路、中断和片选控制逻辑电路、异步串行接口电路、SPI主控制器以及系统时钟锁相环电路；所述多路卫星信号解调模块用于对不同频点的导航卫星信号进行解调，以生成导航电文和观测数据；所述存储器连接所述的卫星信号解调模块，存储所述的导航电文和观测数据；所述地址和数据总线控制逻辑电路连接所述的存储器，以并行的方式传输所述的导航电文和观测数据；所述中断和片选控制逻辑电路连接所述的卫星信号解调模块，接收片选信号并传输至所述的卫星信号解调模块，以选择其中一路卫星信号解调模块运行，并在所述卫星信号解调模块生成导航电文和观测数据后，生成中断信号输出；所述异步串行接口电路以串行的方式输出定位导航数据；所述SPI主控制器传输用于配置前端射频模块的工作参数的数据；所述系统时钟锁相环电路产生高速时钟信号，输出至所述的卫星信号解调模块、地址和数据总线控制逻辑电路、中断和片选控制逻辑电路、异步串行接口电路以及SPI主控制器。

优选的，所述卫星信号解调模块设置有4路，分别对GPS卫星信号、GLONASS卫星信号、BD2-B1北斗卫星信号和BD2-S北斗卫星信号进行解调。

优选的，所述异步串行接口电路设置有4路，其中一路用于以串行的方式输出导航电文和观测数据，另外三路用于接收外部指令或者与外部的用户设备交互数据。

为了对所述基带芯片中的各个功能模块的工作状态是否正常进行测试，在所述基带芯片中还设置有测试模块，连接所述的卫星信号解调模块、地址和数据总线控制逻辑电路、中断和片选控制逻辑电路、异步串行接口电路和SPI主控制器，对各功能模块中的逻辑电路的工作状态进行检测。

基于上述多模GNSS接收机的基带芯片，本实用新型还提出了一种多模GNSS接收机，包括射频前端模块、处理器和基带芯片；在所述基带芯片中设置有多路卫星信号解调模块、存储器、地址和数据总线控制逻辑电路、中断和片选控制逻辑电路、异步串行接口电路、SPI主控制器以及系统时钟锁相环电路；所述多路卫星信号解调模块用于对不同频点的导航卫星信号进行解调，以生成导航电文和观测数据；所述存储器连接所述的卫星信号解调模块，存储所述的导航电文和观测数据；所述地址和数据总线控制逻辑电路连接所述的存储器，以并行的方式传输所述的导航电文和观测数据；所述中断和片选控制逻辑电路连接所述的卫星信号解调模块，接收片选信号并传输至所述的卫星信号解调模块，以选择其中一路卫星信号解调模块运行，并在所述卫星信号解调模块生成导航电文和观测数据后，生成中断信号输出；所述异步串行接口电路以串行的方式输出定位导航数据；所述SPI主控制器传输用于配置前端射频模块的工作参数的数据；所述系统时钟锁相环电路产生高速时钟信号，输出至所述的卫星信号解调模块、地址和数据总线控制逻辑电路、中断和片选控制逻辑电路、异步串行接口电路以及SPI主控制器；所述射频前端模块接收导航卫星信号，并转换成中频数字信号输出至基带芯片中的卫星信号解调模块进行解调；通过所述卫星信号解调模块生成的导航电文和观测数据经由基带芯片中的地址和数据总线控制逻辑电路传输至所述的处理器，以生成定位导航数据，经由所述基带芯片中的异步串行接口电路输出；所述处理器输出配置数据，经由基带芯片中的SPI主控制器传输至所述前端射频模块，对所述前端射频模块的工作参数进行配置；所述处理器输出片选信号至所述基带芯片中的中断和片选控制逻辑电路，并接收所述中断和片选控制逻辑电路输出的中断信号。

进一步的，所述处理器输出读使能信号和写使能信号至所述基带芯片中的存储器和地址和数据总线控制逻辑电路，对所述存储器进行读、写使能控制。

又进一步的，所述基带芯片中的系统时钟锁相环电路接收射频前端模块输出的时钟信号，以产生所述的高速时钟信号，用于基带芯片中各功能模块的逻辑电路运行。

优选的，在所述射频前端模块中设置有依次连接的天线、低噪声放大器、射频电路及A/D转换器；所述A/D转换器连接所述基带芯片中的卫星信号解调模块，传输所述的中频数字信号；所述射频电路连接所述基带芯片中的SPI主控制器，接收所述的配置数据。

优选的，在所述多模GNSS接收机中还可以设置存储芯片，连接所述的处理器，保存所述处理器生成的数据。

为了实现人机交互，在所述多模GNSS接收机中还设置有人机交互设备，分别连接所述的处理器和所述基带芯片中的异步串行接口电路，接收外部指令并显示所述的定位导航数据。

与现有技术相比，本实用新型的优点和积极效果是：本实用新型的基带芯片尺寸小、功耗低，可以对GPS-L1/GLONASS-L1/BD1-S/BD2-B1三个导航卫星系统共4个频点的导航卫星信号实现快速捕获和解调处理，为多模GNSS接收机的小型化、低功耗、低成本设计提供了基础芯片支持。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例而已，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1是本实用新型所提出的基带芯片的一种实施例的电路原理框图；

图2是本实用新型所提出的多模GNSS接收机的一种实施例的电路原理框图。

具体实施方式

下面结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本实用新型中的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

为了使本实用新型技术方案的优点更加清楚，下面结合附图和实施例对本实用新型作详细地说明。

实施例一，本实施例针对现有基于FPGA实现的基带芯片所存在的尺寸大、功耗大、成本高的问题，提出了一种基于ASIC（ASIC：ApplicationSpecificIntegratedCircuit）实现的基带芯片（以下称之为基带ASIC芯片），应用在卫星接收系统中可以实现对导航卫星信号的快速捕获、跟踪和信号解调处理。为了使所述的基带ASIC芯片兼具有接收不同导航卫星发射的不同频点的卫星信号的能力，本实施例在所述基带ASIC芯片中集成设置有多路卫星信号解调模块，以集成设置4路卫星信号解调模块Demodulator1-Demodulator4为例进行说明，如图1所示，以分别对GPS卫星信号、GLONASS卫星信号、BD2-B1北斗卫星信号和BD2-S北斗卫星信号这三个导航卫星系统共四个频点的导航卫星信号进行解调处理，并生成导航电文和观测数据输出。

具体来讲，可以配置卫星信号解调模块Demodulator1接收并解调频率为1575.42MHz的GPS-L1卫星信号；配置卫星信号解调模块Demodulator2接收并解调频率为1602.5625MHz-1615.5000MHz的GLONASS-L1卫星信号；配置卫星信号解调模块Demodulator3接收并解调频率为1561.098MHz的BD2-B1卫星信号；配置卫星信号解调模块Demodulator4接收并解调频率为2491.75MHz的BD1-S卫星信号。

为了对通过所述卫星信号解调模块Demodulator1-Demodulator4解调输出的导航电文和观测数据进行存储，本实施例在所述基带ASIC芯片中还集成设置有存储器，优选采用高速数据内存SRAM，通过地址和数据总线控制逻辑电路U2连接所述的卫星信号解调模块Demodulator1-Demodulator4，并在外部处理器输出的读使能信号/WE、写使能信号/OE和片选信号/CE的控制下，完成导航电文和观测数据的读写操作。

为了对各路卫星信号解调模块Demodulator1-Demodulator4的工作状态进行控制，本实施例在所述基带ASIC芯片中还集成设置有中断和片选控制逻辑电路U1，连接所述的卫星信号解调模块Demodulator1-Demodulator4，并接收外部处理器发出的复位信号/RST和片选信号/GCS、/NCS、/CCS、/BCS，以控制各路卫星信号解调模块Demodulator1-Demodulator4复位，或者选择其中一路卫星信号解调模块进入工作状态，接收前端射频模块输出的中频信号，并进行解调处理，以生成导航电文和观测数据。

所述中断和片选控制逻辑电路U1在其中一路卫星信号解调模块解调生成导航电文和观测数据后，生成中断信号/INT0，通知外部的处理器重新读取观测数据，以完成定位功能。

通过本实施例的中断和片选控制逻辑电路U1还可以进一步生成秒脉冲信号PPS，以满足外围电路的其他工作需要。

在本实施例的基带ASIC芯片中还集成设置有至少一路异步串行接口电路QUAD-UART，如图1所示，以用于将处理器生成的定位导航数据传送给用户。本实施例以在基带ASIC芯片中设置四路异步串行接口电路QUAD-UART为例，处理器可以通过其中一路异步串行接口电路QUAD-UART向用户输出定位导航数据，其余三路异步串行接口电路QUAD-UART可以用于接收外部指令或者连接用户的其他设备，以进行数据交互等目的。

本实施例在所述基带ASIC芯片中还集成设置有SPI主控制器SPIMaster，其作为接收机中处理器与射频前端模块之间的数据通讯接口链路，用于并行数据和串行SPI通信的协议换换，实现对射频前端模块的工作参数的配置。

为了给基带ASIC芯片中各功能模块中的逻辑电路提供其运行所需的高速时钟信号，本实施例在所述基带ASIC芯片中还集成设置有系统时钟锁相环电路CLOCK_PLL，如图1所示，接收接收机中射频前端模块输出的时钟信号CLK0或CLK1，并产生n倍频（n为1-10之间的整数）的高速时钟信号CLK2输出，同时满足基带ASIC芯片内部所有功能模块（例如：卫星信号解调模块、地址和数据总线控制逻辑电路、中断和片选控制逻辑电路、异步串行接口电路以及SPI主控制器等）中的逻辑电路的高速运行要求。

本实施例在所述基带ASIC芯片中还集成设置有测试模块U3，接收机中的处理器可以通过并行总线Test0…Test7访问测试模块U3，对基带ASIC芯片内部的各功能模块的工作状态实现检测。

将本实施例的基带ASIC芯片应用在接收机中，配合射频前端模块和处理器等功能模块可以构建出多模GNSS接收机，满足对多类导航卫星系统的信号接收要求。

如图2所示，在本实施例的多模GNSS接收机中，射频前端模块用于接收导航卫星系统发射的导航卫星信号，并转换成中频数字信号IF，发送至基带ASIC芯片进行解调。在本实施例的射频前端模块中设置有天线ANT、低噪声放大器LNA、射频电路及A/D转换器。通过导航卫星系统发射的导航卫星信号经由天线ANT接收并转换成射频模拟信号后，输出至低噪声放大器LNA进行信号的放大处理。放大后的射频模拟信号RX_IN经由射频电路进行下变频处理、滤波及增益控制后，输出至A/D转换器进行模数转换，经过量化后产生基带ASIC芯片处理所需的中频数字信号IF。在本实施例中，优选产生差分格式的中频数字信号IF，输出至基带ASIC芯片进行信号解调处理。

具体来讲，当用户需要接收某一导航卫星系统发射的导航卫星信号时，以接收GPS卫星信号为例进行说明，用户可以首先通过用户设备或者设置在多模GNSS接收机上的人机交互设备选择所要接收的卫星信号类型，比如选择“GPS”，以生成控制指令传输至所述的处理器。所述处理器根据用户的选择，首先通过基带ASIC芯片中的SPI主控制器SPIMaster向前端射频模块输出配置信息SDO，对前端射频模块的工作参数进行配置，控制前端射频模块接收GPS导航卫星系统发射的GPS-L1导航卫星信号，同时置片选信号/GCS为有效状态，置片选信号/NCS、/CCS、/BCS为无效状态，从而选择卫星信号解调模块Demodulator1进入工作状态，接收前端射频模块输出的差分中频数字信号GI0/GQ0、GI1/GQ1，并进行解调处理后，生成导航电文和观测数据暂存于高速数据内存SRAM中，同时通知中断和片选控制逻辑电路U1观测信息已更新，进而由中断和片选控制逻辑电路U1产生中断信号/INT0发送至所述的处理器。所述处理器在接收到中断信号/INT0后，访问基带ASIC芯片的高速数据内存地址和数据总线A0-A11、D0-D15，读取高速数据内存SRAM中的导航电文和观测数据，以生成定位导航数据，经由基带ASIC芯片的其中一路异步串行接口电路QUAD-UART，以串行方式向用户输出定位导航数据TXA、RXA，完成卫星定位功能。

对于其他类型的导航卫星信号，则可以通过置相应的片选信号/NCS、/CCS或/BCS为有效状态，进而选择卫星信号解调模块Demodulator2、Demodulator3或Demodulator4进入工作状态，以接收和解调GLONASS-L1、BD2-B1或BD1-S导航卫星信号。图1中，NI0/NQ0、NI1/NQ1为前端射频模块对GLONASS-L1导航卫星信号进行变换处理后输出的中频数字信号，利用卫星信号解调模块Demodulator2对其进行解调；CI0/CQ0、CI1/CQ1为前端射频模块对BD2-B1导航卫星信号进行变换处理后输出的中频数字信号，利用卫星信号解调模块Demodulator3对其进行解调；BI0/BQ0、BI1/BQ1为前端射频模块对BD1-S导航卫星信号进行变换处理后输出的中频数字信号，可以利用卫星信号解调模块Demodulator4对其进行解调处理，以生成导航电文和观测数据。

此外，在本实施例的多模GNSS接收机中还可以进一步设置存储芯片，连接所述的处理器，用于存储处理器的应用程序并对处理器产生的定位导航数据进行存储。

本实施例的基带ASIC芯片与相同功能的基带FPGA芯片相比，在面积上，基带FPGA芯片可达到基带ASIC芯片的1.5倍以上，基带FPGA芯片功耗则至少是基带ASIC芯片的10倍，特别是在接收机产业化生产时，采用基带FPGA芯片的成本会超过基带ASIC芯片至少15倍。采用本实施例的基带ASIC芯片，能够实现多模GNSS接收机的小型化、低功耗、低成本设计。

当然，上述说明并非是对本实用新型的限制，本实用新型也并不仅限于上述举例，本技术领域的普通技术人员在本实用新型的实质范围内所做出的变化、改型、添加或替换，也应属于本实用新型的保护范围。

Claims (10)

1.一种多模GNSS接收机的基带芯片，其特征在于，包括：

多路卫星信号解调模块，用于对不同频点的导航卫星信号进行解调，以生成导航电文和观测数据；

存储器，连接所述的卫星信号解调模块，存储所述的导航电文和观测数据；

地址和数据总线控制逻辑电路，连接所述的存储器，以并行的方式传输所述的导航电文和观测数据；

中断和片选控制逻辑电路，连接所述的卫星信号解调模块，接收片选信号并传输至所述的卫星信号解调模块，以选择其中一路卫星信号解调模块运行，并在所述卫星信号解调模块生成导航电文和观测数据后，生成中断信号输出；

异步串行接口电路，以串行的方式输出定位导航数据；

SPI主控制器，传输用于配置前端射频模块的工作参数的数据；

系统时钟锁相环电路，产生高速时钟信号，输出至所述的卫星信号解调模块、地址和数据总线控制逻辑电路、中断和片选控制逻辑电路、异步串行接口电路以及SPI主控制器。

2.根据权利要求1所述的多模GNSS接收机的基带芯片，其特征在于：所述卫星信号解调模块设置有4路，分别对GPS卫星信号、GLONASS卫星信号、BD2-B1北斗卫星信号和BD2-S北斗卫星信号进行解调。

3.根据权利要求1所述的多模GNSS接收机的基带芯片，其特征在于：所述异步串行接口电路设置有4路，其中一路用于以串行的方式输出导航电文和观测数据，另外三路用于接收外部指令或者与外部的用户设备交互数据。

4.根据权利要求1至3中任一项所述的多模GNSS接收机的基带芯片，其特征在于：在所述基带芯片中还设置有测试模块，对所述的卫星信号解调模块、地址和数据总线控制逻辑电路、中断和片选控制逻辑电路、异步串行接口电路和SPI主控制器的工作状态进行检测。

5.一种多模GNSS接收机，其特征在于：包括射频前端模块、处理器和如权利要求1至4中任一项所述的多模GNSS接收机的基带芯片；所述射频前端模块接收导航卫星信号，并转换成中频数字信号输出至所述基带芯片中的卫星信号解调模块进行解调；通过所述卫星信号解调模块生成的导航电文和观测数据经由所述基带芯片中的地址和数据总线控制逻辑电路传输至所述的处理器，以生成定位导航数据，经由所述基带芯片中的异步串行接口电路输出；所述处理器输出配置数据，经由基带芯片中的SPI主控制器传输至所述前端射频模块，对所述前端射频模块的工作参数进行配置；所述处理器输出片选信号至所述基带芯片中的中断和片选控制逻辑电路，并接收所述中断和片选控制逻辑电路输出的中断信号。

6.根据权利要求5所述的多模GNSS接收机，其特征在于：所述处理器输出读使能信号和写使能信号至所述基带芯片中的存储器和地址和数据总线控制逻辑电路。

7.根据权利要求5所述的多模GNSS接收机，其特征在于：所述基带芯片中的系统时钟锁相环电路接收射频前端模块输出的时钟信号，以产生所述的高速时钟信号。

8.根据权利要求5至7中任一项所述的多模GNSS接收机，其特征在于：在所述射频前端模块中设置有依次连接的天线、低噪声放大器、射频电路及A/D转换器；所述A/D转换器连接所述基带芯片中的卫星信号解调模块，传输所述的中频数字信号；所述射频电路连接所述基带芯片中的SPI主控制器，接收所述的配置数据。

9.根据权利要求8所述的多模GNSS接收机，其特征在于：在所述多模GNSS接收机中还设置有存储芯片，连接所述的处理器。

10.根据权利要求8所述的多模GNSS接收机，其特征在于：在所述多模GNSS接收机中还设置有人机交互设备，分别连接所述的处理器和所述基带芯片中的异步串行接口电路，接收外部指令并显示所述的定位导航数据。