CN102982205A - 一种用于数字电路设计的固定极性转换方法 - Google Patents

Abstract

本发明公开了一种用于数字电路设计的固定极性转换方法，首先读入包含无关项的布尔逻辑函数的SOP展开式；然后利用快速列表技术分别建立最小项索引表和无关项索引表；最后搜索最优无关项取舍，选择合适的无关项写入FPRM函数式，得到与项最少的FPRM展开式；优点是实现了数字电路设计过程中包含无关项的Boolean逻辑函数的SOP展开式到RM展开式的固定极性的转换，通过对10个MCNC Benchmark电路进行测试，结果表明：与不考虑无关项的固定极性转换方法相比，本发明能有效简化FPRM展开式，获得面积较小，功耗较低，速度较快的RM逻辑电路。

Description

一种用于数字电路设计的固定极性转换方法

技术领域

本发明涉及数字电路设计技术领域，尤其是涉及一种用于数字电路设计的固定极性转换方法，本方法主要针对包含无关项的RM逻辑函数。

背景技术

数字电路一般用AND/OR/NOT（与/或/非）组成完备集的Boolean（布尔）逻辑实现。然而，部分电路，如算术电路、通信电路和奇偶校验电路，用RM（Reed-Muller，里德穆勒）逻辑实现时，具有面积、功耗和速度等方面的显著优势。此外，用RM逻辑实现的数字电路还表现出更好的可测试性。RM逻辑主要由XNOR/OR（同或/或）或者XOR/AND（异或/与）运算组成，FPRM（固定极性里德穆勒）展开式是一种重要的RM逻辑展开式。

FPRM展开式可通过极性转换从Boolean逻辑SOP(Sum-of-Products)展开式得到，如文献1（P.Wang,X.Chen.Tabular techniques for OR-Coincidence logic[J].Journal ofelectronics(China).2006,23(2):269-273）（汪鹏君,陈偕雄.基于或-符合逻辑的快速列 表技术[J].电子学报(中国).2006,23(2):269-273）中提出的快速列表转换方法和文献2（B.A.Al Jassani,N.Urquhart,A.E.A.Almaini.Manipulation and optimisation techniquesfor Boolean logic[J].IET Computers and Digital Techniques.2010,4(3):227-239）（B.A.Al  Jassani,N.Urquhart,A.E.A.Almaini.布尔逻辑的处理与优化技术[J].英国工程技术学会计算机与数字技术.2010,4(3):227-239）中提出的一种SOP展开式和FPRM展开式相互转换的方法。但上述两种极性转换方法都没有考虑SOP展开式中可能存在的无关项。无关项是Boolean逻辑函数SOP展开式中一种特殊的最小项，无论是否将其写入展开式，都不影响逻辑函数的功能，然而适当地选择部分无关项写入Boolean逻辑函数SOP展开式，可使对应的FPRM展开式更加简化，从而简化数字电路，使其功耗、延时等得到优化。因此，在数字电路设计中，对包含无关项的逻辑函数SOP展开式和FPRM展开式极性转换的研究具有现实意义。

发明内容

本发明所要解决的技术问题是提供一种用于数字电路设计的固定极性转换方法，该方法可以将包含无关项的Boolean逻辑SOP展开式转换为简化的FPRM展开式，从而获得面积较小，功耗较低，速度较快的RM逻辑电路。

本发明解决上述技术问题所采用的技术方案为：一种用于数字电路设计的固定极性转换方法，首先读入包含无关项的布尔逻辑函数的SOP展开式；然后利用快速列表技术分别建立最小项索引表和无关项索引表；最后搜索最优无关项取舍，选择合适的无关项写入FPRM函数式，得到与项最少的FPRM展开式；具体过程如下：

①读入布尔电路，将布尔电路用包含无关项的布尔逻辑函数的SOP展开式表示为： $f(x_{n-1},x_{n-2},...,x_c,...,x_0)=\underset{i=0}{\overset{2^n-1}{\mathrm{\Σ}}}{a}_i{m}_i+\underset{i=0}{\overset{2^n-1}{\mathrm{\Σ}}}{d}_i{m}_i,$ 其中∑为或运算符，n为函数f(x_n-1,x_n-2,...,x_c，...，x₀)的输入变量数，(x_n-1,x_n-2,…,x_c，...，x₀)为函数f(x_n-1,x_n-2,...,x_c，...，x₀)的n个输入变量，m_i代表最小项，m_i用符号表示为

i为最小项序数，且0≤i≤2ⁿ-1，i用二进制形式表示为i_n-1 i_n-2...i_c....i₀，c为正整数且0≤c≤n-1，与i_c有如下关系：当i_c=0时，当i_c=1时，

a_i为最小项系数且a_i∈{0,1}，当a_i=0时表示m_i不在SOP展开式中出现，当a_i=1时表示m_i在SOP展开式中出现，d_i为无关项系数且d_i∈{0,1}，当d_i=0时表示m_i不属于无关项，当d_i=1时表示m_i属于无关项；布尔逻辑函数的SOP展开式中包含k个无关项，分别记为d_k-1、d_k-2、…、d_j…、d₀，用W代表无关项取舍，表示各无关项是否写入逻辑函数的SOP展开式，W用k位的二进制形式表示为w_k-1 w_k-2…w_j…w₀，其中，w_j=0表示所对应的无关项d_j不写入SOP展开式，w_j=1表示所对应的无关项d_j写入SOP展开式；将包含无关项的布尔逻辑函数的SOP展开式转换为FPRM函数式，FPRM函数式表示为 $f^p(x_{n-1},x_{n-2},...,x_c,...,x_0)=\⊕\underset{i=0}{\overset{2^n-1}{\mathrm{\Σ}}}{b}_i{\mathrm{\π}}_i,$ 其中p为变量极性，p用二进制数表示为p_n-1 p_n-2...p_c...p₀，代表n个变量在FPRM展开式中的出现方式；为XOR运算；π_i为FPRM展开式中的与项，b_i∈{0,1}，当b_i=0时表示π_i不写入FPRM展开式，当b_i=1时表示π_i写入FPRM展开式；

②采用快速列表技术将SOP展开式中所有的最小项转换为其相应的与项，并将所有的最小项所产生的与项保存到最小项索引表中，得到最小项索引表；

③采用快速列表技术将SOP展开式中所有的无关项转换为其相应的与项，并将所有的无关项所产生的与项保存到无关项索引表中，得到无关项索引表；

④结合无关项索引表与最小项索引表搜索最优无关项取舍，选择合适的无关项写入FPRM函数式，得到与项最少的FPRM展开式。

建立得到最小项索引表的具体过程为：

②-1将SOP展开式中所有的最小项用二进制形式表示；

②-2将所要求的极性转换为二进制形式，并与所有的最小项进行异或操作，得到新的最小项；

②-3初始化最小项索引表，赋值为0，长度为2ⁿ，其中n为变量数；

②-4针对步骤②-2中得到的每个新的最小项，统计0位的个数，记为t，以0位为无关位，产生2^t个相关与项，并更新最小项索引表中与项的项数；

②-5重复步骤②-4，直到所有的新的最小项转换完毕。

建立得到无关项索引表的具体过程为：

③-1将SOP展开式中所有的无关项用二进制形式表示；

③-2将所要求的极性转换为二进制形式，并与所有的无关项进行异或操作，得到新的无关项；

③-3初始化无关项索引表，赋值为0，长度为2ⁿ，其中n为变量数；

③-4针对步骤③-2得到的每个新的无关项，统计0位的个数，记为t，以0位为无关位，产生2^t个相关与项，并更新无关项索引表中与该无关项相对应的位；

③-5重复步骤③-4，直到所有的新的无关项转换完毕。

搜索最优无关项取舍，得到与项最少的FPRM展开式的具体过程为：

④-1将无关项索引表的值用二进制形式表示；

④-2将无关项取舍W用二进制形式表示，1<W＜2^k-1；

④-3建立一个空的FPRM与项系数索引表；

④-4将无关项索引表的值和无关项取舍W进行按位与操作，计算其结果中1的个数，并与最小项索引表的值相加，两者之和存于FPRM与项系数索引表；

④-5FPRM与项系数索引表中项数为奇数的项即为FPRM函数式中的b_i=1时的与项π_i，统计得其数量记为products；

④-6将步骤④-5中得到的π_i代入FPRM函数式 $f^p(x_{n-1},x_{n-2},...,x_c,...,x_0)=\&CirclePlus;\underset{i=0}{\overset{2^n-1}{\mathrm{\&Sigma;}}}{b}_i{\mathrm{\&pi;}}_i$ 中，得到无关项取舍为W时的FPRM展开式；

④-7将W的值加1；

④-8重复步骤④-2~④-7，与项数量products最小的FPRM展开式，即为最终要求的FPRM展开式。

与现有技术相比，本发明的优点在于通过首先读入包含无关项的布尔逻辑函数的SOP展开式；然后利用快速列表技术分别建立最小项索引表和无关项索引表；最后搜索最优无关项取舍，选择合适的无关项写入FPRM函数式，得到与项最少的FPRM展开式，实现了数字电路设计过程中包含无关项的Boolean逻辑函数的SOP展开式到RM展开式的固定极性的转换，通过对10个MCNC Benchmark电路进行测试，结果表明：与不考虑无关项的固定极性转换方法相比，本发明能有效简化FPRM展开式，从而得到面积较小，功耗较低，速度较快的RM逻辑电路。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

实施例：一种用于数字电路设计的固定极性转换方法，首先读入包含无关项的布尔逻辑函数的SOP展开式；然后利用快速列表技术分别建立最小项索引表和无关项索引表；最后搜索最优无关项取舍，选择合适的无关项写入FPRM函数式，得到与项最少的FPRM展开式；具体过程如下：

①读入布尔电路，将布尔电路用包含无关项的布尔逻辑函数的SOP展开式表示为： $f(x_{n-1},x_{n-2},...,x_c,...,x_0)=\underset{i=0}{\overset{2^n-1}{\mathrm{\&Sigma;}}}{a}_i{m}_i+\underset{i=0}{\overset{2^n-1}{\mathrm{\&Sigma;}}}{d}_i{m}_i,$ 其中∑为或运算符，n为函数f(x_n-1,x_n-2,...,x_c，...，x₀)的输入变量数，(x_n-1,x_n-2,...,x_c，...，x₀)为函数f(x_n-1,x_n-2,...,x_c，...，x₀)的n个输入变量，m_i代表最小项，m_i用符号表示为i为最小项序数，且0≤i≤2ⁿ-1，i用二进制形式表示为i_n-1 i_n-2...i_c...i₀，c为正整数且0≤c≤n-1，与i_c有如下关系：当i_c=0时，

当i_c=1时，

a_i为最小项系数且a_i∈{0,1}，当a_i=0时表示m_i不在SOP展开式中出现，当a_i=1时表示m_i在SOP展开式中出现，d_i为无关项系数且d_i∈{0,1}，当d_i=0时表示m_i不属于无关项，当d_i=1时表示m_i属于无关项；布尔逻辑函数的SOP展开式中包含k个无关项，分别记为d_k-1、d_k-2、…、d_j…、d₀，用W代表无关项取舍，表示各无关项是否写入逻辑函数的SOP展开式，W用k位的二进制形式表示为w_k-1 w_k-2…w_j…w₀，其中，w_j=0表示所对应的无关项d_j不写入SOP展开式，w_j=1表示所对应的无关项d_j写入SOP展开式；将包含无关项的布尔逻辑函数的SOP展开式转换为FPRM函数式，FPRM函数式表示为 $f^p(x_{n-1},x_{n-2},...,x_c,...,x_0)=\&CirclePlus;\underset{i=0}{\overset{2^n-1}{\mathrm{\&Sigma;}}}{b}_i{\mathrm{\&pi;}}_i,$ 其中p为变量极性，p用二进制数表示为p_n-1 p_n-2…p_c…p₀，代表n个变量在FPRM展开式中的出现方式；为XOR运算；π_i为FPRM展开式中的与项，b_i∈{0,1}，当b_i=0时表示π_i不写入FPRM展开式，当b_i=1时表示π_i写入FPRM展开式；其中，π_i用符号表示为

与p_c和i_c的具体关系如表1所示：

表1

取值表

②采用快速列表技术将SOP展开式中所有的最小项转换为其相应的与项，并将所有的最小项所产生的相关与项保存到最小项索引表中，得到最小项索引表；其具体过程为：

②-1将SOP展开式中所有的最小项用二进制形式表示；

②-2将所要求的极性转换为二进制形式，并与所有的最小项进行异或操作，得到新的最小项；

②-3初始化最小项索引表，赋值为0，长度为2ⁿ，其中n为变量数；

②-4针对步骤②-2中得到的每个新的最小项，统计0位的个数，记为t，以0位为无关位，产生2^t个相关与项，并更新最小项索引表中与项的项数；

②-5重复步骤②-4，直到所有的新的最小项转换完毕。

③采用快速列表技术将SOP展开式中所有的无关项转换为其相应的与项，并将所有的无关项所产生的相关与项保存到无关项索引表中，得到无关项索引表；其具体过程为：

③-1将SOP展开式中所有的无关项用二进制形式表示；

③-2将所要求的极性转换为二进制形式，并与所有的无关项进行异或操作，得到新的无关项；

③-3初始化无关项索引表，赋值为0，长度为2ⁿ，其中n为变量数；

③-4针对步骤③-2得到的每个新的无关项，统计0位的个数，记为t，以0位为无关位，产生2^t个相关与项，并更新无关项索引表中与该无关项相对应的位；

③-5重复步骤③-4，直到所有的新的无关项转换完毕。

④结合最小项索引表和无关项索引表，搜索最优无关项取舍，选择合适的无关项写入FPRM函数式，得到与项最少的FPRM展开式；其具体过程为：

④-1将无关项索引表的值用二进制形式表示；

④-2将无关项取舍W用二进制形式表示，1<W＜2^k-1；

④-3建立一个空的FPRM与项系数索引表；

④-4将无关项索引表的值和无关项取舍W进行按位与操作，计算其结果中1的个数，并与最小项索引表的值相加，两者之和存于FPRM与项系数索引表；

④-5FPRM与项系数索引表中项数为奇数的项即为FPRM函数式中的b_i=1时的与项π_i，统计得其数量记为products；

④-6将步骤④-5中得到的π_i代入FPRM函数式 $f^p(x_{n-1},x_{n-2},...,x_c,...,x_0)=\&CirclePlus;\underset{i=0}{\overset{2^n-1}{\mathrm{\&Sigma;}}}{b}_i{\mathrm{\&pi;}}_i$ 中，得到无关项取舍为W时的FPRM展开式；

④-7将W的值加1；

④-8重复步骤④-2~④-7，与项数量products最小的FPRM展开式，即为最终要求的FPRM展开式。

在数字电路设计过程中，不同最小项通过极性转换，可得到同样的相关与项，与项的数量在最小项索引表中累加。而不同无关项虽然也可以通过极性转换，得到同样的相关与项，但是由于无关项取舍未定，因此结果不能在无关项索引表中累加。为保存无关项极性转换的结果，最直接的方法是给每个无关项都分配一个索引表，然而这需要耗费大量存储空间，也不利于无关项取舍搜索的进行。由于单个无关项所产生的相关与项不可能出现相同的情况，因此其极性转换结果只需要用二进制数0和1表示。因此为节省存储空间，提高计算效率，本实施例中将每一个无关项所产生的相关与项保存于无关项索引表中与该无关项相对应的位。

本发明中，对于包含无关项的Boolean逻辑函数的SOP展开式，不同的无关项取舍，对应的FPRM展开式功能完全一致，但形式不尽相同，因此，为了简化FPRM展开式或者FPRM电路性能，本发明在进行极性转换时，还进行了最佳无关项取舍的搜索。SOP展开式中无关项个数为k时，无关项取舍的搜索空间为0~2^k-1；无关项数量k较小时，遍历搜索最佳无关项取舍；k较大时，先将无关项分成几部分，再遍历搜索。

本实施例的内容用C语言编程加以实现，在Windows环境下用VC2008编译。在Intel Pentium(R)D CPU 2.80GHZ、2GB RAM计算机上，用本发明的转换方法和现有技术中不考虑无关项的转换方法分别对10个MCNC Benchmark电路进行测试；其中本发明的转换方法和现有技术的转换方法只针对单输出测试电路，对多输出电路，随即选择一个输出位进行优化。本发明的转换方法和现有技术的转换方法的具体实验结果如表2所示。

表2包含/不包含无关项的逻辑函数极性转换结果对比

在表2中，Name栏对应测试电路名称，Input栏对应输入变量数，Out栏对应所选择的输出，In_dcterms栏对应本发明的方法的极性转换结果，dcterms栏对应Boolean逻辑函数的SOP展开式中包含的无关项的数量，products表示FPRM展开式的与项数量，而No_dcterms栏对应现有技术的方法的极性转换结果，reduce栏表示本发明的转换方法相对于现有技术的转换方法与项个数的减小程度，其中

$\mathrm{reduce}\%=\frac{\mathrm{products}(\mathrm{No}\_\mathrm{dcterms})-\mathrm{products}(\mathrm{In}\_\mathrm{dcterms})}{\mathrm{products}(\mathrm{No}\_\mathrm{dcterms})}\&times;\%$

从表2的实验结果中可以看出本发明的转换方法与现有技术的转换方法相比，10个FPRM展开式的与项数均有不同程度的减少，通过计算可得10个电路与项数的平均减少量为40%。

综上所述，本发明中，通过对数字电路设计中Boolean逻辑函数SOP展开式以及FPRM展开式的研究，结合快速列表转换算法，提出包含无关项的Boolean逻辑的SOP展开式到FPRM展开式的极性转换方法。通过测试结果显示，与不考虑无关项的固定极性转换方法相比，本发明所得FPRM展开式与项数更少，为下一步的逻辑综合以及开发含大规模无关项的函数转换提供了依据。

Claims (4)

1.一种用于数字电路设计的固定极性转换方法，其特征在于首先读入包含无关项的布尔逻辑函数的SOP展开式；然后利用快速列表技术分别建立最小项索引表和无关项索引表；最后搜索最优无关项取舍，选择合适的无关项写入FPRM函数式，得到与项最少的FPRM展开式；具体过程如下：

①读入布尔电路，将布尔电路用包含无关项的布尔逻辑函数的SOP展开式表示为： $f(x_{n-1},x_{n-2},...,x_c,...,x_0)=\underset{i=0}{\overset{2^n-1}{\mathrm{\&Sigma;}}}{a}_i{m}_i+\underset{i=0}{\overset{2^n-1}{\mathrm{\&Sigma;}}}{d}_i{m}_i,$ 其中∑为或运算符，n为函数f(x_n-1,x_n-2,...,x_c，...，x₀)的输入变量数，(x_n-1,x_n-2,...,x_c，...，x₀)为函数f(x_n-1,x_n-2,...,x_c，...，x₀)的n个输入变量，m_i代表最小项，m_i用符号表示为i为最小项序数，且0≤i≤2ⁿ-1，i用二进制形式表示为i_n-1 i_n-2...i_c...i₀，c为正整数且0≤c≤n-1，

与i_c有如下关系：当i_c=0时，

当i_c=1时，

a_i为最小项系数且a_i∈{0,1}，当a_i=0时表示m_i不在SOP展开式中出现，当a_i=1时表示m_i在SOP展开式中出现，d_i为无关项系数且d_i∈{0,1}，当d_i=0时表示m_i不属于无关项，当d_i=1时表示m_i属于无关项；布尔逻辑函数的SOP展开式中包含k个无关项，分别记为d_k-1、d_k-2、…、d_j…、d₀，用W代表无关项取舍，表示各无关项是否写入逻辑函数的SOP展开式，W用k位的二进制形式表示为w_k-1 w_k-2…w_j…w₀，其中，w_j=0表示所对应的无关项dj不写入SOP展开式，w_j=1表示所对应的无关项d_j写入SOP展开式；将包含无关项的布尔逻辑函数的SOP展开式转换为FPRM函数式，FPRM函数式表示为 $f^p(x_{n-1},x_{n-2},...,x_c,...,x_0)=\&CirclePlus;\underset{i=0}{\overset{2^n-1}{\mathrm{\&Sigma;}}}{b}_i{\mathrm{\&pi;}}_i$ 其中p为变量极性，p用二进制数表示为p_n-1 p_n-2...p_c...p₀，代表n个变量在FPRM展开式中的出现方式；为XOR运算；π_i为FPRM展开式中的与项，b_i∈{0,1}，当b_i=0时表示π_i不写入FPRM展开式，当b_i=1时表示π_i写入FPRM展开式；

②采用快速列表技术将SOP展开式中所有的最小项转换为其相应的与项，并将所有的最小项所产生的与项保存到最小项索引表中，得到最小项索引表；

③采用快速列表技术将SOP展开式中所有的无关项转换为其相应的与项，并将所有的无关项所产生的与项保存到无关项索引表中，得到无关项索引表；

④结合无关项索引表与最小项索引表搜索最优无关项取舍，选择合适的无关项写入FPRM函数式，得到与项最少的FPRM展开式。

2.根据权利要求1所述的一种用于数字电路设计的固定极性转换方法，其特征在于建立得到最小项索引表的具体过程为：

②-1将SOP展开式中所有的最小项用二进制形式表示；

②-2将所要求的极性转换为二进制形式，并与所有的最小项进行异或操作，得到新的最小项；

②-3初始化最小项索引表，赋值为0，长度为2ⁿ，其中n为变量数；

②-4针对步骤②-2中得到的每个新的最小项，统计0位的个数，记为t，以0位为无关位，产生2^t个相关与项，并更新最小项索引表中与项的项数；

②-5重复步骤②-4，直到所有的新的最小项转换完毕。

3.根据权利要求1或2所述的一种用于数字电路设计的固定极性转换方法，其特征在于建立得到无关项索引表的具体过程为：

③-1将SOP展开式中所有的无关项用二进制形式表示；

③-2将所要求的极性转换为二进制形式，并与所有的无关项进行异或操作，得到新的无关项；

③-3初始化无关项索引表，赋值为0，长度为2ⁿ，其中n为变量数；

③-4针对步骤③-2得到的每个新的无关项，统计0位的个数，记为t，以0位为无关位，产生2^t个相关与项，并更新无关项索引表中与该无关项相对应的位；

③-5重复步骤③-4，直到所有的新的无关项转换完毕。

4.根据权利要求3所述的一种用于数字电路设计的固定极性转换方法，其特征在于搜索最优无关项取舍，得到与项最少的FPRM展开式的具体过程为：

④-1将无关项索引表的值用二进制形式表示；

④-2将无关项取舍W用二进制形式表示，1<W＜2^k-1；

④-3建立一个空的FPRM与项系数索引表；

④-4将无关项索引表的值和无关项取舍W进行按位与操作，计算其结果中1的个数，并与最小项索引表的值相加，两者之和存于FPRM与项系数索引表；

④-5FPRM与项系数索引表中项数为奇数的项即为FPRM函数式中的b_i=1时的与项π_i，统计得其数量记为products；

④-6将步骤④-5中得到的π_i代入FPRM函数式 $f^p(x_{n-1},x_{n-2},...,x_c,...,x_0)=\&CirclePlus;\underset{i=0}{\overset{2^n-1}{\mathrm{\&Sigma;}}}{b}_i{\mathrm{\&pi;}}_i$ 中，得到无关项取舍为W时的FPRM展开式；

④-7将W的值加1；

④-8重复步骤④-2~④-7，与项数量products最小的FPRM展开式，即为最终要求的FPRM展开式。