CN102956608A - 垂直定向的半导体器件及其屏蔽结构 - Google Patents

垂直定向的半导体器件及其屏蔽结构 Download PDF

Info

Publication number
CN102956608A
CN102956608A CN2012101119610A CN201210111961A CN102956608A CN 102956608 A CN102956608 A CN 102956608A CN 2012101119610 A CN2012101119610 A CN 2012101119610A CN 201210111961 A CN201210111961 A CN 201210111961A CN 102956608 A CN102956608 A CN 102956608A
Authority
CN
China
Prior art keywords
coil
electronic device
substrate
semiconductor device
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101119610A
Other languages
English (en)
Other versions
CN102956608B (zh
Inventor
卓秀英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102956608A publication Critical patent/CN102956608A/zh
Application granted granted Critical
Publication of CN102956608B publication Critical patent/CN102956608B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明涉及半导体器件。该半导体器件包括衬底。该半导体器件包括被置于衬底上方的电子器件。电子器件包括开口。该半导体器件包括：位于衬底上方并围绕电子器件的屏蔽器件。该屏蔽器件包括多个伸长件。多个伸长件的子集延伸穿过电子器件的开口。电子器件和屏蔽器件中的至少一个形成在位于衬底上方的互连结构中。本发明还提供了一种垂直定向的半导体器件及其屏蔽结构。

Description

垂直定向的半导体器件及其屏蔽结构
技术领域
本发明涉及半导体领域，更具体地，本发明涉及一种垂直定向的半导体器件及其屏蔽结构。
背景技术
半导体集成电路(IC)工业经历了快速发展。IC材料和设计的技术进步产生了多代IC，其中，每一代都具有比前一代更小且更复杂的电路。然而，这些进步增加了处理和制造IC的复杂性，并且对于将被实现的进步，需要IC处理和制造中产生同样的发展。在集成电路演进过程中，功能密度(即，单个芯片面积中互连器件的数量)通常都在增加，同时几何尺寸(即，可使用制造工艺形成的最小组件(或线))减小。
可以在半导体器件上形成各种有源或无源电子元件。例如，可以在半导体IC上形成变压器、电感器、电容器等。然而，形成在IC上的传统电子元件可能面临多个缺点，例如，空间消耗过多、器件性能低劣、屏蔽不足、以及制造成本较高。
因此，尽管在半导体IC上存在电子器件通常满足了其预期目的，但是无法在每个方面完全令人满意。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括：衬底；电子器件，被设置在所述衬底上方，所述电子器件包括开口；以及屏蔽器件，被设置在所述衬底上方并围绕着所述电子器件，所述屏蔽器件包括多个伸长件，所述伸长件的子集延伸穿过所述电子器件的所述开口；其中，所述电子器件和所述屏蔽器件中的至少一个形成在位于所述衬底上方的互连结构中。
在该半导体器件中，所述电子器件的所述开口通过线圈形成，所述线圈具有与所述衬底的表面垂直的缠绕定向，所述互连结构形成在所述衬底的表面上。
在该半导体器件中，所述线圈在沿着与所述屏蔽结构的所述伸长件延伸的方向垂直的方向延伸：
在该半导体器件中，所述互连结构包括多层金属层，所述多层金属层均包含多条金属线；所述电子器件包括被分别设置在第一金属层中和第二金属层中的第一元件和第二元件，所述第一金属层和所述第二金属层被所述开口分隔开；以及所述屏蔽器件的所述伸长件的所述子集被设置在第三金属层中，所述第三金属层位于所述第一金属层和所述第二金属层之间。
在该半导体器件中，所述伸长件相互平行地延伸。
在该半导体器件中，所述电子器件包括变压器，所述变压器具有初级线圈和次级线圈，所述初级线圈和所述次级线圈均缠绕在与所述衬底的表面垂直的平面中，所述屏蔽器件的所述伸长件的所述子集延伸穿过所述初级线圈和所述次级线圈。
在该半导体器件中，所述初级线圈和所述次级线圈具有不同线圈宽度。
在该半导体器件中，所述电子器件包括电感电容(LC)振荡回路，所述电感电容振荡回路包含垂直缠绕的感应线圈和相互交错的电容器。
根据本发明的另一方面，提供了一种半导体器件，包括：衬底；电子器件，被设置在所述衬底上方，所述电子器件包括：沿着第一方向延伸的伸长的第一元件和沿着第二方向延伸的伸长的第二元件，所述第二元件被设置在所述第一元件之上；以及屏蔽结构，被设置在所述衬底上方并屏蔽所述屏蔽结构中的所述电子器件，所述屏蔽结构包括多条带状线，所述多条带状线均在不与所述第一方向和所述第二方向平行的方向上延伸；其中：所述带状线的第一子集被设置在所述电子器件的所述第一元件之下；所述带状线的第二子集被设置在所述电子器件的所述第一元件之上并被设置在所述电子器件的所述第二元件之下；并且所述带状线的第三子集，被设置在所述电子器件的所述第二元件之上。
在该半导体器件中：所述第一方向和所述第二方向基本上相同；以及所述屏蔽结构的所述带状线的延伸方向基本上垂直于所述第一方向和所述第二方向。
在该半导体器件中，所述屏蔽结构的所述带状线是导电的。
在该半导体器件中，所述电子器件和所述屏蔽结构实现在设置在所述衬底上方的互连结构中，所述互连结构包含多层互连层。
在该半导体器件中：所述多层互连层包括：第一互连层、第二互连层、第三互连层、第四互连层、以及第五互连层；所述第一互连层在所述第一互连层、所述第二互连层、所述第三互连层、所述第四互连层、以及所述第五互连层中被设置为距离所述衬底最近，所述带状线的第一子集被设置在所述第一互连层中；所述第二互连层被设置为比所述第一互连层距离所述衬底更远，所述电子器件的所述第一元件被设置在所述第二互连层中；所述第三互连层被设置为比所述第二互连层距离所述衬底更远，所述带状线的所述第二子集被设置在所述第三互连层中；所述第四互连层被设置为比所述第三互连层距离所述衬底更远，所述电子器件的所述第二元件被设置在所述第四互连层中；并且所述第五互连层在所述第一互连层、所述第二互连层、所述第三互连层、所述第四互连层、以及所述第五互连层中被设置为距离所述衬底最远，所述带状线的所述第三子集被设置在所述第五互连层中。
在该半导体器件中，电子器件包括变压器，所述变压器具有第一线圈和第二线圈，所述第一线圈和所述第二线圈均具有缠绕定向，所述缠绕定向与所述衬底的表面垂直，所述电子器件被设置在所述衬底的表面上方。
在该半导体器件中，所述电子器件包括电感电容(LC)振荡回路，所述LC振荡回路包括：感应线圈，缠绕在与所述衬底的所述表面垂直的平面中；以及电容器，包括相互交错的阳极元件和阴极元件。
根据本发明的又一方面，提供了一种制造半导体器件的方法，包括：提供了衬底；在所述衬底的上方形成电子器件，所述电子器件包括：第一组件和与所述第一组件分隔开的第二组件；以及形成围绕着所述电子器件的屏蔽结构，所述屏蔽结构包括多条伸长的带状线；其中，所述伸长的带状线的至少一个子集被设置在所述电子器件的所述第一组件和所述第二组件之间。
在方法中，执行形成所述电子器件和所述屏蔽结构的步骤，使得所述电子器件和所述屏蔽结构是形成互连结构在所述衬底上方的部分。
在方法中，所述互连结构包括多层金属层，并且其中，所述电子器件的所述第一组件和所述第二组件被设置在金属层中，所述金属层位于分别设置有所述伸长的带状线的所述子集的金属层之上和之下。
在方法中，执行形成所述电子组件和形成所述屏蔽结构的步骤，使得所述伸长的带状线与所述电子器件的所述第一组件和所述第二组件垂直。
在方法中，形成所述电子器件包括：形成线圈，所述线圈具有与所述衬底垂直的缠绕定向。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的多个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1A示出了电感器器件的立体图。
图1B-图1C示出了变压器器件的俯视图和横截面图。
图2为变压器器件的等效电路原理图。
图3-图4为处于不同制造阶段的半导体器件的横截面图。
图4为根据实施例的半导体电容器的立体图。
图5为根据实施例的变压器器件的立体图。
图6为半导体器件的立体图，在该半导体器件中具有根据实施例实现图5的变压器器件。
图7为根据实施例的电感电容(LC)振荡回路的立体图。
图8为根据实施例的LC振荡回路的电容器的立体图。
图9为根据实施例的LC振荡回路的电容器的立体图。
图10为根据实施例的在其中包括有变压器的屏蔽结构的立体图。
图11为根据实施例的在其中包括有LC振荡回路的屏蔽结构的立体图。
图12为示出了根据实施例的制造变压器器件的方法的流程图。
图13为示出了根据实施例的制造LC振荡回路器件的方法的流程图。
图14为示出了根据实施例的制造屏蔽器件的方法的流程图。
具体实施方式
可以理解，为了实现各个实施例的不同部件，以下公开提供了许多不同的实施例或实例。以下描述了元件和布置方式的特定示例以简化本公开。当然这些仅仅是实例，而并不旨在进行限定。例如，以下描述中第一部件形成在第二部件上可以包括第一部件和第二部件通过直接接触形成的实施例，还可以包括有额外部件形成在第一部件和第二部件之间，使得第一部件和第二部件不直接接触的实施例。另外，本公开可在各个实例中重复参考数字和/或字母。该重复为了简明和清楚，而且其本身并不表示所描述的各个实施例和/或结构之间的关系。
变压器为交流(AC)器件，该交流器件转换了电压、电流、以及阻抗。变压器通常包括两个或多个线圈，该两个或多个线圈通过诸如铁磁芯的共用磁心磁连接。法拉第电磁感应定律建立了变压器的工作原理。
图1A为感应线圈10的立体图，图1B为包括感应线圈10的变压器20的俯视图。变压器20具有多个端口(如本文中所示的端口1至4)，并且包括跨越(span)多个水平面的导电线圈(或者绕组)。当电流流过导电线圈时，感应生成磁场，在图1C的横截面图中示出了该磁场。参考图1C，在互连结构25中实现了变压器20，该互连结构包括：金属间电介质(IMD)和金属线。在衬底30上形成了互连结构25，该衬底可以包含半导体材料。在变压器20中流动的电流感应生成磁场35，该磁场延伸到衬底30中。根据法拉第电磁感应定律，由于存在磁场35将感应生成涡电流(eddycurrent)。该涡电流感应生成在互连结构中以及在衬底30中。尤其在高频下，这种涡电流导致功率损耗。因此，变压器20的性能降低。另外，如图1B所示的变压器20的共面连接的线圈还导致了芯片面积没有被充分利用以及耦合系数较低。
根据本发明的各个方面，以下段落将描述克服与变压器20有关的问题的变压器。图2为变压器器件的等效电路的原理图。变压器器件包括：具有端口1至2的初级线圈；和具有端口3至4的次级线圈。可以通过端口1至4建立与初级线圈和次级线圈的电连接。例如，将电压V1施加在端口1和端口2之间，并且在端口3和端口4之间感应生成电压V2，在负载RL两端测量出该电压V2。通过端口1施加电流I1，并且在端口3处感应生成电流I2。
R1和R2分别表示初级线圈和次级线圈的绕组电阻。初级线圈具有绕组匝数或线圈匝数N1，次级线圈具有绕组匝数或线圈匝数N2。对于理想变压器来说(作为包括初级线圈和次级线圈的器件在图2的虚线框中示出)，I1/I2＝N2/N1，V1/V2＝N1/N2，并且R1＝(N1/N2)2*RL。
然而，对于非理想的变压器来说，要考虑到存在漏磁通、非无限感应系数、非零绕组电阻、并且存在磁滞现象和涡电流损耗。对于在图2中所示的变压器来说，X1和X2分别表示初级线圈和次级线圈的泄漏感抗。Rc表示由于磁滞现象和涡电流作用所导致的功率损耗。Xc为非线性感抗，该非线性感抗表示铁磁芯的非线性磁化行为。以下段落将根据本发明的各个方面描述具有降低的涡电流损耗和改进的耦合系数的变压器。
参考图3，示出了半导体器件的示意性部分横截面图。半导体器件具有衬底40。在一个实施例中，衬底40为硅衬底，该硅衬底掺杂有诸如硼的P型掺杂剂，或者掺杂有诸如砷或磷的N型掺杂剂。衬底40可以由以下材料制成：一些其他适当元素半导体，例如，金刚石或者锗；适当的化合物半导体，例如，碳化硅、砷化铟、或者磷化铟；或者适当合金半导体，例如，碳化硅锗、磷化镓砷、或者磷化镓铟。此外，衬底40可以包括外延层(epi layer)，可以为了提高性能而对该衬底40进行应变，并且该衬底40可以包括绝缘体上硅(SOI)结构。
尽管为了简单起见而没有具体示出，但是可以在衬底中形成多个电子元件。例如，可以在衬底中形成FET晶体管器件的源极区域和漏极区域。可以通过一次或多次离子注入或扩散工艺形成该源极区域和漏极区域。作为另一实例，可以在衬底中形成诸如浅沟槽隔离(STI)结构或深沟槽隔离(DTI)结构的隔离结构，从而为各种电子元件提供隔离。可以通过在衬底40中蚀刻凹槽(或沟槽)来形成这些隔离结构，并且此后，通过诸如氧化硅、氮化硅、氮氧化硅、掺氟硅酸盐(FSG)、和/或本领域中公知的低k介电材料的介电材料填充该凹槽。
衬底40具有上表面50。表面50包括通过X轴和Y轴限定的二维平面，其中，X轴和Y轴相互垂直，或正交。还可以将X轴和Y轴分别称作X方向和Y方向。
现在参考图4，在衬底40的上表面50的上方形成互连结构60。换言之，沿与垂直于表面50的Z轴(或者Z方向)在表面50的上方形成互连结构60。互连结构60包括多个经过图案化的介电层和互连导电层。这些互连导电层提供了在电路、输入/输出、以及形成在衬底40中的多个掺杂部件之间的互连件(例如，引线)。更具体地来说，互连结构60可能包括多个互连层，还称作金属层(例如，M1、M2、M3等)。每层互连层均包括多个互连部件(还称作金属线)。该金属线可以为铝互连线或铜互连线，并且可以包含诸如铝、铜、铝合金、铜合金、铝/硅/铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅、金属硅化物、或者其组合的导电材料。金属线可以通过包括物理汽相沉积(PVD)、化学汽相沉积(CVD)、溅射、电镀、或者其组合的工艺形成。
互连结构60包括层间电介质(ILD)，该层间电介质在互连层之间提供了隔离。ILD可以包含诸如氧化物材料的介电材料。互连结构60还包括多个通孔/接触件，该多个通孔/接触件在位于衬底上方的不同互连层和/或部件之间提供了电连接。为了简单起见，本文中没有具体示出位于互连层中的金属线、互连金属线的通孔、以及分隔开该互连层的介电材料。
根据本发明的各个方面，在互连结构60中形成变压器。换言之，互连结构60的各个元件构成了本文所公开的变压器。为了简单起见，在图4中没有示出变压器，但是在图5中更详细地示出了各个实施例之一，并且通过以下段落更详细地描述了各个实施例之一。
现在参考图5，根据本发明的多个方面示出了变压器100的实施例的部分立体图。变压器100包括线圈(或者绕组)110和线圈(或者绕组)120。在一个实施例中，线圈110为初级线圈，线圈120为次级线圈。在另一实施例中，线圈120为初级线圈，线圈110为次级线圈。通过互连结构60的介电材料(例如，ILD)将线圈110和线圈120分隔开。
对于任何变压器来说，线圈110和线圈120均包括多匝线圈或绕组。根据本发明的各个方面，这些多匝线圈或绕组由互连结构60(在图4中所示的)的多条互连线和多个通孔组成。例如，在所示实施例中，线圈110包括属于不同互连层的互连线130至132。互连线130至132具有伸长形状，并且沿着与Z轴垂直的轴水平延伸，与Z轴垂直的轴可以为X轴或者Y轴。互连线130至132还具有宽度或横向尺寸135，沿着与互连线130至132延伸的轴相垂直的轴水平测量该宽度或横向尺寸。
通过通孔堆叠140和141将互连线130和131互连在一起。通过通孔堆叠142和143将互连线130和132互连在一起。均沿着Z轴延伸的通孔堆叠140至143均包括：多个垂直对准(沿着Z轴)的通孔和互连线元件。
与线圈110类似地，线圈120还包括：通过多个通孔堆叠互连的多条伸长互连线。在所示的实施例中，线圈120包括互连线150至156和通孔堆叠160至164。互连线151至152通过通孔堆叠160互连在一起。互连线151至152通过通孔堆叠161(其示图被部分地阻挡)互连在一起。互连线152至153通过通孔堆叠(在图5中示图被阻挡的通孔堆叠)互连在一起。互连线153至154通过通孔堆叠162互连在一起。互连线154至155通过通孔堆叠163互连在一起。互连线155至156通过通孔堆叠164互连在一起。
与线圈110相比较，线圈120的互连线的宽度基本上更窄。例如，线圈120的互连线150具有宽度175，沿着与宽度135相同的轴测量出该宽度175。宽度135是宽度175的两倍以上。例如，宽度135可以为宽度175的两倍、三倍、或者四倍。至少部分由于较小的宽度175，线圈120还具有比线圈110更多的绕组或线圈匝数。每个绕组都可以包括：其自身的垂直对准互连线和互连这些垂直对准互连线的通孔的子集(subset)。例如，线圈120的这些绕组之一包括互连线150至151和通孔堆叠160，并且这些绕组中的另一个包括互连线153至154和通孔堆叠162。该两种绕组被设置在基本上相互平行的平面上。
线圈120的绕组的这些平面限定了线圈120的缠绕定向。通过类似的方式，线圈110还具有包括互连线130至132和通孔堆叠140至143的绕组。线圈110的绕组被设置在平面上，该平面基本上与线圈120的绕组的平面平行。这些平面限定出线圈110和120的缠绕定向或绕组方向。因此，可以说线圈110和120均具有与衬底40的表面50(在图3中所示的)相交(或者不平行)的缠绕定向或绕组方向。换言之，由于表面50位于通过X轴和Y轴所限定的平面上，因此，线圈110和120的缠绕定向位于与通过X轴和Y轴所限定的平面相交的平面上。在实施例中，通过Z轴部分地限定出线圈110和120的缠绕定向的平面，如上所述，该线圈的缠绕定向的平面与X轴和Y轴垂直或者正交。
在所示实施例中，在线圈110“内”实现线圈120，在某种意义上，线圈120的互连线被设置在位于其中设置有线圈110的互连线的互连层之间的互连层中。换言之，与线圈110相对应的互连层可以包括M1(在其中实现了互连线130)和M7(在其中实现互连线132)。另一方面，与线圈120相对应的互连层可以包括M2至M5，该互连层被设置在互连层M1和M7之间，其中，互连层M2至M5被设置在层M1和M7之间。可以理解，这些特定层或特定层数不旨在进行限定，并且可以在其他互连层中实现线圈110至120，或者在可选实施例中，线圈110和120包括不同数量的互连线和/或通孔堆叠。此外，可以理解，在其他实施例中，可以在线圈120“内”实现线圈110。
参考图2和图5，互连线132和131的远端部分别构成了变压器100的端口1和2，并且互连线150和156的远端部分别构成变压器的端口3和4。在端口1和2之间施加电压将会在端口3和4之间感应生成电压，并且在端口1处施加电流将会在端口3处感应生成电流。
参考图6，当变压器100通电时，通过流经线圈110的电流生成磁场200。将感应生成另一磁场，该感应生成的磁场的方向与磁场200的方向相平行，但是相反。在图6中，将磁场200的一部分示出为虚线圆或椭圆环。与在图1C中所示的磁场35(通过电感器器件所生成的)相反，磁场200基本上与衬底40的表面50相平行，而不与衬底相垂直(或者相反，相交)。并且，由于磁场200和感应生成的磁场基本上与表面50相平行，因此，在互连结构60的介电材料中感应生成涡电流。在衬底40中几乎没有感应生成涡电流或者根本没有感应生成涡电流。同样地，可以降低在线圈110至120和衬底40之间的磁相互作用，从而导致衬底的损耗更低。
尽管诸如图1B的变压器20的变压器可以称作具有共面线圈，但是图5的变压器100具有立式缠绕线圈，并且可以称作垂直定向变压器。换言之，变压器120的线圈110至120在与衬底40的表面50不平行的方向或定向上缠绕。变压器100还具有可变金属宽度线圈。例如，线圈110的宽度可以大于线圈120的宽度的数倍。本发明的这种垂直可变宽度变压器提供了优于传统变压器的优点。可以理解，其他实施例可以提供不同的优点，并没有哪个特定的优点是所有实施例都要具备的。
通过本发明的变压器所提供的一个优点是降低了芯片面积消耗。如图1B所示，与变压器20类似的并且具有横向绕组的变压器需要大量的芯片面积。相比之下，变压器100垂直实现其绕组。通过属于通过通孔互连在一起的不同金属层的金属线实现线圈。同样地，线圈在定向为与衬底的表面垂直的平面中垂直缠绕。利用互连结构内的垂直空间降低了线圈所需要占用水平空间。因此，可以保留宝贵的芯片面积。
通过本发明的变压器所提供的另一优点是降低了衬底的损耗。在具有横向线圈绕组的传统变压器中，感应生成的磁场与衬底相垂直，从而还在衬底中感应生成涡电流。在衬底中存在的涡电流导致了衬底的损耗，这是不期望的。相比之下，对于本文所公开的变压器来说，由于线圈绕组的垂直定向，因此感应磁场与衬底表面相平行。平行磁场转而感应生成涡电流，该涡电流基本上局限于互连结构内(并且不位于衬底中)。因此，基本上可以防止或者降低衬底的损耗。
通过本发明的变压器所提供了的另一优点是其较高的阻抗变换。在具有横向线圈绕组的传统变压器中，初级线圈和次级线圈通常具有1∶1的线圈匝数比。初级绕组和次级绕组的宽度通常也相同。因此，在次级线圈中的感应感应生成电流和感应感应生成电压基本上与在初级线圈中的电流和电压相同。换言之，传统变压器具有非常小的“逐步增加”或“逐步降低”能力，并且阻抗变换比可能接近1∶1。
相比之下，本发明的可变金属宽度变压器可以具有次级线圈，该次级线圈具有与初级线圈的每个绕组相对应的多个线圈。这意味着初级线圈中的电流可能是次级线圈中的电流的数倍。另外，次级线圈的减小的宽度增大了次级线圈相对于初级线圈的电阻，这样，还转而降低了次级线圈相对于初级线圈的电流。因此，阻抗变换比可以大大高于传统变压器器件。
为了示出以上描述，将以下表1作为实例。
表1
  电参数   传统变压器   本文所公开的变压器
  电流   I1/I2＝(1*1)/1   I1/I2＝(2*3)/1
  电压   V1/V2＝1/(1*1)   V1/V2＝1/(2*3)
  阻抗   Z1/Z2＝[1/(1*1)]2   Z1/Z2＝[1/(2*3)]2
在与表1相对应的变压器中，次级线圈具有的绕组数量是初级线圈的两倍(即，对于初级线圈的每匝来说，具有两匝次级线圈)。这导致变换比为2。次级线圈的金属宽度还为初级线圈的金属宽度的1/3。这导致变换比为3。因此，尽管传统变压器可以具有为1∶1的电流变换比，但是本文中的变压器可以具有为I1/I2＝2*3∶1或者6∶1的电流变换比。类似地，虽然传统变压器可以具有为1∶1的电压变换比，但是本文中的变压器可以具有为V1/V2＝1∶2*3或者1∶6的电压变换比。由于阻抗Z＝V/I，因此将阻抗变换比有效地乘方。换言之，尽管传统变压器可以具有为1∶1的阻抗变换比，但是本文中的变压器可以具有为Z1/Z2＝[1/(2*3)]2或者1∶36的阻抗变换比。同样地，为了获得108欧姆的Z2，Z1可以低至3欧姆。
反之，如以下表2中所示的，可以将初级线圈和次级线圈变换为具有相反的变换比。
表2
  电参数   传统变压器   本文所公开的变压器
  电流   I1/I2＝1/(1*1)   I1/I2＝1/(2*3)
  电压   V1/V2＝(1*1)/1   V1/V2＝(2*3)/1
  阻抗   Z1/Z2＝[(1*1)/1]2   Z1/Z2＝[(2*3)/1]2
表1和表2中的数字表示理想变压器的情况。在实际情况下，由于损耗和诸如间距的其他因素，变压器可能经历更低的耦合系数。例如，对于传统变压器来说，可以通过使得初级线圈和次级线圈相隔多层金属层的方式实现该初级线圈和次级线圈，从而将耦合系数降低。相比之下，参考图5，初级线圈和次级线圈可以相互邻近。例如，线圈110的互连线132和线圈120的互连线150仅仅相隔了一层金属层(即，互连线132可以位于M6层中，并且互连线150可以位于在M6层正下方的M5层中)。同样地，在线圈110和120之间可能存在更强的耦合，从而与传统变压器相比较，产生改进的耦合系数。
通过本文所公开的变压器所提供的另一优点是其在高频应用中的适当用途。衬底中的降低的损耗导致了更高的质量系数，这在高频应用中很重要。此外，可以通过适当方式调节金属宽度，从而使初级线圈和次级线圈以期望的谐振频率工作，这在微波电路设计中可能很重要。此外，在高频应用中也期望得到以较高比率逐渐增加或逐渐降低阻抗的能力。
根据本发明的各个方面，上文参考图5所描述的垂直定向的线圈还可以用于实现其他微电子元件，例如，电感器器件。电感器器件广泛用于电路设计中，例如，作为电感-电容(LC)振荡回路的一部分。可以将LC振荡回路用于实现电路元件，例如，电压可控振荡器(VCO)。通常使用横向定向的线圈来实现传统的电感器器件，从而如上所述的传统电感器器件趋于具有过多的芯片面积消耗。当IC器件继续小型化时，有效利用芯片面积变得更重要。而且，线圈的相对较长的线圈长度可能导致更高的电寄生(electrical parasitic)，从而相对较长的线圈长度降低了LC振荡回路的质量系数，并且因此不期望相对较长的线圈长度。
本发明公开了基本上克服上述问题的电感器器件。参考图7，示出了LC振荡回路的300的部分立体图。在图4的互连结构内实现LC振荡回路300。LC振荡回路300包括电感器器件310和电容器件320。例如，电感器器件310和电容器件320可以并联或者串联电连接。
在所示的实施例中，电感器器件310包括互连线340至344和通孔堆叠350至353。互连线340至344可以均在互连层中实现。在一些实施例中，可以在相同互连层中实现一些互连线340至344(例如，可以在相同互连层中实施互连线341和342)。通孔堆叠350至353均包括多个垂直对准的通孔和导电元件。
互连线340至341通过通孔堆叠350互连在一起。互连线341至342通过通孔堆叠351互连在一起。互连线342至343通过通孔堆叠352互连在一起。互连线343至344通过通孔堆叠353互连在一起。另外，介电材料(例如，ILD)将这些互连线340至344和通孔350至354分隔开。互连线340至344和通孔堆叠350至353共同组成电感器器件310的线圈。
通过互连线340的远端部来限定出电感器器件310的端口1，并且通过互连线344的远端部来限定出电感器器件310的端口2。电信号可以通过互连线340至344和通孔堆叠350至353从端口1传送到端口2(或者相反)。可以通过改变线圈绕组的数量或者其材料组分来调节电感器器件310的电感。
与上述变压器100的线圈相类似(在图5中所示的)，电感器器件310具有与衬底40(在图3中所示的)的表面50相交的缠绕定向或方向。换言之，电感器器件310的线圈在不与衬底40的表面50平行的定向上缠绕。在实施例中，电感器器件310的线圈的缠绕定向大致与衬底40的表面50垂直或正交。因此，因为与参考变压器器件100的以上描述类似的原因，电感器器件310的垂直定向产生了与衬底40的表面50相平行的磁场，从而主要在互连接管60中感应生成涡电流，而不是在衬底40中感应生成涡电流。因此，电感器器件310还降低了衬底中的损耗。
电容器件320包括阳极元件410和阴极元件420。阳极元件410和阴极元件420分别用作电容器件320的阳极端和阴极端，从而使得可以通过阳极端和阴极端施加电压。换言之，当电容器件320运行时(用作电容器)，通过阳极元件410施加一电压，而通过阴极元件420施加不同电压。可以将阳极元件410和阴极元件420视为相反电极，或者可以说具有不同极性。还可以理解，阳极元件410和阴极元件420的相对位置并不重要。例如，在其他实施例中，可以旋转、翻转、或者切换阳极元件410和阴极元件420。
互连结构60的介电材料用作在电容器件320的阳极和阴极之间的电介质。在图7中，介电材料将阳极元件410的各个部件与阴极元件420的各个部件分隔开和电绝缘。根据通过电容器件320所实施的需要和功能，可以谨慎选择互连结构100的介电材料，从而实现期望电容。例如，可以通过以下公式计算平行极板电容器的电容：
C = ϵ r ϵ 0 A d
其中，C为电容；A为两个极板的重叠面积；εr为位于极板之间的材料的介电常数；ε0为电常数(electric constant)(ε0≈8.854×10-12F m-1)；以及d为极板之间的间距。同样地，如果期望较高电容的电容器，则可以选择具有较高介电常数的互连结构的介电材料。
在图7中所示的实施例中，阳极元件410包括：极板结构440和连接至极板结构440的横向延伸组件450，并且阴极元件420包括：极板结构460和连接至极板结构460的横向延伸组件470。可以理解，极板结构440和460可以为金属线和通孔的堆叠的示意性表示，而不是实际的单个极板。在实施例中，将横向延伸组件450和470实现为位于相同或不同互连层中的互连线。
在实施例中，组件450和470基本上与衬底40的表面50相平行。组件450和470还在不与互连线340至344延伸的方向平行的方向上延伸。换言之，组件450和470均在方向上与互连线340至344相交，但是没有形成物理接触。在实施例中，组件450和470均基本上与互连线340至344相垂直。在实施例中，组件450和470还被设置在互连线340至344内或者被设置在互连线340至344之间。例如，在所示的实施例中，互连线340、342、以及344所位于的互连层在位于组件450和470所位于的互连层或多个互连层上方，并且互连层341和343所位于的互连层位于组件450和470所位于的互连层或多个互连层下方。可以说，电感器器件310和电容器件320相互相互交错(interdigitated)。
图8为图7的电容器件320的另一实施例的立体图。在图8中，电容器件320A包括：阳极元件410A和阴极元件420A。阳极元件410A包括多个横向延伸的伸长件450A，阴极元件420A包括多个横向延伸的伸长件470A。在实施例中，延长组件450A和470A在与衬底40的表面50基本平行的平面内延伸。延长组件450A和470A可以属于互连结构60的多个不同金属层。在所示的实施例中，这些伸长件450A与伸长件470A在Y轴方向上相互交错，从而增大了有效电容。
图9为图7的电容器件320的另一实施例的立体图。在图9中，电容器件320B包括阳极元件410B和阴极元件420B。阳极元件410B包括多个横向延伸的伸长件450B，并且阴极元件420B包括多个横向延伸的伸长件470B。在实施例中，延长组件450B和470B在与衬底40的表面50基本平行的平面内延伸。延长组件450B和470B可以属于互连结构60的多个不同金属层。在所示的实施例中，这些伸长件450B与伸长件470B在Z方向上相互交错，从而增大了有效电容。
可以理解，可以在其他实施例中，通过不同方式实现该电容器件320。例如，可以使用相互交错的结构(如2011年6月10日提交的名称为“VERTICALINTERDIGITATED SEMICONDUCTOR CAPACITOR”的第13/158,044号美国专利申请中详细描述的，其全部内容结合于此作为参考)实现电容器件320。在一些其他实施例中，可以将另一电容器件实现为具有金属栅极的FinFET的变容二极管。
电感器器件和结合本发明的电感器器件的LC振荡回路提供了优于传统电感器和传统LC振荡回路的优点。可以理解，其他实施例可以提供不同优点，并没有哪个特定的优点是所有实施例都要具备的。通过电感器器件所提供的一个优点降低了衬底中的损耗。如上所述，本文中的电感器器件的垂直定向(相对于衬底40的表面50)线圈生成与衬底基本上平行的磁场，从而主要在互连结构60中感应产生涡电流，而不在衬底40中感应产生涡电流。因此，与传统的横向定向的电感器器件相比，本发明的电感器器件具有较小损耗。
通过本发明的电感器器件所提供了的另一优点是较少地消耗了芯片面积。由于本文中的电感器器件的线圈垂直缠绕，所以可以将绕组(均跨越几个金属层)定位为彼此邻近。垂直空间的利用使得宝贵的芯片面积得以更有效地利用。
通过具有本发明的带状屏蔽(如稍后在图11中所示的)的电感器器件所提供的又一个优点是更低的热噪声。至少部分由于垂直线圈绕组，本文中的电感器器件在使用长度较短的线圈的同时，可以获得与传统电感器相同的电感值。长度较短的线圈使得电感器的寄生电阻值较低。较低的电阻值降低了与4KTR相关联的热噪声，其中，K为波尔兹曼常数，T为电阻的绝对开氏温度，以及R为电阻的欧姆电阻值。因此，本文中的电感器器件可以获得比传统电感器器件更低的热噪声。另外，降低的寄生电阻还增大了电感器器件的质量系数。
通过具有带状屏蔽(如稍后在图11中所示的)的LC振荡回路所提供的其他优点是更精确的谐振频率调节。本文所公开的LC振荡回路清晰地限定了返回路径。可以通过改变其绕组来灵活地调节电感器器件的电感值。LC振荡回路谐振频率与(电感器的电感×电容器的电容)的平方根的倒数相关联。因此，电感调节的灵活性意味着也可以灵活地调节谐振频率。这样还可以降低硅出带时间(tape-out time)，从而降低了制造成本并且降低了面市时间的延迟。
为了降低噪声和干扰，可以根据本发明使用屏蔽结构屏蔽电子元件，例如，所描述的变压器器件和LC振荡回路器件。参考图10，示出了屏蔽结构500的部分立体图。在互连结构60内实现屏蔽结构500。屏蔽结构500包括侧部510和520。在所示的实施例中，侧部510至520相互平行。虽然将侧部示出为实体块(solid block)，但是可以理解，侧部510至520可以均包括通过通孔互连在一起的多条横向延伸的互连线。
屏蔽结构500还包括多个导电组件(还称作带状屏蔽线)530。导电组件530在与侧部510至520不同的方向上延伸。在实施例中，导电组件530基本上与衬底40的表面50相平行，并且基本上与侧部510至520相垂直。根据一些实施例，可以通过互连结构60的互连线实现导电组件530。
在实施例中，导电组件530将相对面对的侧部510至520连接在一起。导电组件530均具有宽度540。在实施例中，宽度540在约0.05微米(μm)至约10μm的范围内。导电组件530与相邻导电组件间隔开距离550。在实施例中，距离550在约0.05微米(μm)至约10μm的范围内。然而，可以理解，最小值可以根据所使用的不同技术节点而变化。
屏蔽结构500具有位于其中的电子器件600。在所示的实施例中，电子器件600为变压器器件。根据上述本发明的各个方面，变压器器件600包括垂直缠绕线圈610和620。线圈610和620均包括来自不同互连层的互连线。屏蔽结构的导电组件530在与线圈610至620的互连线延伸的方向相交的方向上延伸。在实施例中，导电组件530和线圈610至620的互连线在彼此垂直的方向上的延伸。
导电组件530的子集位于线圈610和620上方的互连层中，导电的导电组件530的子集位于线圈610和620下方的互连层中。以这种方式，通过屏蔽结构500围绕变压器器件600。另外，导电组件530的子集延伸穿过线圈610和620所形成的开口。例如，导电组件530A位于线圈610至620的最顶层(距离衬底表面最远)互连线和最底层(最接近衬底表面)互连线之间的互连层中。例如，如果线圈610至620的最顶层互连线位于M7层中，并且线圈610至620的最底层互连线位于M1层中，则导电组件530A可以位于在M2层和M6层之间的多层的任一层中。
屏蔽结构500产生慢波特征(或者慢波现象)，从而有助于提高位于屏蔽结构500内部的电子器件(例如，变压器600)对于来自周围器件的噪声和干扰信号的抗干扰性。换言之，通过屏蔽结构500所制造的慢波特征用于更好地隔离设置在其中的电子器件。通常，慢波现象包括：电磁波在引导介质(guidedmedium)中的传播减速。可以通过实现周期屏蔽来获得这种减速，从而降低了传输线的波长。这里，导电组件530用作周期屏蔽，该周期屏蔽有助于生成慢波特性。此外，还想到(recall)导电组件530A贯穿变压器器件600延伸，或者通过该变压器器件600围绕该导电组件530A。这些导电组件530的存在增强了慢波现象，从而进一步改善了通过屏蔽结构500所提供的电隔离。还可以理解，导电组件530被设置为与信号路径垂直(例如，沿着线圈610至620传播)有助于降低连接至信号路径的噪声。
图11为上述屏蔽结构的实施例的立体图。屏蔽结构500A包括LC振荡回路300作为电子器件的实施例。屏蔽结构500A包括多个伸长的导电组件530A，该多个伸长的导电组件在与感应线圈的信号路径的方向相垂直的方向上延伸。虽然没有具体示出，但是屏蔽结构500A还可以包括延伸穿过感应线圈(或者在感应线圈之间)的导电组件，从而可以获得更好的慢波效果，进而改善了屏蔽结构的性能。
虽然将变压器和LC振荡回路用作设置在屏蔽结构500的内部的电子器件的实例，但是可以理解，在可选实施例中，可以在屏蔽结构500内部实现其他类型的电子器件。例如，在屏蔽结构500内部的电子器件600可以包括一个或多个电感器、一个或多个电容器、一个或多个电阻器、一条或多条传输线、或者其组合。在这些可选实施例中，屏蔽结构500的导电组件530可以与其中的电子器件的信号路径相垂直，并且导电组件530A的子集可以延伸穿过电子器件(而不是在上方或下方)。以这种方式，屏蔽结构500可以为其中的电子器件防止来自周围结构的噪声提供良好隔离。
图12示出了根据本发明的各个方面的制造包括变压器器件的半导体器件的方法700的流程图。可以理解，为了更好地理解本发明的发明概念而简化了本文所述的附图。因此，应该注意，可以在方法700之前、之中、以及之后，提供了额外的程序，并且本文中，仅简单描述了一些其他程序。方法700包括框710，其中，提供了衬底。衬底具有通过第一轴和与该第一轴垂直的第二轴限定的表面。方法700包括框720，其中，在衬底的表面上方形成互连结构。互连结构具有通过多个通孔互连的多条导线。互连结构的形成包括：将变压器器件形成为互连结构的一部分。变压器器件包括：第一线圈和第二线圈，该第一线圈和第二线圈均具有缠绕定向，至少部分通过与衬底的表面垂直的第三轴限定该缠绕定向。
图13示出了根据本发明的多个方面的用于制造包括LC振荡回路的半导体器件的方法800的流程图。方法800包括框810，其中，提供了衬底。衬底具有在X方向上和在与X方向垂直的Y方向上延伸的表面。方法800包括框820，其中，在衬底的表面上方形成互连结构。互连结构具有通过多个通孔互连的多条导线。形成的互连结构包括电感电容(LC)振荡回路。使用导线的子集和通孔的子集形成LC振荡回路。LC振荡回路包括电感器，该电感器具有线圈缠绕定向，该线圈缠绕定向至少部分地在与X方向和Y方向垂直的Z方向上延伸。LC振荡回路包括电容器，该电容器具有阳极元件和与阳极元件相互交错的阴极元件。
图14示出了根据本发明的各个方面的用于制造包括屏蔽结构的半导体器件的方法900的流程图。方法900包括框910，其中，提供了衬底。方法900包括框920，其中，在衬底上方形成电子器件。电子器件包括第一组件和与第一组件间隔开的第二组件。方法900包括框930，其中，屏蔽结构围绕电子器件。屏蔽结构包括多个伸长带状线。将伸长带状线的至少一个子集设置在电子器件的第一组件和第二组件之间。
本发明的宽泛形式之一涉及半导体器件。该半导体器件包括衬底，该衬底具有通过第一轴和与该第一轴垂直的第二轴限定的表面。该半导体器件包括设置在衬底的表面上方的变压器。该变压器包括第一线圈和第二线圈。第一线圈和第二线圈具有不与衬底的表面平行的相应的缠绕定向。
本发明的宽泛形式之一涉及半导体器件。该半导体器件包括衬底，该衬底在X方向和与X方向垂直的Y方向上延伸。该半导体器件包括：在Z轴上形成衬底上方的互连结构，该Z方向与X方向和Y方向均垂直。互连结构包括通过多个通孔在Z方向上互连在一起的多条金属线。互连结构包括变压器器件，该变压器器件包括初级线圈和次级线圈。初级线圈和次级线圈均至少部分地在Z方向上缠绕。
本发明的宽泛形式之一涉及制造半导体器件的方法。该方法包括提供衬底，该衬底具有通过第一轴和与第一轴垂直的第二轴限定的平面。该方法包括在衬底的表面上方形成互连结构，该互连结构具有通过多个通孔互连的多条导线，其中，形成互连结构包括将变压器器件形成为互连结构的一部分，其中，变压器器件包括第一线圈和第二线圈，该第一线圈和第二线圈均具有缠绕定向，至少部分地通过与衬底的表面垂直的第三轴限定该缠绕定向。
本发明的宽泛形式之一包括半导体器件。该半导体器件包括衬底，该衬底具有通过X轴和与X轴垂直的Y轴限定的表面；电感器被设置在衬底的表面上方，电感器具有至少部分地通过与X轴和Y轴垂直的Z轴限定的缠绕定向；以及电容器，被设置在衬底上方并与电感器邻近。
本发明的宽泛形式之一涉及半导体器件。该半导体器件包括衬底，该衬底具有水平面；以及在衬底的水平面的上方形成互连结构，该互连结构包括：基本上在与衬底的水平面垂直的垂直平面上缠绕的感应线圈；以及电容器，被设置为与感应线圈邻近，电容器具有阳极元件和阴极元件；其中，感应线圈和电容器均包括多个水平延伸的伸长件。
本发明的宽泛形式之一涉及制造半导体器件的方法。该方法包括：提供衬底，该衬底具有在X方向和与X方向垂直的Y方向上延伸的表面；以及在衬底的表面上方形成互连结构，互连结构具有通过多个通孔互连的多条导线，其中，形成互连结构包括：使用导线的子集和通孔的子集形成电感电容(LC)振荡回路；其中，LC振荡回路包括：形成的电感器，该电感器具有线圈缠绕定向，该线圈缠绕定向至少部分在与X方向和Y方向垂直的Z方向上延伸；以及LC振荡回路包括形成的电容器，该电容器具有阳极元件和与阳极元件相互交错的阴极元件。
本发明的宽泛形式之一涉及半导体器件，该半导体器件包括衬底；电子器件，被设置在衬底上方，电子器件包括开口；以及屏蔽器件，被设置在衬底上方并围绕电子器件，屏蔽器件包括多个伸长件，该延长组件的子集延伸穿过电子器件的开口；其中，在设置在衬底上方的互连结构中形成电子器件和屏蔽器件中的至少一个。
本发明的宽泛形状之一涉及半导体器件。半导体器件包括：衬底；电子器件，被设置在衬底上方，该电子器件包括：分别在第一方向和第二方向上延伸的伸长的第一元件和伸长的第二元件，第二元件被设置在第一元件上方；以及屏蔽结构，被设置在衬底上方并且屏蔽在其中的电子器件，该屏蔽结构包括多条带状线，每条带状线均不在与第一方向和第二方向平行的方向上延伸；其中，带状线的第一子集被设置在电子器件的第一元件的下方；带状线的第二子集被设置在电子器件的第一元件的上方并在电子器件的第二元件的下方；以及带状线的第三子集被设置在电子器件的第二元件上方。
本发明的宽泛形式之一涉及制造半导体器件的方法。该方法包括：提供衬底；在衬底上方形成电子器件，该电子器件包括第一组件和与第一组件间隔开的第二组件；以及形成围绕电子器件的屏蔽结构，该屏蔽结构包括多条伸长的带状线；其中，伸长的带状线的至少一个子集被设置在电子器件的第一组件和第二组件之间。
上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解以下详细描述。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍的实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种半导体器件，包括：
衬底；
电子器件，被设置在所述衬底上方，所述电子器件包括开口；以及
屏蔽器件，被设置在所述衬底上方并围绕着所述电子器件，所述屏蔽器件包括多个伸长件，所述伸长件的子集延伸穿过所述电子器件的所述开口；
其中，所述电子器件和所述屏蔽器件中的至少一个形成在位于所述衬底上方的互连结构中。
2.根据权利要求1所述的半导体器件，其中，所述电子器件的所述开口通过线圈形成，所述线圈具有与所述衬底的表面垂直的缠绕定向，所述互连结构形成在所述衬底的表面上。
3.根据权利要求2所述的半导体器件，其中，所述线圈在沿着与所述屏蔽结构的所述伸长件延伸的方向垂直的方向延伸：
4.根据权利要求1所述的半导体器件，其中，
所述互连结构包括多层金属层，所述多层金属层均包含多条金属线；
所述电子器件包括被分别设置在第一金属层中和第二金属层中的第一元件和第二元件，所述第一金属层和所述第二金属层被所述开口分隔开；以及
所述屏蔽器件的所述伸长件的所述子集被设置在第三金属层中，所述第三金属层位于所述第一金属层和所述第二金属层之间。
5.根据权利要求1所述的半导体器件，其中，所述伸长件相互平行地延伸。
6.根据权利要求1所述的半导体器件，其中，所述电子器件包括变压器，所述变压器具有初级线圈和次级线圈，所述初级线圈和所述次级线圈均缠绕在与所述衬底的表面垂直的平面中，所述屏蔽器件的所述伸长件的所述子集延伸穿过所述初级线圈和所述次级线圈。
7.根据权利要求6所述的半导体器件，其中，所述初级线圈和所述次级线圈具有不同线圈宽度。
8.根据权利要求1所述的半导体器件，其中，所述电子器件包括电感电容(LC)振荡回路，所述电感电容振荡回路包含垂直缠绕的感应线圈和相互交错的电容器。
9.一种半导体器件，包括：
衬底；
电子器件，被设置在所述衬底上方，所述电子器件包括：沿着第一方向延伸的伸长的第一元件和沿着第二方向延伸的伸长的第二元件，所述第二元件被设置在所述第一元件之上；以及
屏蔽结构，被设置在所述衬底上方并屏蔽所述屏蔽结构中的所述电子器件，所述屏蔽结构包括多条带状线，所述多条带状线均在不与所述第一方向和所述第二方向平行的方向上延伸；
其中：
所述带状线的第一子集被设置在所述电子器件的所述第一元件之下；
所述带状线的第二子集被设置在所述电子器件的所述第一元件之上并被设置在所述电子器件的所述第二元件之下；并且
所述带状线的第三子集，被设置在所述电子器件的所述第二元件之上。
10.根据权利要求9所述的半导体器件，其中：
所述第一方向和所述第二方向基本上相同；以及
所述屏蔽结构的所述带状线的延伸方向基本上垂直于所述第一方向和所述第二方向。
CN201210111961.0A 2011-08-18 2012-04-16 垂直定向的半导体器件及其屏蔽结构 Active CN102956608B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/212,987 US8675368B2 (en) 2011-08-18 2011-08-18 Vertically oriented semiconductor device and shielding structure thereof
US13/212,987 2011-08-18

Publications (2)

Publication Number Publication Date
CN102956608A true CN102956608A (zh) 2013-03-06
CN102956608B CN102956608B (zh) 2015-10-21

Family

ID=47712513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210111961.0A Active CN102956608B (zh) 2011-08-18 2012-04-16 垂直定向的半导体器件及其屏蔽结构

Country Status (2)

Country Link
US (2) US8675368B2 (zh)
CN (1) CN102956608B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860144A (zh) * 2017-11-30 2019-06-07 台湾积体电路制造股份有限公司 具有多边形电感元件的半导体装置
CN112086429A (zh) * 2019-06-13 2020-12-15 中芯国际集成电路制造(上海)有限公司 电感结构及其形成方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8988852B2 (en) * 2009-11-17 2015-03-24 Marvell World Trade Ltd. Ground shield capacitor
US8836078B2 (en) 2011-08-18 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented inductor within interconnect structures and capacitor structure thereof
US8558344B2 (en) * 2011-09-06 2013-10-15 Analog Devices, Inc. Small size and fully integrated power converter with magnetics on chip
US8809956B2 (en) 2011-10-13 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented semiconductor device and shielding structure thereof
US8610247B2 (en) 2011-12-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a transformer with magnetic features
US9293521B2 (en) * 2012-03-02 2016-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Concentric capacitor structure
DE102013106693A1 (de) * 2013-06-26 2014-12-31 Technische Universität Dresden Bauelementanordnung
KR101681409B1 (ko) * 2015-04-16 2016-12-12 삼성전기주식회사 코일 전자부품
US12073973B1 (en) * 2021-02-19 2024-08-27 Xilinx, Inc. Opposite-facing interleaved transformer design

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010052603A1 (en) * 2000-03-27 2001-12-20 Hiroshi Takenaka Semiconductor integrated circuit device and exposure method
CN1574250A (zh) * 2003-06-09 2005-02-02 精工爱普生株式会社 半导体模块及其制造方法、电子设备、电子仪器
US20070052062A1 (en) * 2005-08-23 2007-03-08 International Business Machines Corporation Vertical lc tank device
US20090322447A1 (en) * 2008-06-26 2009-12-31 Daley Douglas M BEOL Wiring Structures That Include an On-Chip Inductor and an On-Chip Capacitor, and Design Structures for a Radiofrequency Integrated Circuit
CN101752343A (zh) * 2008-12-09 2010-06-23 台湾积体电路制造股份有限公司 集成电路结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2771843B1 (fr) 1997-11-28 2000-02-11 Sgs Thomson Microelectronics Transformateur en circuit integre
US6383858B1 (en) 2000-02-16 2002-05-07 Agere Systems Guardian Corp. Interdigitated capacitor structure for use in an integrated circuit
JP3792635B2 (ja) * 2001-12-14 2006-07-05 富士通株式会社 電子装置
US6833781B1 (en) 2002-06-27 2004-12-21 National Semiconductor Corporation High Q inductor in multi-level interconnect
TW548779B (en) 2002-08-09 2003-08-21 Acer Labs Inc Integrated capacitor and method of making same
JP2005006153A (ja) * 2003-06-13 2005-01-06 Nec Electronics Corp 電圧制御発振器
WO2005008695A2 (en) * 2003-07-23 2005-01-27 Koninklijke Philips Electronics N.V. Inductive and capacitive elements for semiconductor technologies with minimum pattern density requirements
US7485912B2 (en) * 2006-03-28 2009-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Flexible metal-oxide-metal capacitor design
US7750408B2 (en) * 2007-03-29 2010-07-06 International Business Machines Corporation Integrated circuit structure incorporating an inductor, a conductive sheet and a protection circuit
US8324979B2 (en) 2009-02-25 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Coupled microstrip lines with ground planes having ground strip shields and ground conductor extensions
US20100301987A1 (en) 2009-05-27 2010-12-02 Stmicroelectronics S.A. Millimeter wave transformer with a high transformation factor and a low insertion loss
US8350586B2 (en) * 2009-07-02 2013-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of deembedding
US9111689B2 (en) 2009-07-02 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical interdigitated semiconductor capacitor
US8836078B2 (en) 2011-08-18 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented inductor within interconnect structures and capacitor structure thereof
US8791784B2 (en) 2011-08-18 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented semiconductor device and shielding structure thereof
US8759893B2 (en) 2011-09-07 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Horizontal interdigitated capacitor structure with vias
US8809956B2 (en) 2011-10-13 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented semiconductor device and shielding structure thereof
US9087838B2 (en) 2011-10-25 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a high-K transformer with capacitive coupling
US8860114B2 (en) 2012-03-02 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a fishbone differential capacitor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010052603A1 (en) * 2000-03-27 2001-12-20 Hiroshi Takenaka Semiconductor integrated circuit device and exposure method
CN1574250A (zh) * 2003-06-09 2005-02-02 精工爱普生株式会社 半导体模块及其制造方法、电子设备、电子仪器
US20070052062A1 (en) * 2005-08-23 2007-03-08 International Business Machines Corporation Vertical lc tank device
US20090322447A1 (en) * 2008-06-26 2009-12-31 Daley Douglas M BEOL Wiring Structures That Include an On-Chip Inductor and an On-Chip Capacitor, and Design Structures for a Radiofrequency Integrated Circuit
CN101752343A (zh) * 2008-12-09 2010-06-23 台湾积体电路制造股份有限公司 集成电路结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860144A (zh) * 2017-11-30 2019-06-07 台湾积体电路制造股份有限公司 具有多边形电感元件的半导体装置
CN109860144B (zh) * 2017-11-30 2022-06-14 台湾积体电路制造股份有限公司 具有多边形电感元件的半导体装置
CN112086429A (zh) * 2019-06-13 2020-12-15 中芯国际集成电路制造(上海)有限公司 电感结构及其形成方法

Also Published As

Publication number Publication date
US8675368B2 (en) 2014-03-18
CN102956608B (zh) 2015-10-21
US20140170777A1 (en) 2014-06-19
US20130044455A1 (en) 2013-02-21
US8951812B2 (en) 2015-02-10

Similar Documents

Publication Publication Date Title
CN102956606B (zh) 垂直定向的半导体器件及其屏蔽结构
CN102956607B (zh) 垂直定向的半导体器件及其屏蔽结构
CN102956608B (zh) 垂直定向的半导体器件及其屏蔽结构
US9406604B2 (en) Vertically oriented semiconductor device and shielding structure thereof
US8659126B2 (en) Integrated circuit ground shielding structure
US8049301B2 (en) Semiconductor transformers
US20140117496A1 (en) Semiconductor device having ground shield structure and fabrication method thereof
US8003529B2 (en) Method of fabrication an integrated circuit
US8987839B2 (en) Ground shield structure and semiconductor device
WO2020018847A1 (en) High-q integrated circuit inductor structure and methods
CN108369852B (zh) 具有集成磁性器件的转接板
Namoune et al. Stacked transformer: influence of the geometrical and technological parameters
CN117476631B (zh) 一种氮化镓微波功率器件
EP4340019A1 (en) Integrated circuit
CN117878088A (zh) 接地屏蔽结构和半导体器件
Italia et al. The transformer characteristic resistance and its application to the performance analysis of silicon integrated transformers
Xue et al. Effect of the silicon substrate structure on chip spiral inductor
CN117832193A (zh) 接地屏蔽结构和半导体器件
Wang et al. Passive Elements
Niknejad et al. Problem Description

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant