CN102929655A - 向闪存芯片中烧写数据文件的方法、预处理方法及装置 - Google Patents

向闪存芯片中烧写数据文件的方法、预处理方法及装置 Download PDF

Info

Publication number
CN102929655A
CN102929655A CN2012103650002A CN201210365000A CN102929655A CN 102929655 A CN102929655 A CN 102929655A CN 2012103650002 A CN2012103650002 A CN 2012103650002A CN 201210365000 A CN201210365000 A CN 201210365000A CN 102929655 A CN102929655 A CN 102929655A
Authority
CN
China
Prior art keywords
data
data file
ecc
check code
flash chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103650002A
Other languages
English (en)
Inventor
王爱国
高旭
宋国良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raisecom Technology Co Ltd
Original Assignee
Raisecom Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raisecom Technology Co Ltd filed Critical Raisecom Technology Co Ltd
Priority to CN2012103650002A priority Critical patent/CN102929655A/zh
Publication of CN102929655A publication Critical patent/CN102929655A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种向闪存芯片中烧写数据文件的预处理方法及装置,和向闪存芯片中烧写数据文件的方法。其方法包括:调用向闪存芯片中烧写数据文件所需的ECC算法函数对数据文件进行ECC算法校验,生成ECC校验码;将经过ECC算法校验的数据文件发送给关闭了ECC算法功能的闪存编程器。采用本发明实施例提供的方法及装置,由于不需要芯片编程器参与ECC算法校验,即使芯片编程器不支持向所述闪存芯片中烧写数据文件所需的ECC算法,也可以由该芯片编程器向所述闪存芯片中烧写数据文件,避免了对芯片编程器所支持ECC算法的依赖。由于预处理过程中的ECC算法可以通过软件实现,其实现成本远远低于更换芯片编程器的成本。

Description

向闪存芯片中烧写数据文件的方法、预处理方法及装置
技术领域
本发明涉及闪存技术领域,尤其涉及一种向闪存芯片中烧写数据文件的方法、预处理方法及装置。
背景技术
与NOR Flash(英特尔公司开发的一种闪存技术)相比,NAND Flash(与非闪存,东芝公司开发的一种闪存技术)的集成度更高,每bit(比特)成本更低,是高数据存储密度的理想解决方案。
一种常用的NAND Flash芯片量产方案是,采用NAND Flash编程器将NAND Flash系统软件的数据文件烧写到多个NAND Flash空白芯片中。由于NAND Flash存在“位反转(bit twiddling)”现象,因此NAND Flash编程器需要使用ECC(Error Correcting Code,错误检查和纠正)算法对数据文件进行校验来确保系统软件运行的可靠性。在NAND Flash中常用的ECC算法包括Hanming(汉明码)纠错算法、BCH(一种二元线性循环码)纠错算法和RC(BCH码的一种特例)纠错算法等等。
如果NAND Flash编程器使用ECC算法对数据文件进行校验,具体的:NAND Flash编程器以“页”为单位依次从数据文件中读取数据,对每次读取的数据进行ECC算法校验,生成ECC校验码。完成对数据文件的ECC算法校验后,将携带ECC校验码的数据文件烧写到NAND Flash芯片中。
针对不同的应用,向NAND Flash芯片中烧写数据文件所使用的ECC算法不同,不同的NAND Flash编程器所支持的ECC算法也不同。NAND Flash芯片量产依赖于NAND Flash编程器所支持的ECC算法,需要针对向NAND Flash芯片烧写数据文件所需的ECC算法,选择支持相应的ECC算法的NAND Flash编程器,增加了生产成本。
对于其他需要进行ECC算法校验处理的闪存芯片,向其中烧写数据文件时,同样存在依赖编程器所支持的ECC算法导致生产成本增加的问题。
发明内容
本发明的目的是提供一种向闪存芯片中烧写数据文件的方法、预处理方法及装置,以解决向闪存芯片中烧写数据文件时依赖闪存编程器所支持的ECC算法导致生产成本增加的问题。
本发明的目的是通过以下技术方案实现的:
一种向闪存芯片中烧写数据文件的预处理方法,包括:
调用向所述闪存芯片中烧写数据文件所需的ECC算法函数对所述数据文件进行ECC算法校验,生成ECC校验码;
将携带ECC校验码的数据文件发送给关闭了ECC算法功能的闪存编程器。
一种向闪存芯片中烧写数据文件的方法,包括:
关闭了ECC算法功能的闪存芯片编程器接收携带ECC校验码的数据文件,所述ECC校验码是通过调用向所述闪存芯片中烧写数据文件所需的ECC算法函数对所述数据文件进行ECC算法校验生成的;
所述闪存芯片编程器将所述携带ECC校验码的数据文件烧写到所述闪存芯片中。
一种向闪存芯片中烧写数据文件的预处理装置,包括:
数据文件预处理模块,用于调用向所述闪存芯片中烧写数据文件所需的ECC算法函数对所述数据文件进行ECC算法校验,生成ECC校验码;
数据文件发送模块,用于将携带ECC校验码的数据文件发送给关闭了ECC算法功能的闪存编程器。
本发明实施例提供的方法及装置,由于不需要芯片编程器参与ECC算法校验,即使芯片编程器不支持向所述闪存芯片中烧写数据文件所需的ECC算法,也可以由该芯片编程器向所述闪存芯片中烧写数据文件,不需要更换芯片编程器,即可以支持多种ECC算法,从而避免了对芯片编程器所支持ECC算法的依赖。由于预处理过程中的ECC算法可以通过软件实现,其实现成本远远低于更换芯片编程器的成本。
附图说明
图1为本发明实施例提供的一个烧写数据文件的预处理方法流程图;
图2为本发明实施例提供的一个烧写数据文件的方法流程图;
图3为本发明实施例提供的另一个烧写数据文件的预处理方法流程图;
图4为本发明实施例提供的又一个烧写数据文件的预处理方法流程图;
图5为本发明实施例提供的装置结构示意图。
具体实施方式
本发明实施例提供了一种向闪存芯片中烧写数据文件的方法、预处理方法及装置,在预处理过程中对数据文件进行ECC算法校验,生成ECC校验码,然后将携带有ECC校验码的数据文件发送给关闭了ECC算法功能的闪存编程器,闪存编程器在将携带有ECC校验码的数据文件烧写到闪存芯片的过程中,不需要再对数据文件进行ECC算法校验。为了实现上述预处理过程,技术人员预先编程实现常用的ECC算法函数并保存。在预处理过程中,如果存储的ECC算法函数中没有向闪存芯片中烧写数据文件所需的ECC算法函数,可以发出提示信息,以便技术人员编写所需的ECC算法函数并保存。采用本发明实施例的方法及装置,由于不需要芯片编程器参与ECC算法校验,即使芯片编程器不支持向所述闪存芯片中烧写数据文件所需的ECC算法,也可以由该芯片编程器向所述闪存芯片中烧写数据文件,不需要更换芯片编程器,即可以支持多种ECC算法,从而避免了对芯片编程器所支持ECC算法的依赖。由于预处理过程中的ECC算法可以通过软件实现,其实现成本远远低于更换芯片编程器的成本。
下面将结合附图对本发明实施例提供的方法及装置进行说明。
如图1所示,本发明实施例提供的向闪存芯片中烧写数据文件的预处理方法包括如下操作:
步骤100、调用向所述闪存芯片中烧写数据文件所需的ECC算法函数对上述数据文件进行ECC算法校验,生成ECC校验码。
步骤110、将携带ECC校验码的数据文件发送给关闭了ECC算法功能的闪存编程器。
本发明实施例提供的预处理方法可以但不仅限于在与芯片编程器连接的上位机(如个人电脑、服务器等等)上实现。
如图2所示,本发明实施例提供的向闪存芯片中烧写数据文件的方法包括如下操作:
步骤200、关闭了ECC算法功能的闪存芯片编程器接收携带ECC校验码的数据文件。
其中的ECC校验码是通过调用向上述闪存芯片中烧写数据文件所需的ECC算法函数对该数据文件进行ECC算法校验生成的。
步骤210、上述闪存芯片编程器将携带ECC校验码的数据文件烧写到该闪存芯片中。
本发明实施例提供的方法不仅适用于向NAND Flash芯片烧写数据文件之前,对数据文件进行预处理。对于其他闪存芯片,只要是通过闪存编程器向其烧写数据文件,且需要对数据文件进行ECC算法校验,都可以使用本发明实施例提供的预处理方法替换闪存编程器的ECC算法校验功能。
如果按照对闪存芯片进行读写时的读写单位对闪存芯片的存储空间进行划分,那么,闪存芯片的存储空间可以被划分为多个读写单元。进一步的,每个读写单元被划分为数据存储区域和文件信息存储区域。其中,数据存储区域用于存储数据文件中的数据,文件信息存储区域用于存储数据文件的ECC校验码和文件系统相关信息。数据存储区域与文件信息存储区域的空间位置既可以是级联的关系,也可以不是级联的。如果一个读写单元的数据存储区域与文件信息存储区域的空间位置不是级联的,则还保存有数据存储区域与文件信息存储区域的对应关系。其对应关系的表达方式本发明实施例不作限定,作为举例而非限定,可以在数据存储区域中保存指向文件信息存储区域的指针,以建立两个存储区域之间的对应关系;也可以在文件信息存储区域中保存指向数据存储区域的指针,以建立两个存储区域之间的对应关系。
以NAND Flash芯片为例。对NAND Flash芯片的读写以“页”为单位,存储空间被划分为多个读写单元,一个读写单元占用一“页”大小的存储空间。一个读写单元进一步被划分为级联的页数据区域(即数据存储区域)和OOB数据区域(即文件信息存储区域)。
基于上述读写单元的划分,较佳地,对上述数据文件进行ECC算法校验的具体实现方式可以是:以闪存芯片的一个读写单元中数据存储区域的大小为读写单位,从上述数据文件中依次读取数据进行ECC算法校验,生成ECC校验码。
例如,闪存芯片的一个读写单元的大小为2112Bytes(字节),其中数据存储区域的大小为2048Bytes,文件信息存储区域的大小为64Bytes。那么,以2048Bytes为读写单位,从数据文件中依次读取数据进行ECC算法校验。
较佳地,本发明实施例提供的方法还可以包括:
按照读取顺序,将每次读取的数据和对应的ECC校验码保存在新建的数据文件中。该新建的数据文件即上述携带ECC校验码的数据文件。
对于一次读取的数据进行ECC算法校验后,将读取的数据和对应的ECC校验码保存在新建的数据文件中的具体实现方式可以是:将ECC校验码保存在文件信息缓存空间;按照上述闪存芯片中数据存储区域和文件信息存储区域的对应关系(例如,级联关系),将读取的数据和该文件信息缓存空间中的数据保存在上述新建的数据文件中。其中,文件信息缓存空间的大小与该闪存芯片的一个读写单元中文件信息存储区域的大小相同。
仍以上述2112Bytes的读写单元划分为例,假设文件信息存储区域级联在数据存储区域之后。那么,文件信息缓存空间的大小为64Bytes,对于一次读取的数据进行ECC算法校验后,将ECC校验码保存在64Bytes的文件信息缓存空间中,然后读取信息缓存空间数据(大小为64Bytes,包括ECC校验码),将该64Bytes数据级联在读取的数据之后一并保存在新建的数据文件中。
较佳地,本发明实施例提供的方法还可以包括:
对于一次读取的数据进行ECC算法校验后,将ECC校验码保存在文件信息缓存空间;按照上述闪存芯片中数据存储区域和文件信息存储区域的对应关系,在上述数据文件中插入该文件信息缓存空间的数据。该数据文件即上述携带ECC校验码的数据文件。
仍以上述2112Bytes的读写单元划分为例,假设文件信息存储区域级联在数据存储区域之后。那么,文件信息缓存空间的大小为64Bytes,对于一次读取的数据进行ECC算法校验后,将ECC校验码保存在64Bytes的文件信息缓存空间中,然后读取信息缓存空间数据(大小为64Bytes,包括ECC校验码),将该64Bytes数据插入上述数据文件中读取的数据之后。
应当指出的是,上述本发明实施例例举了两种在数据文件中携带ECC校验码的具体实现方式,但这不代表本发明仅限于这两种较佳地实现方式。只要是按照闪存芯片中数据存储区域和文件信息存储区域的对应关系将ECC校验码与对应的读取数据保存的实现方式,均在本发明实施例的保护范围之内。
上述例举的两种实现方式中,将ECC校验码保存在文件信息缓存空间的具体实现方式可以是:将ECC校验码保存在文件信息缓存空间中的指定存储位置。在应用过程中,可以根据实际应用环境指定文件信息缓存空间中用于存储ECC校验码的指定存储位置。
下面以NAND Flash芯片为例,对本发明实施例提供的预处理实现方案进行详细说明。
假设待烧制的NAND Flash芯片中,一个页大小的读取单元为2112Bytes。其中,页数据区域大小为2048Bytes,OOB数据区域大小为64Bytes,OOB数据区域级联在页数据区域之后。
如果向该型号的NAND Flash芯片(一次烧制的芯片数量由NAND Flash编程器的结构及处理能力决定)中烧写数据文件,在NAND Flash编程器处理之前,对数据文件进行预处理,即预先对其进行ECC算法校验,一种具体实现方式如图3所示,具体包括如下操作:
步骤300、将数据文件(假设其文件名为boot.bin)拷贝到上位机的操作系统(如Linux系统)中。
对数据文件进行ECC算法校验的预处理过程可以由软件实现,该软件被软件编译器编译为可以在上位机操作系统下运行的可执行文件。相应的,步骤300的具体实现方式可以是,调用预处理软件将boot.bin文件拷贝到上位机的操作系统中。具体的,可以拷贝到预处理软件所在的文件目录下。
步骤310、确定NAND Flash芯片中一个读写单元的页数据区域大小、OOB数据区域大小,和页数据区域与OOB数据区域的级联关系。
具体的,可以通过确定OBB数据区域在读写单元中的起始地址和范围来确定页数据区域与OOB数据区域的级联关系。
步骤320、创建一个新的数据文件(假设其文件名为eccboot.bin),并定义一个页数据区域大小的页数据缓存区域(page_buf)和一个OOB数据区域大小的OOB数据缓存区域(oob_buf)。
步骤330、从boot.bin文件中读取页数据区域大小的数据保存到page_buf中。
步骤340、调用所需的ECC算法函数对读取的数据进行ECC校验,并将生成的ECC校验码保存到oob_buf中的指定位置。
如果存储的ECC算法函数中没有向NAND Flash芯片烧写数据文件所需的ECC算法函数,可以提示技术人员编程实现该ECC算法函数并保存,以便后续的预处理过程调用。
其中,oob_buf中还可以保存其他的文件系统信息。如果oob_buf中仅保存了ECC校验码,则其他字节以默认字符填充。
其中,该ECC算法函数中有两个指针参数,分别指向page_buf和oob_buf,以便根据指针从page_buf中读取数据进行ECC校验,并将生成的校验码保存在指针指向的oob_buf。
步骤350、按照步骤310中确定的页数据区域与OOB数据区域的级联关系,将page_buf和oob_buf中的数据依次写入到eccboot.bin文件中。
在eccboot.bin文件中,按照数据的读取顺序保存读取的数据和对应的ECC校验码。
步骤360、判断boot.bin文件中是否还有未被读取的数据,如果有,返回步骤330读取下一组数据,如果没有,执行步骤370。
步骤370、保存eccboot.bin文件。
如果ECC算法校验的过程由预处理软件实现,在保存了eccboot.bin文件后,退出预处理软件。
步骤380、将eccboot.bin文件发送给关闭了ECC算法校验功能的NANDFlash编程器。
NAND Flash编程器在收到eccboot.bin文件后,不需要对其进行ECC处理,直接将该文件烧写到NAND Flash芯片中。
仍以一个页大小的读取单元为2112Bytes。其中,页数据区域大小为2048Bytes,OOB数据区域大小为64Bytes,OOB数据区域级联在页数据区域之后的NAND Flash芯片为例。如果向该型号的NAND Flash芯片中烧写数据文件,在NAND Flash编程器处理之前,对数据文件进行预处理,另一种具体实现方式如图4所示,具体包括如下操作:
步骤400、将数据文件(假设其文件名为boot.bin)拷贝到上位机的操作系统(如Linux系统)中。
步骤410、确定NAND Flash芯片中一个读写单元的页数据区域大小、OOB数据区域大小,和页数据区域与OOB数据区域的级联关系。
步骤420、定义一个页数据区域大小的页数据缓存区域(page_buf)和一个OOB数据区域大小的OOB数据缓存区域(oob_buf)。
步骤430、从boot.bin文件中读取页数据区域大小的数据保存到page_buf中。
步骤440、调用所需的ECC算法函数对读取的数据进行ECC校验,并将生成的ECC校验码保存到oob_buf中的指定位置。
步骤450、按照步骤410中确定的页数据区域与OOB数据区域的级联关系,将oob_buf中的数据插入到boot.bin文件中对应的数据之后。
步骤460、判断boot.bin文件中是否还有未被读取的数据,如果有,返回步骤430读取下一组数据,如果没有,执行步骤470。
步骤470、保存boot.bin文件。
如果ECC算法校验的过程由预处理软件实现,在保存了boot.bin文件后,退出预处理软件。
步骤480、将boot.bin文件发送给关闭了ECC算法校验功能的NAND Flash编程器。
NAND Flash编程器在收到boot.bin文件后,不需要对其进行ECC处理,直接将该文件烧写到NAND Flash芯片中。
上述处理过程与图3所示的处理过程有雷同之处,对于雷同处的具体实现方式,不再赘述。
基于同样的发明构思,本发明实施例还提供了一种向闪存芯片中烧写数据文件的预处理装置,其实现结构如图5所示,包括:
数据文件预处理模块501,用于调用向所述闪存芯片中烧写数据文件所需的ECC算法函数对所述数据文件进行ECC算法校验,生成ECC校验码;
数据文件发送模块502,用于将携带ECC校验码的数据文件发送给关闭了ECC算法功能的闪存编程器。
较佳地,数据文件预处理模块501具体用于:
以所述闪存芯片的一个读写单元中数据存储区域的大小为读写单位,从所述数据文件中依次读取数据进行ECC算法校验,生成ECC校验码。
较佳地,所述数据文件预处理模块501还用于:
按照读取顺序,将每次读取的数据和对应的ECC校验码保存在新建的数据文件中,所述新建的数据文件即携带ECC校验码的数据文件;
对于一次读取的数据进行ECC算法校验后,将读取的数据和对应的ECC校验码保存在新建的数据文件中,所述数据文件预处理模块501具体用于:
将ECC校验码保存在文件信息缓存空间,所述文件信息缓存空间的大小与所述闪存芯片的一个读写单元中文件信息存储区域的大小相同;
按照所述闪存芯片中数据存储区域和文件信息存储区域的对应关系,将读取的数据和所述文件信息缓存空间中的数据保存在所述新建的数据文件中。
较佳地,对于一次读取的数据进行ECC算法校验后,所述数据文件预处理模块501还用于:
将ECC校验码保存在文件信息缓存空间,所述文件信息缓存空间的大小与所述闪存芯片的一个读写单元中文件信息存储区域的大小相同;
按照所述闪存芯片中数据存储区域和文件信息存储区域的对应关系,在所述数据文件中插入所述文件信息缓存空间的数据。
较佳地,将ECC校验码保存在文件信息缓存空间时,所述数据文件预处理模块501具体用于:
将ECC校验码保存在文件信息缓存空间中的指定存储位置。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种向闪存芯片中烧写数据文件的预处理方法,其特征在于,包括:
调用向所述闪存芯片中烧写数据文件所需的错误检查和纠正ECC算法函数对所述数据文件进行ECC算法校验,生成ECC校验码;
将携带ECC校验码的数据文件发送给关闭了ECC算法功能的闪存编程器。
2.根据权利要求1所述的方法,其特征在于,对所述数据文件进行ECC算法校验,包括:
以所述闪存芯片的一个读写单元中数据存储区域的大小为读写单位,从所述数据文件中依次读取数据进行ECC算法校验,生成ECC校验码。
3.根据权利要求2所述的方法,其特征在于,该方法还包括:
按照读取顺序,将每次读取的数据和对应的ECC校验码保存在新建的数据文件中,所述新建的数据文件即携带ECC校验码的数据文件;
对于一次读取的数据进行ECC算法校验后,将读取的数据和对应的ECC校验码保存在新建的数据文件中,具体包括:
将ECC校验码保存在文件信息缓存空间,所述文件信息缓存空间的大小与所述闪存芯片的一个读写单元中文件信息存储区域的大小相同;
按照所述闪存芯片中数据存储区域和文件信息存储区域的对应关系,将读取的数据和所述文件信息缓存空间中的数据保存在所述新建的数据文件中。
4.根据权利要求2所述的方法,其特征在于,对于一次读取的数据进行ECC算法校验后,该方法还包括:
将ECC校验码保存在文件信息缓存空间,所述文件信息缓存空间的大小与所述闪存芯片的一个读写单元中文件信息存储区域的大小相同;
按照所述闪存芯片中数据存储区域和文件信息存储区域的对应关系,在所述数据文件中插入所述文件信息缓存空间的数据。
5.根据权利要求3或4所述的方法,其特征在于,所述将ECC校验码保存在文件信息缓存空间,具体包括:
将ECC校验码保存在文件信息缓存空间中的指定存储位置。
6.一种向闪存芯片中烧写数据文件的方法,其特征在于,包括:
关闭了ECC算法功能的闪存芯片编程器接收携带ECC校验码的数据文件,所述ECC校验码是通过调用向所述闪存芯片中烧写数据文件所需的ECC算法函数对所述数据文件进行ECC算法校验生成的;
所述闪存芯片编程器将所述携带ECC校验码的数据文件烧写到所述闪存芯片中。
7.一种向闪存芯片中烧写数据文件的预处理装置,其特征在于,包括:
数据文件预处理模块,用于调用向所述闪存芯片中烧写数据文件所需的ECC算法函数对所述数据文件进行ECC算法校验,生成ECC校验码;
数据文件发送模块,用于将携带ECC校验码的数据文件发送给关闭了ECC算法功能的闪存编程器。
8.根据权利要求7所述的预处理装置,其特征在于,所述数据文件预处理模块具体用于:
以所述闪存芯片的一个读写单元中数据存储区域的大小为读写单位,从所述数据文件中依次读取数据进行ECC算法校验,生成ECC校验码。
9.根据权利要求8所述的预处理装置,其特征在于,所述数据文件预处理模块还用于:
按照读取顺序,将每次读取的数据和对应的ECC校验码保存在新建的数据文件中,所述新建的数据文件即携带ECC校验码的数据文件;
对于一次读取的数据进行ECC算法校验后,将读取的数据和对应的ECC校验码保存在新建的数据文件中,所述数据文件预处理模块具体用于:
将ECC校验码保存在文件信息缓存空间,所述文件信息缓存空间的大小与所述闪存芯片的一个读写单元中文件信息存储区域的大小相同;
按照所述闪存芯片中数据存储区域和文件信息存储区域的对应关系,将读取的数据和所述文件信息缓存空间中的数据级存在所述新建的数据文件中。
10.根据权利要求8所述的预处理装置,其特征在于,对于一次读取的数据进行ECC算法校验后,所述数据文件预处理模块还用于:
将ECC校验码保存在文件信息缓存空间,所述文件信息缓存空间的大小与所述闪存芯片的一个读写单元中文件信息存储区域的大小相同;
按照所述闪存芯片中数据存储区域和文件信息存储区域的对应关系,在所述数据文件中插入所述文件信息缓存空间的数据。
11.根据权利要求9或10所述的预处理装置,其特征在于,将ECC校验码保存在文件信息缓存空间时,所述数据文件预处理模块具体用于:
将ECC校验码保存在文件信息缓存空间中的指定存储位置。
CN2012103650002A 2012-09-26 2012-09-26 向闪存芯片中烧写数据文件的方法、预处理方法及装置 Pending CN102929655A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012103650002A CN102929655A (zh) 2012-09-26 2012-09-26 向闪存芯片中烧写数据文件的方法、预处理方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012103650002A CN102929655A (zh) 2012-09-26 2012-09-26 向闪存芯片中烧写数据文件的方法、预处理方法及装置

Publications (1)

Publication Number Publication Date
CN102929655A true CN102929655A (zh) 2013-02-13

Family

ID=47644467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103650002A Pending CN102929655A (zh) 2012-09-26 2012-09-26 向闪存芯片中烧写数据文件的方法、预处理方法及装置

Country Status (1)

Country Link
CN (1) CN102929655A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105988887A (zh) * 2015-01-31 2016-10-05 深圳市硅格半导体有限公司 存储卡数据处理系统及方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070118713A1 (en) * 2005-11-22 2007-05-24 Guterman Daniel C Memory system for legacy hosts
CN101221506A (zh) * 2007-01-12 2008-07-16 深圳市科陆电子科技股份有限公司 一种对电能表芯片程序进行下载更新的方法
US20080229090A1 (en) * 2007-03-14 2008-09-18 Sung-Up Choi Memory Card, Memory System Including the Same, and Operating Method thereof
CN101354906A (zh) * 2008-08-11 2009-01-28 湖南源科创新科技股份有限公司 应用于固态硬盘的闪存控制器
CN101366182A (zh) * 2005-09-26 2009-02-11 晟碟以色列有限公司 输出nand接口的nand闪存控制器
CN101452745A (zh) * 2007-11-30 2009-06-10 无锡华润矽科微电子有限公司 一种编程器及其编程方法
CN101868831A (zh) * 2007-11-21 2010-10-20 美光科技公司 支持速率兼容经穿孔码的存储器控制器
US20110041039A1 (en) * 2009-08-11 2011-02-17 Eliyahou Harari Controller and Method for Interfacing Between a Host Controller in a Host and a Flash Memory Device
CN102110028A (zh) * 2009-12-25 2011-06-29 康佳集团股份有限公司 一种nand闪存及其数据的校验方法和装置
US20110307762A1 (en) * 2008-10-09 2011-12-15 Federico Tiziani Virtualized ecc nand

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101366182A (zh) * 2005-09-26 2009-02-11 晟碟以色列有限公司 输出nand接口的nand闪存控制器
US20070118713A1 (en) * 2005-11-22 2007-05-24 Guterman Daniel C Memory system for legacy hosts
CN101221506A (zh) * 2007-01-12 2008-07-16 深圳市科陆电子科技股份有限公司 一种对电能表芯片程序进行下载更新的方法
US20080229090A1 (en) * 2007-03-14 2008-09-18 Sung-Up Choi Memory Card, Memory System Including the Same, and Operating Method thereof
CN101868831A (zh) * 2007-11-21 2010-10-20 美光科技公司 支持速率兼容经穿孔码的存储器控制器
CN101452745A (zh) * 2007-11-30 2009-06-10 无锡华润矽科微电子有限公司 一种编程器及其编程方法
CN101354906A (zh) * 2008-08-11 2009-01-28 湖南源科创新科技股份有限公司 应用于固态硬盘的闪存控制器
US20110307762A1 (en) * 2008-10-09 2011-12-15 Federico Tiziani Virtualized ecc nand
US20110041039A1 (en) * 2009-08-11 2011-02-17 Eliyahou Harari Controller and Method for Interfacing Between a Host Controller in a Host and a Flash Memory Device
CN102110028A (zh) * 2009-12-25 2011-06-29 康佳集团股份有限公司 一种nand闪存及其数据的校验方法和装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WHAM6807: "NAND FLASH编程器_NAND FLASH烧录器", 《百度文库》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105988887A (zh) * 2015-01-31 2016-10-05 深圳市硅格半导体有限公司 存储卡数据处理系统及方法

Similar Documents

Publication Publication Date Title
US20210182209A1 (en) Method for performing access management in a memory device, associated memory device and controller thereof, and associated electronic device
US8671330B2 (en) Storage device, electronic device, and data error correction method
US20080195833A1 (en) Systems, methods and computer program products for operating a data processing system in which a file system's unit of memory allocation is coordinated with a storage system's read/write operation unit
US11138080B2 (en) Apparatus and method for reducing cell disturb in an open block of a memory system during a recovery procedure
US9208021B2 (en) Data writing method, memory storage device, and memory controller
JP2016071893A (ja) 持続性記憶装置を管理する方法およびシステム、ならびに非一時的コンピュータ読み取り可能媒体
CN103955431A (zh) 一种闪存存储设备中数据管理的方法及装置
CN103995784A (zh) 快闪存储器控制器与存储装置以及快闪存储器控制方法
KR20170095524A (ko) 메모리 시스템 및 그의 동작 방법
CN105005450A (zh) 数据写入方法、存储器存储装置及存储器控制电路单元
CN103984506A (zh) 闪存存储设备数据写的方法和系统
KR20160074025A (ko) 데이터 저장 장치의 동작 방법
US20130179627A1 (en) Method for managing buffer memory, memory controllor, and memory storage device
US8966344B2 (en) Data protecting method, memory controller and memory storage device
CN103995785A (zh) 信息处理方法和系统
US9652416B2 (en) Storage device for performing in-storage computing operations, method of operation the same, and system including the same
US11126376B2 (en) Apparatus and method for performing recovery operation of memory system
KR20210079611A (ko) 메모리 시스템의 입출력 성능을 향상시키는 장치 및 방법
US11204841B2 (en) Meta data protection against unexpected power loss in a memory system
JP2009123191A (ja) Norインターフェイスフラッシュメモリ装置及びそのアクセス方法
US20100077131A1 (en) Updating control information in non-volatile memory to control selection of content
CN111857785B (zh) 一种mcu的启动方法、装置及终端设备
CN102929655A (zh) 向闪存芯片中烧写数据文件的方法、预处理方法及装置
KR20210045114A (ko) 메모리 블록을 효율적으로 관리할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
KR20190069803A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20130213

RJ01 Rejection of invention patent application after publication