CN102855934B - 非易失性存储器系统及其擦除方法 - Google Patents

Abstract

一种非易失性存储器系统及其擦除方法，其中所述擦除方法包括：提供目标位存储子阵列；依次读取并存储目标位存储子阵列所在行的其他的位存储子阵列中的第一数据；对目标位存储子阵列进行擦除操作；依次读取目标位存储子阵列所在行的其他的位存储子阵列中存储的第二数据，每次读取后，将第二数据和相应的第一数据进行比较，若第一数据与第二数据不相同，则给出对相应的位存储子阵列进行重新写入的命令；根据重新写入的命令和存储的第一数据，对相应的位存储子阵列进行重新写入。防止了对目标位存储子阵列进行擦除操作时，对目标位存储子阵列所在行的其他的位存储子阵列的干扰。

Description

非易失性存储器系统及其擦除方法

技术领域

本发明涉及存储器领域，特别涉及一种非易失性存储器系统及其擦除方法。

背景技术

只读存储器(Read Only Memory，ROM)为一种非易失性存储器(Non-volatile Memory)，所存入的信息和数据不会因为电源供应的中断而消失。可擦除和编程只读存储器(Erasable Programmable ROM，ERPOM)则是将只读存储器的应用推广到可以进行数据的擦除与重新写入，但是擦除的动作需要用到紫外线，因此制作EPROM的成本较高。此外，EPROM进行数据删除时，将把所有存储在EPROM的数据全部擦除，这使得每次数据修改时，需重新编程，相当耗时。

另一种可以让数据修改的可擦除可编程只读存储器(Electrically ErasableProgrammable ROM，EEPROM)则无上述缺点，在进行数据的擦除与重新写入时，可以“一个存储单元一个存储单元的进行”(Bit By Bit)的进行，数据可以进行多次的写入、读出和擦除等操作。

参考图1，图1为现有EEPROM存储阵列的结构示意图，包括：若干呈行列排布的全局字线GWL和总位线GBL，位于总位线GBL和全局字线GWL的交叉处的位存储子阵列10，位存储子阵列10与相应的总位线GBL相连。

所述存储阵列还包括：位于行阵列中相邻的位存储子阵列10之间的字线切换单元11，所述字线切换单元11与全局字线GWL相连，相邻的两个位存储子阵列10分别通过第一字线电源线12和第二字线电源线13与字线切换单元11相连接，字线切换单元11用于在对位存储子阵列10进行编程、擦除或读取操作时，控制第一字线电源线12、第二字线电源线13与全局字线GWL之间是否导通，使得第一字线电源线12、第二字线电源线13为高电位或零电位。

所述位存储子阵列10中具有n(n≥1)个串联的共享字线的存储单元，所述总位线GBL具有n+1(n≥1)条相互平行的子位线，所述位存储子阵列10的存储单元与相应的子位线相连，具体请参考图2，图2为位存储子阵列10的电路结构图，包括：若干串联的共享字线的存储单元15，每个存储单元15具有两个存储子单元、位于两个存储子单元之间的字线以及位于存储子单元远离字线一侧的源/漏区，每个存储子单元包括浮栅和位于浮栅上的控制栅，存储单元15的两个存储子单元的控制栅分别与第一控制栅电源线CG0和第二控制栅电源线CG1相连接，字线与字线电源线WL0相连接，字线电源线WL0相应的与第一字线电源线12或第二字线电源线13相连，存储单元15的两端的源/漏区分别与不同的子位线BL相连，相邻的存储单元的相连的一端连接至同一子位线。存储阵列中，同一行的不同位存储子阵列中的相应的存储单元的控制栅均连接至第一控制栅电源线CG0和第二控制栅电源线CG1。

由于同一行中的所有存储子阵列的控制栅均连接到同一电位，在对上述存储阵列的一目标位存储子阵列进行擦除操作时，对同一行中其他的位存储子阵列中存储的数据可能会造成干扰。

发明内容

本发明解决的问题是提供一种非易失性存储器系统及其擦除方法，防止擦除操作时，对同一行的其他位存储子阵列的干扰。

为解决上述问题，本发明实施例提供了一种非易失性存储器系统，包括：

非易失性存储器阵列，所述非易失性存储器阵列具有若干行，每一行具有若干位存储子阵列，所述位存储子阵列为数据的擦除单位，所述位存储子阵列中具有若干共享字线的存储单元；

状态控制单元，用于接收地址和控制命令，对控制命令进行解析，输出相应的控制信号，对地址进行转换，输出行地址和列地址；

行译码单元，接收状态控制单元输出的行地址，对行地址进行译码，选择对应输入的行地址的字线；

列译码单元，接收状态控制单元输出的列地址，对列地址进行译码，选择对应输入的列地址的位线，通过位线将位存储子阵列中的数据读出或者将输入/输出缓存单元中的数据写入位存储子阵列中；

灵敏放大器单元，将列译码单元读出的数据进行放大，并将放大的数据输出到输入/输出缓存单元中；

输入/输出缓存单元，用于暂时存储放大的数据和需要写入位存储子阵列的数据，并在对目标位存储子阵列进行擦除操作之前，将目标位存储子阵列所在行的其他的位存储子阵列中读出的第一数据发送给检测单元，以及在对目标位存储子阵列进行擦除操作之后，将目标位存储子阵列所在行的其他的位存储子阵列中读出的第二数据发送给检测单元；

检测单元，比较相应的位存储子阵列的擦除前的第一数据和擦除后的第二数据是否相同，若不相同，则向状态控制单元输出对相应的位存储子阵列进行重新写入的命令。

可选的，所述检测单元包括：寄存器单元、比较单元、判断单元，其中，所述寄存器单元用于存储从输入/输出缓存单元发送的第一数据；所述比较单元用于接收输入/输出缓存单元发送的第二数据，并将第二数据与第一数据进行比较，输出比较信息给判断单元；所述判断单元根据接收的比较信息向状态控制单元输出对相应的位存储子阵列进行重新写入的命令。

可选的，所述比较单元比较第一数据和第二数据是否相同，若第一数据和第二数据相同，则输出第一比较信息，若第一数据和第二数据不相同，则输出第二比较信息，第一比较信息和第二比较信息的位数等于位存储子阵列中存储单元的个数。

可选的，所述比较单元为一个或多个并联的比较器，比较器构成的比较单元的位数等于位存储子阵列中存储单元的个数。

可选的，所述对相应的位存储子阵列进行重新写入的命令为对相应位存储子阵列中所有的存储单元进行重新写入的命令或者对相应位存储子阵列中一个或多个存储单元进行重新写入的命令。

可选的，所述判断单元接收第二比较信息，对第二比较信息进行处理，输出对相应位存储子阵列中所有的存储单元进行重新写入的命令。

可选的，所述判断单元接收第二比较信息，对第二比较信息进行处理，判断相应的位存储子阵列中的数据错误的存储单元，输出对相应的数据错误的存储单元进行重新写入的命令。

可选的，所述状态控制单元与寄存器单元相连接，状态控制单元将地址发送给寄存器单元，寄存器单元基于接收的地址存储相应的第一数据。

可选的，所述寄存器单元为先入先出寄存器，先入先出寄存器的宽度等于位存储子阵列中存储单元的个数，先入先出寄存器的深度为N-1，其中N为非易失性存储器阵列的每一行中位存储子阵列的数量。

可选的，所述寄存器单元在存储和读出数据时，状态控制单元给寄存器单元相应的发出写入和读出命令。

可选的，所述输入/输出缓存单元在写入和读出数据时，状态控制单元给输入/输出缓存单元相应的发出写入和读出命令。

可选的，检测单元在比较第一数据和第二数据之前，状态控制单元分别向寄存器单元和输入/输出缓存单元发出读出命令。

可选的，在进行重新写入操作时，状态控制单元分别向寄存器单元和输入/输出缓存单元发出读出命令和写入命令，将寄存器单元中的第一数据存储到输入/输出缓存单元中。

可选的，所述非易失性存储器系统还包括：电压产生单元，用于接收状态控制单元发出的相应的控制信息，在对存储器进行编程、擦除、读取操作时，给行译码单元和列译码单元提供相应的电压偏置。

可选的，所述位存储子阵列中存储单元的个数为4、8、16、32、64或128。

本发明实施例还提供了一种采用非易失性存储器系统进行擦除的方法，包括：

提供非易失性存储器阵列，所述非易失性存储器阵列具有若干行，每一行具有若干位存储子阵列，所述位存储子阵列为数据的擦除单位，所述位存储子阵列中具有若干共享字线的存储单元；

提供目标位存储子阵列；

依次读取并存储目标位存储子阵列所在行的其他的位存储子阵列中的第一数据；

对目标位存储子阵列进行擦除操作；

依次读取目标位存储子阵列所在行的其他的位存储子阵列中存储的第二数据，每次读取后，将第二数据和相应的第一数据进行比较，若第一数据与第二数据不相同，则给出对相应的位存储子阵列进行重新写入的命令；

根据重新写入的命令和存储的第一数据，对相应的位存储子阵列进行重新写入。

可选的，所述对相应的位存储子阵列进行重新写入的命令为对相应位存储子阵列中所有的存储单元进行重新写入的命令或者对相应位存储子阵列中一个或多个存储单元进行重新写入的命令。

可选的，根据对相应位存储子阵列中所有的存储单元进行重新写入的命令和存储的第一数据，对相应位存储子阵列的所有存储单元进行重新写入。

可选的，根据对相应位存储子阵列中一个或多个存储单元进行重新写入的命令和存储的第一数据，对相应位存储子阵列的一个或多个存储单元进行重新写入。

与现有技术相比，本发明技术方案具有以下优点：

本发明实施例中的非易失性存储器系统，包括检测单元，所述检测单元用于存储擦除操作前，存储从目标位存储子阵列所在行的其他的位存储子阵列中读出的第一数据，并将擦除前的第一数据和擦除后相应的第二数据进行比较，若第一数据和第二数据不相同，则向状态控制单元输出对相应的位存储子阵列或存储单元进行重新写入的命令，实现对目标位存储子阵列擦除过程中，存储的数据受到干扰的其他的位存储子阵列或存储单元重新写入，使得目标位存储子阵列所在行的其他的位存储子阵列中存储的数据在目标位存储子阵列进行擦除操作前和擦除操作后保持一致，提高了非易失性存储器的稳定性。

本发明实施例非易失性存储器系统进行擦除的方法，每次读取后，将第二数据和相应的第一数据进行比较，若第一数据与第二数据不相同，则给出对相应的位存储子阵列或存储单元进行重新写入的命令，然后根据重新写入的命令和存储的第一数据，对相应的位存储子阵列或存储单元进行重新写入，从而使得受到干扰的位存储子阵列在对目标位存储子阵列进行擦除操作之前和擦除操作之后存储的数据保持一致。

附图说明

图1是现有EEPROM存储阵列的结构示意图；

图2为现有EEPROM存储阵列位存储子阵列的电路结构图；

图3为本发明实施例非易失性存储器系统的结构示意图；

图4为本发明实施例采用非易失性存储器系统进行擦除的方法的流程示意图。

具体实施方式

发明人在对现有的EEPROM存储阵列的一目标位存储子阵列进行擦除操作时发现，擦除时可能会对与目标位存储子阵列同一行其他的位存储子阵列存储的数据产生干扰，使得位存储子阵列中存储单元中存储的数据由“0”变为“1”，造成存储单元存储状态的错误，具体请参考图1和图2，以对目标位存储子阵列16进行擦除作为示例，进行擦除操作时，在全局字线GWL上施加正的高电压(比如：8伏)，字线切换单元11选择相应的第一字线电源线12，使第一字线电源线12与全局字线GWL之间导通，从而在存储单元的字线上施加高的正电压，在第一控制栅电源线CG0和第二控制栅电源线CG1上施加高的负电压(比如：-7伏)，字线和控制栅之间具有较大的电势差，使得存储单元的浮栅上存储的电子隧穿到字线中，实现目标位存储子阵列16中所有存储单元的擦除，对目标存储子阵列16进行擦除操作时，目标存储子阵列16所在行的其他存储子阵列对应的第一字线电源线或第二字线电源线为零电压或浮空，使得目标存储子阵列16所在行的其他存储子阵列中的存储单元的字线的电压高于控制栅上施加的电压(负电压)，字线与控制栅之间具有的电势差，浮栅中存储的电子可能会隧穿到字线中，使得存储单元存储的数据由“0”变为“1”，造成存储单元存储状态的变化。

为解决上述问题，发明人提出一种非易失性存储器系统，请参考图3，图3为本发明实施例非易失性存储器系统的结构示意图，包括：非易失性存储器阵列300、行译码单元302、列译码单元301、灵敏放大器单元303、输入/输出缓存单元304、检测单元310、状态控制单元308和电压产生单元309。

所述非易失性存储器阵列300具有若干行，每一行具有若干位存储子阵列，所述位存储子阵列为数据的擦除单位，所述位存储子阵列中具有若干共享字线的存储单元。具体的所述存储阵列包括：若干呈行列排布的全局字线和总位线，位于总位线和全局字线的交叉处的位存储子阵列，位存储子阵列与相应的总位线相连。所述存储阵列还包括：位于行阵列中相邻的位存储子阵列之间的字线切换单元，所述字线切换单元与全局字线相连，相邻的两个位存储子阵列分别通过第一字线电源线和第二字线电源线与字线切换单元相连接，字线切换单元用于在对位存储子阵列进行编程、擦除或读取操作时，控制第一字线电源线、第二字线电源线与全局字线之间是否导通，使得第一字线电源线、第二字线电源线为高电位或零电位。

所述位存储子阵列中具有n(n≥1)个串联的共享字线的存储单元，所述总位线具有n+1(n≥1)条相互平行的子位线，所述位存储子阵列的存储单元与相应的子位线相连，具体的：每个存储单元具有两个存储子单元、位于两个存储子单元之间的字线以及位于存储子单元远离字线一侧的源/漏区，每个存储子单元包括浮栅和位于浮栅上的控制栅，存储单元的两个存储子单元的控制栅分别与第一控制栅电源线和第二控制栅电源线相连接，字线与字线电源线相连接，字线电源线相应的与第一字线电源线或第二字线电源线相连，存储单元的两端的源/漏区分别与不同的子位线相连，相邻的存储单元的相连的一端连接至同一子位线。存储阵列中，同一行的不同位存储子阵列中的相应的存储单元的控制栅均连接至第一控制栅电源线和第二控制栅电源线。需要说明的是，本发明实施例中的存储单元可以是其他类型的闪存单元。

所述位存储子阵列中存储单元的个数为4、8、16、32、64或128，因此一个位存储子阵列中存储的数据的位数为4位、8位、16位、32位、64位或128位，位存储子阵列为非易失性存储器整列的最小擦除单位，在对位存储子阵列进行擦除操作时，位存储子阵列中存储单元存储的数据会全部擦除。本实施例中，所述存储单元的个数为8个。

状态控制单元308，用于接收地址和各种控制命令，对各控制命令进行解析，输出相应的控制信号，对地址进行转换，输出行地址和列地址。

所述状态控制单元308与外部控制器(图中未示出)相连，用于接收从外部控制器发送的数据、地址、各种控制命令和外部信号等。所述控制命令包括：用于进行读出的read命令、用于进行写入的write命令、用于进行擦除的erase命令等。所述外部信号包括CLE信号、ALE信号等，CLE信号表示输入到I/O端口的信息是命令，ALE信号表示输入到I/O端口的信息是地址。

所述状态控制单元308对read命令、write命令、erase命令和外部信号进行解析，并生成相应的控制信息。所述控制信息包括：发送给电压产生单元309，使电压产生单元309在对存储器进行编程、擦除、读取操作时，给行译码单元和列译码单元提供相应的电压偏置的控制信号；发送给灵敏放大器单元303、输入/输出缓存单元304和寄存器单元307的读/写控制信号。

所述状态控制单元308还接收地址，对地址进行转换，获得行地址和列地址，将行地址和列地址输出到行译码单元302、列译码单元301。所述状态控制单元308还将接收的地址发送给寄存器单元307，使得寄存器单元307按接收的地址相应的存储写入的数据。

所述状态控制单元308还接收从判断单元306发出的对相应位存储子阵列中所有的存储单元进行重新写入的命令或者对相应位存储子阵列中一个或多个存储单元进行重新写入的命令，并根据接收的重新写入的命令对相应的位存储子阵列的所有的存储单元或相应位存储子阵列中一个或多个存储单元进行重新写入的操作。需要说明的是，对多个存储单元进行重新写入时，重新写入的存储单元的数量小于位存储子阵列中存储单元的总数量。

行译码单元302，接收状态控制单元308输出的行地址，对行地址进行译码，选择对应输入的行地址的字线。

列译码单元301，接收状态控制单元308输出的列地址，对列地址进行译码，选择对应输入的列地址的位线，通过位线将位存储子阵列的数据读出或者将输入/输出缓存单元304中的数据写入存储单元中。需要说明的是，列译码单元301也可以将位存储子阵列中某一个存储单元中存储的数据读出。

灵敏放大器单元303，将列译码单元301读出的数据进行放大，并将放大的数据输出到输入/输出缓存单元304中。

输入/输出缓存单元304，用于暂时存储从灵敏放大器单元303读出的放大的数据或需要写入位存储子阵列的数据，并在擦除目标位存储子阵列进行操作之前，接收状态控制单元308的读出命令，将目标位存储子阵列所在行的其他的位存储子阵列中读出的第一数据发送给检测单元310中的寄存器单元307，以及在对目标位存储子阵列进行擦除操作之后，接收状态控制单元308的读出命令，将目标位存储子阵列所在行的其他的位存储子阵列中读出的第二数据发送给检测单元310中的比较单元305。所述输入/输出缓存单元304还连接有输入/输出驱动单元(图中未示出)，用于在输入/输出缓存单元304写入或读出数据时，驱动数据的写入或读出。

检测单元310，用于存储第一数据，并比较相应的位存储子阵列的擦除前的第一数据和擦除后的第二数据是否相同，若不相同，则向状态控制单元308输出对相应的位存储子阵列进行重新写入的命令。所述对相应的位存储子阵列进行重新写入的命令为对相应位存储子阵列中所有的存储单元进行重新写入的命令或者对相应位存储子阵列中一个或多个存储单元进行重新写入的命令。

所述检测单元310包括：比较单元305、寄存器单元307和判断单元306。

所述寄存器单元307用于存储从输入/输出缓存单元304发送的第一数据。在对某一目标位存储子阵列进行擦除操作时，状态控制单元308首先接收擦除命令和目标位存储子阵列对应的地址，接着状态控制单元308挂起对目标位存储子阵列进行擦除操作的命令，并根据目标位存储子阵列对应的地址计算目标位存储子阵列所在行的其他位存储子阵列的地址，并存储计算获得的地址，然后按照得出的地址对目标位存储子阵列所在行的其他位存储子阵列进行依次读取的命令，每次读取时，状态控制单元308将相应的位存储子阵列的地址发送给寄存器单元307，寄存器单元307按地址存储从输入/输出缓存单元304缓存读出的第一数据，从而使得在对目标位存储子阵列进行擦除操作之前，将目标位存储子阵列所在行的其他位存储子阵列中存储的第一数据保存在寄存器单元307中，在后续在对目标位存储子阵列进行擦除操作之后，将目标位存储子阵列所在行的其他位存储子阵列中存储的第二数据读出，比较第一数据和第二数据是否相同，从而判断对目标位存储子阵列进行擦除操作之前和擦除操作之后，目标位存储子阵列所在行的其他位存储子阵列中存储的数据是否发生改变。

在具体的实施例中，所述寄存器单元307为先入先出寄存器，先入先出寄存器的宽度等于位存储子阵列中存储单元的个数，先入先出寄存器的深度为N-1，其中N为非易失性存储器阵列的每一行中位存储子阵列的数量。先入先出寄存器按地址依次存储从目标位存储子阵列所在行的其他位存储子阵列中读取的第一数据，后续进行比较时，依次读出先入先出寄存器中存储的第一数据，提高了控制和比较的效率。

所述比较单元305用于接收输入/输出缓存单元发送的第二数据，并将第二数据与第一数据进行比较，输出比较信息给判断单元306。对目标位存储子阵列进行擦除操作之后，状态控制单元308按照擦除操作之前存储的地址对目标位存储子阵列所在行的其他位存储子阵列进行依次读取的命令，每次读取时，先将从当前位存储子阵列(正被读取数据的位存储子阵列)读出的第二数据存储在输入/输出缓存单元304中，然后状态控制单元308分别向输入/输出缓存单元304和寄存器单元307发出读出的命令，比较单元305接收第二数据和对应的第一数据，比较第一数据和第二数据是否相同，若第一数据和第二数据相同，则输出第一比较信息，若第一数据和第二数据不相同，则输出第二比较信息。比较时，第一数据和第二数据的相应位的数据进行比较，即第一数据的第一位与第二数据的第一位进行比较，第一数据的第二位与第二数据的第二位进行比较，依此类推。所述第一比较信息和第二比较信息的位数等于位存储子阵列中存储单元的个数，存储单元的个数等于第一数据和第二数据位数，即第一数据和第二数据位数为8位的话，输出的第一比较信息和第二比较信息的位数也为8位。

在具体的实施例中，所述比较单元305为一个或多个并联的比较器，比较器构成的比较单元的位数等于位存储子阵列中存储单元的个数。

所述判断单元306根据接收的比较信息向状态控制单元308输出对相应位存储子阵列中所有的存储单元进行重新写入的命令或者对相应位存储子阵列中一个或多个存储单元进行重新写入的命令。

本实施例中，当判断单元306接收第二比较信息时，对第二比较信息进行处理，输出对对相应位存储子阵列中所有的存储单元进行重新写入的命令。判断单元306对接收的第二比较信息进行处理的操作包括：或操作、同或操作、异或操作或者其他的操作处理的一种或几种。上述操作可以采用相应的或门、同或门、异或门电路。在具体的实施例中，对第二比较信息的相邻位的信息进行或操作，然后对或操作后的结果在进行或操作，直至输出一位的操作信息，将一位的操作信息作为对相应位存储子阵列中所有的存储单元进行重新写入的命令。状态控制单元308在接收到重新写入的命令时，获得第一数据和第二数据不相同的当前位存储子阵列的地址，接着向寄存器单元307和输入/输出缓存单元304分别发送读出命令和写入命令，将寄存器单元307存储的对应当前位存储子阵列的地址的第一数据存储到输入/输出缓存单元304，然后将当前位存储子阵列的地址转换后发送给行译码单元302和列译码单元301，选择当前位存储子阵列的对应的字线和位线，对当前位存储子阵列进行重新写入的操作，将输入/输出缓存单元304中存储的第一数据写入到当前位存储子阵列中对应的存储单元中，从而使得目标位存储子阵列所在行的其他的位存储子阵列的擦除前后所存储的数据保持一致，防止了在对目标位存储子阵列进行擦除操作时，对目标位存储子阵列所在行的其他的位存储子阵列的干扰，提高了非易失性存储器的稳定性。当判断单元306接收的为第一比较信息时，可以不输出命令或输出比较结果正常的命令。

在本发明的其他实施例中，所述判断单元接收第二比较信息时，对第二比较信息进行处理，判断相应的位存储子阵列中的哪一个存储单元数据错误，输出对相应位存储子阵列中一个或多个存储单元进行重新写入的命令。所述重新写入的命令中可以包含数据错误的存储单元的位置信息，所述数据错误的存储单元的位置信息也可以通过判断单元的其他接口发送。在具体的实施例中，所述数据错误的存储单元的位置信息可以以脉冲的方式发送给状态控制单元，状态控制单元通过脉冲的数量判断数据错误的存储单元在当前位存储子阵列中的位置。在其他具体的实施例中，所述状态控制单元具有与第二比较信息位数相同的输入接口，同样判断单元也具有与第二比较信息位数相同的输出接口，状态控制单元的输入接口与相应的判断单元的输出接口相连，根据输入接口与第二比较信息位置对应关系，从而判断哪一个存储单元存储的数据出错，获得数据错误的存储单元的位置信息，状态控制单元根据当前位存储子阵列的地址和获得的位置信息，计算获得当前位存储子阵列中数据错误的存储单元的地址。状态控制单元在接收到重新写入的命令时，获得当前位存储子阵列中数据错误的存储单元的地址，接着向寄存器单元和输入/输出缓存单元分别发送读出命令和写入命令，将寄存器单元存储的对应当前位存储子阵列的地址的第一数据存储到输入/输出缓存单元，然后将当前位存储子阵列中数据错误的存储单元的地址转换后发送给行译码单元和列译码单元，选择数据错误的存储单元对应的字线和位线，对数据错误的存储单元进行重新写入的操作，将第一数据中对应的那一位数据写入到数据错误的存储单元中，当存在多个数据错误的存储单元时，可以对数据错误的存储单元分别进行重新写入操作。

参考图4，图4为采用上述非易失性存储器系统进行擦除的方法的流程示意图，包括步骤：

步骤S201，提供非易失性存储器阵列，所述非易失性存储器阵列具有若干行，每一行具有若干位存储子阵列，所述位存储子阵列为数据的擦除单位，所述位存储子阵列中具有若干共享字线的存储单元；

步骤S202，提供目标位存储子阵列；

步骤S203，依次读取并存储目标位存储子阵列所在行的其他的位存储子阵列中的第一数据；

步骤S204，对目标位存储子阵列进行擦除操作；

步骤S205，依次读取目标位存储子阵列所在行的其他的位存储子阵列中存储的第二数据，每次读取后，将第二数据和相应的第一数据进行比较，若第一数据与第二数据不相同，则给出对相应的位存储子阵列进行重新写入的命令；

步骤S206，根据重新写入的命令和存储的第一数据，对相应的位存储子阵列进行重新写入。

下面将结合图3对上述过程进行详细的阐述。

首先，选取非易失性存储器阵列300中的某一行中的一个位存储子阵列作为目标位存储子阵列。

接着，接收状态控制单元308接收来自外部控制器的擦除命令和目标位存储子阵列对应的地址；状态控制单元308挂起对目标位存储子阵列的擦除操作；状态控制单元308根据获得的地址计算出目标位存储子阵列所在行的其他位存储子阵列的地址；按照得出的地址对目标位存储子阵列所在行的其他位存储子阵列进行依次读取的命令，每次读取时，状态控制单元308将相应的位存储子阵列的地址发送给寄存器单元307，读取后，状态控制单元308向寄存器单元307和输入/输出缓存单元304分别发送写入命令和读取命令，将输入/输出缓存单元304缓存读出的第一数据按地址存储在寄存器单元307。

再接着，对目标位存储子阵列进行擦除操作。

然后，状态控制单元308按照擦除操作之前存储的地址对目标位存储子阵列所在行的其他位存储子阵列进行依次读取的命令。

每次读取时，先将从当前位存储子阵列(正被读取数据的位存储子阵列)读出的第二数据存储在输入/输出缓存单元304中，然后状态控制单元308分别向输入/输出缓存单元304和寄存器单元307发出读出的命令，比较单元305接收第二数据和对应的第一数据，比较第一数据和第二数据是否相同，若第一数据和第二数据相同，则输出第一比较信息，若第一数据和第二数据不相同，则输出第二比较信息。

每次比较后，比较单元305将第一比较信息或第二比较信息发送给判断单元306，当判断单元306接收第一比较信息时，对第一比较信息进行处理，输出比较结果正常的命令，状态控制单元308接收比较结果正常的命令，接着对下一个位存储子阵列进行读取操作；当判断单元306接收第二比较信息时，对第二比较信息进行处理，输出对当前的位存储子阵列中所有的存储单元进行重新写入的命令，状态控制单元308在接收到重新写入的命令时，获得第一数据和第二数据不相同的当前位存储子阵列的地址，接着向寄存器单元307和输入/输出缓存单元304分别发送读出命令和写入命令，将寄存器单元307存储的对应当前位存储子阵列的地址的第一数据存储到输入/输出缓存单元304，然后将当前位存储子阵列的地址转换后发送给行译码单元302和列译码单元301，选择当前位存储子阵列的对应的字线和位线，对当前位存储子阵列进行重新写入的操作，将输入/输出缓存单元304中存储的第一数据写入到当前位存储子阵列中对应的存储单元中，在进行完重新写入操作后，接着对下一个位存储子阵列进行读取操作；重复上述过程直至目标位存储子阵列所在行的其他位存储子阵列的第一数据和第二数据比较结束。

在本发明的其他实施例中，若判断单元输出的为对相应位存储子阵列中一个或多个存储单元进行重新写入的命令，则在重新写入的操作时，对相应的数据错误的一个或多个的存储单元进行重新写入。

通过上述方法，从而使得目标位存储子阵列所在行的其他的位存储子阵列的擦除前后所存储的数据保持一致，防止了在对目标位存储子阵列进行擦除操作时，对目标位存储子阵列所在行的其他的位存储子阵列的干扰，提高了非易失性存储器的稳定性。

综上，本发明实施例中的非易失性存储器系统包括检测单元，所述检测单元用于存储擦除操作前，存储从目标位存储子阵列所在行的其他的位存储子阵列中读出的第一数据，并将擦除前的第一数据和擦除后相应的第二数据进行比较，若第一数据和第二数据不相同，则向状态控制单元输出对相应的位存储子阵列或存储单元进行重新写入的命令，实现对目标位存储子阵列擦除过程中，存储的数据受到干扰的其他的位存储子阵列或存储单元重新写入，使得目标位存储子阵列所在行的其他的位存储子阵列中存储的数据在目标位存储子阵列进行擦除操作前和擦除操作后保持一致，提高了非易失性存储器的稳定性。

本发明实施例非易失性存储器系统进行擦除的方法，每次读取后，将第二数据和相应的第一数据进行比较，若第一数据与第二数据不相同，则给出对相应的位存储子阵列或存储单元进行重新写入的命令，然后根据重新写入的命令和存储的第一数据，对相应的位存储子阵列或存储单元进行重新写入，从而使得受到干扰的位存储子阵列在对目标位存储子阵列进行擦除操作之前和擦除操作之后存储的数据保持一致。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (19)

1.一种非易失性存储器系统，其特征在于，包括：

非易失性存储器阵列，所述非易失性存储器阵列具有若干行，每一行具有若干位存储子阵列，所述位存储子阵列为数据的擦除单位，所述位存储子阵列中具有若干共享字线的存储单元；

状态控制单元，用于接收地址和控制命令，对控制命令进行解析，输出相应的控制信号，对地址进行转换，输出行地址和列地址；

行译码单元，接收状态控制单元输出的行地址，对行地址进行译码，选择对应输入的行地址的字线；

列译码单元，接收状态控制单元输出的列地址，对列地址进行译码，选择对应输入的列地址的位线，通过位线将位存储子阵列中的数据读出或者将输入/输出缓存单元中的数据写入位存储子阵列中；

灵敏放大器单元，将列译码单元读出的数据进行放大，并将放大的数据输出到输入/输出缓存单元中；

输入/输出缓存单元，用于暂时存储放大的数据和需要写入位存储子阵列的数据，并在对目标位存储子阵列进行擦除操作之前，将目标位存储子阵列所在行的其他的位存储子阵列中读出的第一数据发送给检测单元，以及在对目标位存储子阵列进行擦除操作之后，将目标位存储子阵列所在行的其他的位存储子阵列中读出的第二数据发送给检测单元；

检测单元，比较相应的位存储子阵列的擦除前的第一数据和擦除后的第二数据是否相同，若不相同，则向状态控制单元输出对相应的位存储子阵列进行重新写入的命令。

2.如权利要求1所述的非易失性存储器系统，其特征在于，所述检测单元包括：寄存器单元、比较单元、判断单元，其中，所述寄存器单元用于存储从输入/输出缓存单元发送的第一数据；所述比较单元用于接收输入/输出缓存单元发送的第二数据，并将第二数据与第一数据进行比较，输出比较信息给判断单元；所述判断单元根据接收的比较信息向状态控制单元输出对相应的位存储子阵列进行重新写入的命令。

3.如权利要求2所述的非易失性存储器系统，其特征在于，所述比较单元比较第一数据和第二数据是否相同，若第一数据和第二数据相同，则输出第一比较信息，若第一数据和第二数据不相同，则输出第二比较信息，第一比较信息和第二比较信息的位数等于位存储子阵列中存储单元的个数。

4.如权利要求3所述的非易失性存储器系统，其特征在于，所述比较单元为一个或多个并联的比较器，比较器构成的比较单元的位数等于位存储子阵列中存储单元的个数。

5.如权利要求3所述的非易失性存储器系统，其特征在于，所述对相应的位存储子阵列进行重新写入的命令为对相应位存储子阵列中所有的存储单元进行重新写入的命令或者对相应位存储子阵列中一个或多个存储单元进行重新写入的命令。

6.如权利要求5所述的非易失性存储器系统，其特征在于，所述判断单元接收第二比较信息，对第二比较信息进行处理，输出对相应位存储子阵列中所有的存储单元进行重新写入的命令。

7.如权利要求5所述的非易失性存储器系统，其特征在于，所述判断单元接收第二比较信息，对第二比较信息进行处理，判断相应的位存储子阵列中的数据错误的存储单元，输出对相应的数据错误的存储单元进行重新写入的命令。

8.如权利要求2所述的非易失性存储器系统，其特征在于，所述状态控制单元与寄存器单元相连接，状态控制单元将地址发送给寄存器单元，寄存器单元基于接收的地址存储相应的第一数据。

9.如权利要求8所述的非易失性存储器系统，其特征在于，所述寄存器单元为先入先出寄存器，先入先出寄存器的宽度等于位存储子阵列中存储单元的个数，先入先出寄存器的深度为N-1，其中N为非易失性存储器阵列的每一行中位存储子阵列的数量。

10.如权利要求8所述的非易失性存储器系统，其特征在于，所述寄存器单元在存储和读出数据时，状态控制单元给寄存器单元相应的发出写入和读出命令。

11.如权利要求8所述的非易失性存储器系统，其特征在于，所述输入/输出缓存单元在写入和读出数据时，状态控制单元给输入/输出缓存单元相应的发出写入和读出命令。

12.如权利要求10或11所述的非易失性存储器系统，检测单元在比较第一数据和第二数据之前，状态控制单元分别向寄存器单元和输入/输出缓存单元发出读出命令。

13.如权利要求10或11所述的非易失性存储器系统，在进行重新写入操作时，状态控制单元分别向寄存器单元和输入/输出缓存单元发出读出命令和写入命令，将寄存器单元中的第一数据存储到输入/输出缓存单元中。

14.如权利要求1所述的非易失性存储器系统，其特征在于，所述非易失性存储器系统还包括：电压产生单元，用于接收状态控制单元发出的相应的控制信息，在对存储器进行编程、擦除、读取操作时，给行译码单元和列译码单元提供相应的电压偏置。

15.如权利要求1所述的非易失性存储器系统，其特征在于，所述位存储子阵列中存储单元的个数为4、8、16、32、64或128。

16.一种采用非易失性存储器系统进行擦除的方法，其特征在于，包括：

提供非易失性存储器阵列，所述非易失性存储器阵列具有若干行，每一行具有若干位存储子阵列，所述位存储子阵列为数据的擦除单位，所述位存储子阵列中具有若干共享字线的存储单元；

提供目标位存储子阵列；

依次读取并存储目标位存储子阵列所在行的其他的位存储子阵列中的第一数据；

对目标位存储子阵列进行擦除操作；

依次读取目标位存储子阵列所在行的其他的位存储子阵列中存储的第二数据，每次读取后，将第二数据和相应的第一数据进行比较，若第一数据与第二数据不相同，则给出对相应的位存储子阵列进行重新写入的命令；

根据重新写入的命令和存储的第一数据，对相应的位存储子阵列进行重新写入。

17.如权利要求16所述的采用非易失性存储器系统进行擦除的方法，其特征在于，所述对相应的位存储子阵列进行重新写入的命令为对相应位存储子阵列中所有的存储单元进行重新写入的命令或者对相应位存储子阵列中一个或多个存储单元进行重新写入的命令。

18.如权利要求17所述的采用非易失性存储器系统进行擦除的方法，其特征在于，根据对相应位存储子阵列中所有的存储单元进行重新写入的命令和存储的第一数据，对相应位存储子阵列的所有存储单元进行重新写入。

19.如权利要求17所述的采用非易失性存储器系统进行擦除的方法，其特征在于，根据对相应位存储子阵列中一个或多个存储单元进行重新写入的命令和存储的第一数据，对相应位存储子阵列的一个或多个存储单元进行重新写入。