CN102855169B - 根据有限信息的顺应性模式检测 - Google Patents
根据有限信息的顺应性模式检测 Download PDFInfo
- Publication number
- CN102855169B CN102855169B CN201210184853.6A CN201210184853A CN102855169B CN 102855169 B CN102855169 B CN 102855169B CN 201210184853 A CN201210184853 A CN 201210184853A CN 102855169 B CN102855169 B CN 102855169B
- Authority
- CN
- China
- Prior art keywords
- compliance
- pattern
- port
- input end
- end mouth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
根据本公开的实施例,一种方法涉及具有顺应性测试模式特征的再驱动器电路。再驱动器电路被配置为处理针对顺应性测试模式的接收到的顺应性图案。由具有第一输入端口和第二输入端口的再驱动器电路来检测顺应性测试模式。再驱动器在两个输入端口上检测远程接收机端接的存在,监视两个输入端口输入端口以检测接收数据,以及响应于在设定时间段上在输入端口上均没有检测到接收数据,进入顺应性测试模式。通过监视第二输入端口上的有效信号电平来跟踪顺应性图案。响应于所跟踪的顺应性图案来控制至少一个输入端口上的去加重。
Description
本专利文件在35 U.S.C.§119下要求2011年6月10日提交的题为“Compliance Mode Detection From Limited Information”的序列号为61/495,738的美国临时专利申请的权益,其全部公开一并在此作为参考。
技术领域
本公开的方面涉及再驱动器(redriver)电路中的顺应性模式测试(compliance mode test)以及相关方法、用途和用于这种顺应性模式测试的系统。
背景技术
串行通信/互连协议为不同设备之间的通信提供了高效的机制。这些协议可以包括标准,所述标准定义了为与协议兼容而需要的信号特性、时序和状态变化。一种串行通信协议是通用串行总线(USB)协议。USB已广泛用于电子产业中。USB 3.0是下一代USB协议,并且提供5 Gbps的数据速率。该协议由PCI Express改编而来,并且相对于USB 2.0提供了速度的改进以及提供了显著的节能。USB 3.0可以用在许多不同设备中,这些设备包括但不限于膝上型计算机、台式计算机、外部硬驱、打印机和蜂窝电话。
随着速度方面的这些进步,更复杂的设计挑战到来。在许多情况下,提供通信功能的集成电路(IC)芯片(例如,USB主机控制器、USB集线器、USB设备)位于与连接器相距非常远的位置。例如,单个IC芯片可以提供多个不同端口,每个端口能够与不同设备通信。端口可以链接至不同的连接器和/或链接至相同印刷电路板(PCB)上的不同设备。这些不同的组件可以位于分立的位置,使得对于所有组件,单个IC的布置非理想。此外,单个IC可以起到针对不同通信协议的桥接器的作用,所述不同通信协议具有其自己的需求集合。这会进一步限制IC被放置在PCB上的可能位置。相应地,从IC到连接器或设备的距离可能足够远以导致一定程度的高速(USB 3.0)信号劣化,从而需要某种再驱动器或再计时器(retimer)将连接器处的信号恢复到理想电平的程度。
再驱动器提供了能够对信号劣化予以校正的信号调整。更复杂的再驱动器还可以校正其他误差,例如,再计时再驱动器可以校正时序误差。相应地,IC芯片不需要针对最差情况而设计,通过包含再驱动器设备,可以允许将计算机芯片设计用于更低的成本、更低的功率以及可能略微非(USB)顺应性。期望再驱动器将进入的信号恢复到有效信号电平。
USB 3.0协议定义了顺应性测试操作,遵从USB的设备必须执行该顺应性测试操作。这种顺应性测试涉及:在两个方向上均传递信息,并且不同的信号调整需求取决于正在执行的顺应性测试的当前部分。USB协议没有提供任何机制来在不知道传送至USB设备和来自USB设备的数据的情况下确定顺应性测试的哪部分正在被执行。
发明内容
本公开的实施例涉及一种配置再驱动器电路以处理针对顺应性测试模式的接收到的顺应性图案的方法,所述方法包括:
通过以下步骤来针对具有第一输入端口和第二输入端口的再驱动器电路检测顺应性测试模式:
在第一输入端口和第二输入端口上检测远程接收机端接的存在,
监视第一输入端口和第二输入端口以检测接收数据,以及
响应于在设定时间段上在第一输入端口和第二输入端口上没有检测到接收数据,进入顺应性测试模式;
通过监视第二输入端口上的有效信号电平来跟踪顺应性图案;以及
响应于所跟踪的顺应性图案来禁用(或使能)第一输入端口上的去加重。
特定实施例涉及一种设计用于通用串行总线(USB)3.0协议的顺应性测试模式。可以确定顺应性图案的方向,并且可以响应于顺应性图案的方向的确定来实现禁用去加重的步骤。
本公开的方面还涉及一种方法,包括:
通过以下步骤来针对具有第一输入端口和第二输入端口的再驱动器电路检测顺应性模式:
在第一输入端口和第二输入端口上检测远程接收机端接的存在,
监视第一输入端口和第二输入端口以以发现检测到的接收数据,以及
响应于在设定时间段上在第一输入端口和第二输入端口上没有检测到接收数据来确定顺应性模式;
监视每个输入端口以检测有效数据信号电平;
响应于在第一端口上检测到有效信号电平,用去加重配置第一端口,而不用去加重配置第二端口。
本发明的不同实施例涉及一种再驱动器电路,包括:
逻辑电路,配置用于通过以下操作来针对具有第一输入端口和第二输入端口的再驱动器电路检测顺应性测试模式:
在第一输入端口和第二输入端口上检测远程接收机端接的存在,
监视第一输入端口和第二输入端口以检测接收数据,以及
响应于在设定时间段上在第一输入端口和第二输入端口上没有检测到接收数据,进入顺应性测试模式;
通过监视第二输入端口上的有效信号电平来跟踪顺应性图案;以及
响应于所跟踪的顺应性图案来禁用第一输入端口上的去加重。
附图说明
以上论述不旨在描述每一个实施例或每一种实现方式。结合附图,通过以下描述,可以更全面地理解各种示例实施例,附图中:
图1示出了根据本公开实施例的系统的框图,所述系统包括串行通信设备和再驱动器电路;
图2示出了根据本公开实施例的再驱动器的框图;
图3示出了根据本公开实施例的再驱动器电路的流程图;
图4示出了根据本公开实施例的在顺应性模式期间进行的操作的流程图;
图5示出了根据本公开实施例的用于检测哪个信道承载顺应性图案数据而哪个信道承载来自测试装置的LFPS Ping数据的流程图。
本公开可以具有多种修改和备选形式,在附图中仅以示例的形式示出了本公开的示例并且将详细描述这些示例。然而应理解,本公开不旨在限于所示出和/或所描述的特定实施例。相反,旨在覆盖本公开精神和范围之内的所有修改、等同和替换。此外,贯穿本文而使用的术语“示例”是说明性的而不是限制性的。
具体实施方式
本公开的方面涉及再驱动器电路中的顺应性模式测试以及相关方法、用途和用于这种顺应性模式测试的系统。本公开不必须限于这种应用,通过使用这种上下文来论述多种示例,可以理解本公开的各个方面。
本公开的方面涉及一种再驱动器电路,配置为与包括顺应性测试模式的串行通信协议一起使用。再驱动器电路被配置为通过监视有效(valid)数据信号来检测顺应性模式的进入。再驱动器电路还被配置为通过继续监视有效数据信号来跟踪顺应性测试模式内的状态。响应于所跟踪的状态,再驱动器电路修改相应信道上的信号调整(例如,通过使能和禁用去加重(de-emphasis))。
本公开的实施例涉及一种再驱动器电路和/或一种使用再驱动器电路的方法。再驱动器电路通过监视上电条件、复位条件、有效信号(静噪(squelch)确定)以及一个或多个计时器,来确定串行通信链路的状态信息。串行通信链路在被定向为沿相反方向发送/接收数据的两个单向信道上提供双向通信。再驱动器电路检测上电和复位条件并启动计时器。如果在计时器到期之前没有检测到有效信号电平,再驱动器电路被配置为工作在顺应性模式下。一旦处于顺应性模式,再驱动器电路就监视两个单向信道中的每一个以检测有效信号电平。当在两个单向信道之一上检测到有效信号电平时,再驱动器电路确定再驱动器电路的哪一侧与受到顺应性测试的设备相连,而哪一侧与发起/控制顺应性测试的设备相连。然后再驱动器电路监视适当的信道以检测有效数据,从而跟踪顺应性状态并修改如何对两个单向信道上承载的数据信号进行调整式(例如,通过使能或禁用去加重)。根据本公开的特定实施例,再驱动器电路不恢复来自两个单向信道的时钟和数据。
本公开的具体实施例涉及一种设计为与USB 3.0规范一起使用的再驱动器电路。USB 3.0规范描述了将USB设备置于顺应性模式的方法。USB 3.0规范还描述了如何确定产生哪些顺应性图案以及哪些顺应性图案包含或不包含去加重。测试装置可以以信号通知USB设备应当进入顺应性模式。具体地,测试装置可以在USB设备的下游连接上提供负载。这使得受测试的设备启动USB 3.0训练序列,USB 3.0训练序列以低频周期信令(LFPS)轮询序列为开始。测试装置允许USB设备超时(timeout),并通过在超时时间段期间未能传输有效数据而进入顺应性模式。
一旦进入顺应性模式,受测试的设备将开始发送在USB 3.0规范中定义的第一顺应性图案。测试装置分析接收到的数据并向上游产生USB3.0LFPS Ping信令。这使得受测试的USB设备切换到USB 3.0规范中定义的第二顺应性图案。测试装置通过学习来自USB设备的每个顺应性图案并产生LFPS Ping信令以使USB设备切换到每个连续的顺应性图案,来继续进行顺应性测试。按照这种方式,测试装置可以验证USB设备传输的操作和质量。
USB 3.0协议将LFPS.ping信号定义为重复的高低差分时钟图案,图案的周期性在一定的范围内(例如,在20ns和100ns之间),在电气空闲(electrical idle)时间段之间的时钟图案的长度也具有一定的范围(例如,从40ns到200ns)。例如,USB 3规范说明了LFPS Ping是重复的1010图案(pattern),其中在该图案之前和之后总线保持处于电气空闲。在特定示例中,USB测试装置可能提供非标准的LFPS.ping信号(例如,电气空闲,随后是单个差分高或低脉冲,随后是电气空闲)。尽管该非标准信号可以与LFPS.ping突发(burst)的总持续时间(40ns至200ns)相匹配,然而该非标准信号不会完全遵从USB 3.0中定义的重复差分时钟图案。另一种可能的非标准LFPS.ping信号是通过拔掉并重新插入USB连接器而产生的噪声突发。相应地,本公开的方面涉及对可能不严格遵从USB 3.0规范的LFPS.ping的检测。
根据本公开的实施例,USB再驱动器设备并不处理USB业务(traffic)。再驱动器设备可以以模拟方式来处理USB信号以执行接收均衡化、修改输出电压以及可能地添加/修改/消除去加重;然而这些再驱动器设备并不恢复作为USB链路一部分的嵌入的时钟和数据。相应地,再驱动器设备被配置为监视线路上的信号是否是有效的差分信号(有效的差分电压)。根据该信息,再驱动器设备确定USB链路所处的状态(Rx.检测、轮询(Polling)、U0、U1、顺应性(Compliance)等等)并支持再驱动器操作。更具体地,再驱动器设备可以检测并方便顺应性模式操作。
本公开的方面认识到,在顺应性模式测试期间不提供在去加重控制的再驱动器会破坏USB业务。例如,USB 3.0规范会要求:上游业务需要去加重被禁用,下游业务需要去加重被使能或禁用(取决于产生的具体顺应性图案)。本公开的方面认识到,再驱动器设备可以经由引脚或寄存器来提供对去加重的基本控制,这可以通过使用该再驱动器(并且被测试)的产品中的软件驱动器来实现。这些软件驱动器可能需要察觉到USB3.0再驱动器的存在,然后控制再驱动器以方便顺应性测试(例如,通过手动地使能和禁用去加重)。这增加了产品开发的成本和时间。因此,本公开涉及一种再驱动器电路,所述再驱动器电路智能地使用来自USB链路的有限的可用信息来确定USB链路的状态并方便以高效的自动化方式来进行USB 3.0顺应性测试。这对于防止USB业务受损以及为想要生产基于USB的产品的公司提供简单的解决方案而言是特别有用的。
本公开的方面涉及一种USB 3.0再驱动器设备,所述USB 3.0再驱动器设备使用来自USB业务的有限的信息来确定USB链路状态。再驱动器可以使用从USB链路输入的差分电压的状态的有限信息。该有限信息基于对是否存在有效差分电压的确定,这有时称作“静噪”检测。可以使用该静噪信息来跟踪和跟随USB链路的当前状态。例如,再驱动器可以首先如USB规范中所描述的那样来执行接收机检测。再驱动器然后使用静噪来检测活动性(或无活动),以检测顺应性模式或正常操作(训练、全功率操作、低功率操作等等)。一旦再驱动器确定USB链路已进入顺应性模式,再驱动器就可以使用静噪指示来检测从一个顺应性图案向下一个顺应性图案的变化。基于该指示,需要使用顺应性模式检测和特定顺应性图案来使能/禁用每个信道(上游或下游)上的去加重,以便于顺应性模式操作。本公开不限于顺应性模式操作的检测,而是可以处理除了顺应性模式之外的其他USB链路转变(transition)。
根据本公开的多种实施例,本文论述的具有自动顺应性检测能力的再驱动器设备/芯片可以根据需要使用与顺应性模式和/或正在发送哪个顺应性模式有关的信息来控制再驱动器设备/芯片内的不同特征。例如,再驱动器设备可以在CP1图案期间改变静噪电路,以便于更好地处理这种非常高速的图案。这在例如正常操作期间静噪电路/检测器消耗大量功率来支持CP1的情况下是有用的,而在顺应性模式期间可以激活较高频率静噪检测器。备选地,可以在特定的顺应性图案(例如,在特定(低频)静噪检测器下可以不寄存高速图案的CP1期间)禁用静噪检测。因此,无论静噪检测器是否被设计用于这种高速通信,均可以传输高速图案。这对于减小由于低频静噪检测器引起的输入数据图案失真来说也是有用的。
参考特定的USB状态集,当上电时,再驱动器按照USB 3.0规范的规定来执行接收机端接。当完成接收机端接时,再驱动器进入轮询.LFPS状态并等待活动。在轮询.LFPS状态期间,再驱动器监视USB链路上的数据活动。在特定实现中,通过任何有效差分电压的存在来检测到有效的活动(如在USB 3.0规范中定义的)。如果在设定时间段(如在USB 3.0规范中定义的,360ms)内没有检测到活动,再驱动器知道其处于顺应性模式情况,并转变到“顺应性模式CP0”状态。
在特定实施例中,再驱动器可以被配置为在单一方向上硬接线(“上”是指朝向USB设备,“下”是指朝向测试装置)。在这种实施例中,再驱动器可以不需要检测哪个信道包含顺应性图案数据而哪个信道将会包含LPFS信令数据。
在其他实施例中,再驱动器被设计为允许再驱动器沿着任一方向对齐(align)。在这些实施例中,通过对两个信道均进行监视以检测有效数据/静噪,再驱动器检测哪个信道包含顺应性数据以及哪个信道将会包含LFPS信令数据。其上检测到活跃数据(即,没有被静噪的数据)的第一信道对应于受测试的设备的发射/tx信道,所述发射/tx信道还提供顺应性图案。
一旦再驱动器确定沿哪个方向传输顺应性图案和LFPS信令,再驱动器就在承载来自测试装置的LFPS信令的信道中禁用去加重。再驱动器然后在承载来自受测试的USB设备的顺应性图案的信道中使能去加重(对于第一顺应性图案)。然后再驱动器检测来自测试装置的有效活动。响应于该检测,再驱动器根据顺应性图案序列中的下一个顺应性图案来配置信号调整(signal conditioning)。再驱动器可以被配置为使用静噪检测来确定USB链路上LFPS PING活动的存在。相应地,再驱动器不需要解码或额外地确定数据是否是LFPS_PING;来自测试装置的任何有效信号活动均可以被解释为PING。作为响应,再驱动器通过前进到下一“顺应性CPx”状态来跟踪USB链路状态。以这种方式,再驱动器被配置为跟踪当前正在发送哪个顺应性图案。基于当前顺应性图案,必须适当地使能或禁用去加重。例如,USB 3.0顺应性图案对于除了CP4、CP6和CP8以外的其他所有图案都使能去加重。因此,当正在从受测试的USB设备发送顺应性图案CP4、CP6或CP8时,可以禁用去加重以传输这些顺应性图案。在所有其他情况下都应当使能去加重。
现在转向附图,图1示出了根据本公开实施例的包括串行通信设备和再驱动器电路的系统的框图。设备102(例如,计算机或类似的主机设备)被设计为使用第一和第二串行单向通信信道与远程设备106(例如,用于顺应性测试的USB测试装置)通信。串行通信兼容接口108允许设备102使用第一和第二信道(例如,在设备102的本地通信协议与两个串行单向通信信道之间起到桥接器的作用)。第一信道允许在设备106处接收来自设备102的通信,第二信道允许在设备102处接收来自设备106的通信。
串行通信兼容接口108可以包括模拟电路/驱动器112,以驱动和接收两个信道上的信号以及从设备102接收的信号,这些信号可以分别使用不同协议。状态机114根据针对第一和第二信道的合适协议来操作。计时器116提供同步、超时和/或与状态机114和针对第一和第二信道的协议有关的其他功能。
图1的系统还包括再驱动器118,所述再驱动器118具有用于提供两个信道中每个信道上信号的信号调整功能的电路。对于需要满足特定的信号特性以允许使用传输介质110的应用来说,再驱动器122尤为有用。传输介质112可以是例如根据特定规范(例如,USB 3.0)而设计的传导线缆。根据本公开的实施例,再驱动器118和串行通信兼容接口108二者可以位于相同的PCB 104上。可选地,设备102也可以位于PCB 104上。
再驱动器118电路可以接收任一信道上的信号并使用信号调整电路120和126对其进行处理。这些调整电路可以被配置为通过适当地调整信号(包括但不限于去加重)来工作在顺应性测试模式下。信号调整电路还被配置为在接收到的信号上检测有效信号电平。可以由状态机122来跟踪顺应性测试模式,和/或使用计时器124来跟踪顺应性测试模式。状态机122响应于多种输入,包括但不限于与两个串行单向通信信道上承载的信号有关的静噪确定。
在特定实施例中,再驱动器118检测USB链路状态处于复位/空闲阶段。USB 3.0协议允许在首次上电时和/或在特定复位条件下进入该阶段。因此,再驱动器118的状态机112被配置为在供电时以及在复位状况之后进入该状态。再驱动器118还监视信道上有效负载的存在,所述有效负载的存在表明已连接了设备。一个或多个计时器124在检测到有效负载之后启动。信号调整电路120或126监视信道的数据线以检测有效数据(例如,使用静噪检测器)。如果在发生超时之前检测到有效数据,则禁用/复位一个或多个计时器124。然而如果在检测到有效数据之前发生超时,则再驱动器状态机122进入顺应性模式。在该顺应性模式下,再驱动器监视信道的数据线以检测有效数据(例如,使用静噪检测器)。再驱动器状态机122使用该有效数据的检测来跟踪顺应性模式内的不同状态,并相应地对发送和接收的数据信号进行调整。
图2示出了根据本公开实施例的再驱动器的框图。再驱动器配置有信道A(202)和信道B(234)。这些信道表示在相反方向上工作的单向串行通信信道。根据USB规范,信道使用由USB数据+和USB数据-表示的差分信令来发送数据。这些数据线有时被称作是超速(super speed)接收机(或发射机)差分对。尽管没有明确示出,USB 3.0协议允许传统USB 2.0差分数据线。每个信道被描述为包括端接组件204。这些端接组件可以帮助信号调整和/或允许其他设备检测再驱动器的存在。
信号调整电路208和226将到来的信号维持或返回到电压电平,并可以改善电流驱动能力、上升/下降时序以及其他信号特性,以满足USB 3.0协议。USB 3.0规范还定义了何时应当使用电压去加重来修改数据信号。可以使用这种去加重来补偿USB 3.0信号将会经历的预期失真。例如,当两个连续比特包含相同的值(例如,两个“1”比特或两个“0”比特)时,可以通过去加重来降低第二比特的电压电平。在特定示例中,去加重的级别可以根据诸如设备之间的互连以及其他特性等特定设计考虑而改变。
本公开的实施例还认识到,再驱动器可以跟踪多种其他USB状态,如,检测已进入U2/U3节能模式。再驱动器然后可以通过禁用或减小至特定电路的电力来执行节能功能(例如,通过禁用信号调整电路和相关的功耗)。
信道还包括差分缓冲器/驱动器206、210、224和228。这些缓冲器/驱动器可以提供隔离和提高的电流驱动并改善上升和下降时间。
接收机检测器222和216检测(再驱动器外部的)设备何时连接至相应的USB信道。这些检测器指示主动连接到数据线的设备的存在。
静噪检测器212和230检测至它们相应信道A和B的输入上的有效数据信号电平的存在。这种确定指示远程设备正在发送数据,但不必提供关于所发送的数据的内容的任何其他指示。
控制电路214包括逻辑电路,所述逻辑电路用于接收多种输入并向再驱动器的多种组件提供禁用/使能信号。控制电路214可以根据状态机218来工作。状态机316可以接收来自多种组件和来自计时器220的输入。这些输入可以包括但不必限于来自静噪检测器212、230的输入和来自接收机检测器216、222的输入。可以使用能够结合所存储的编程指令而使用的多种不同逻辑组件、处理器、相关配置数据来实现包括状态机218的功能在内的控制电路214。
图3示出了根据本公开实施例的再驱动器电路的流程图。在启动时,再驱动器电路进入复位/空闲状态302。在该状态期间,再驱动器电路将其自身初始化并且可以监视有效功率。一旦有效功率已稳定并且再驱动器电路被适当地初始化,再驱动器就认为USB系统已进入RX_Detec状态304。在RX_Detec状态304期间,再驱动器监视以确定设备是否主动连接至接收信道(例如,通过检测接收机端接的存在或不存在)。
一旦检测到这样的设备,再驱动器就确定USB系统已进入轮询状态306。在轮询状态306期间,正常操作涉及一个设备向另一设备提供训练数据。响应于该训练数据,USB系统进入允许在设备之间进行通信的各种模式308(例如,模式U0、U1、U2和/或U3)。然而在另一种情况下,设备之一是测试设备,所述测试设备设计用于验证另一设备的USB兼容性。在这种情况下,测试设备不会提供训练数据。再驱动器可以通过(例如,使用静噪检测器)监视来自USB链路的有效差分信号电压来监视训练数据。
当设定时间段(360ms)到期而没有检测到任何这种训练数据时,再驱动器确定USB系统已进入顺应性模式状态310。在顺应性模式状态310期间,再驱动器监视顺应性图案。在特定实施例中,再驱动器不知道顺应性图案将会源自哪个方向。因此,再驱动器电路可以监视两个接收信道以检测差分信号上的有效信号电平。再驱动器确定所有顺应性图案将会源自被检测为具有有效信号电平的第一信道,并且确定响应的ping(LFPS)将会源自另一信道。
再驱动器还可以监视指示了USB系统已复位的事件,从而可能允许USB系统在除了在提供初始功率后之外的任何时刻进入顺应性模式310。这些事件可以包括但不必限于热复位(warm reset)、上电复位(power onreset)以及LFPS握手超时(LFPS handshake timeout)。
图4示出了根据本公开实施例在顺应性模式期间发生的操作的流程图。当尚未检测到活动时,以及当并先前未进入过U0状态时(认为近期没有发生过上电复位),进入顺应性模式402。再驱动器检测第一顺应性图案404(CP0),这可以确定哪个信道承载顺应性图案数据。可以使用静噪检测器来完成这种检测,这对于避免诸如解码数据比特或同步之类的更复杂操作来说尤为有用。
再驱动器然后可以(也使用静噪检测器)检测来自另一信道和测试设备的LFPS。然后,再驱动器根据下一顺应性图案408(CP1)来配置信号调整。例如,USB 3.0顺应性图案针对除了CP4、CP6和CP8以外的所有其他图案都使能去加重。因此,当正从上游USB设备发送顺应性图案CP4、CP6或CP8时,为了传输这些顺应性图案,必须禁用去加重。在所有其他情况下,应当使能去加重。针对410-422以及顺应性图案CP2-CP8重复上述过程。可以重复顺应性图案直到检测到诸如复位之类的退出条件。
图5示出了根据本公开实施例的用于检测哪个信道承载顺应性图案数据以及哪个信道承载来自测试装置的LFPS Ping数据的电路图。响应于进入顺应性模式,电路(针对信道A和信道B两者使用静噪检测器)检测哪个信道首先开始信号传送。电路被配置为根据哪个信道(A或B)被确定为顺应性图案的源,来设置“a承载顺应性图案(a_carries_compliance_pattern)”和“b承载顺应性图案(b_carries_compliance_pattern)”。
电路的功能提供了在顺应性模式期间,将具有有效信号的第一信道认为是其上将发送顺应性图案的信道。另一信道认为是其上将发送LFPS.PING信令的信道。状态机通常将在复位中(reset=0)保持该逻辑,在复位期间a_carries_compliance_pattern和b_carries_compliance_pattern均被清除。当再驱动器确定USB系统已进入顺应性模式时,去除逻辑复位并使能电路。将使其相应的静噪输入变为低的第一信道将被声明为“顺应性图案信道”(a_carries_compliance_pattern或b_carries_compliance_pattern)。
逻辑块512和518分别示出了用于控制复用器(multiplexor)502和514的逻辑。因此,当复位存在/为真时,复用器502和514被配置为输出“0”,其中“0”表示信道不承载顺应性图案。如果已去除了复位,则默认状态是保持针对输出的当前值。这可以通过提供反馈环来实现,所述反馈环包括用于保持所述当前值的寄存器504/516。逻辑块响应于以下情况将它们的相应顺应性图案输出设置为“1”:在该相同信道上不存在静噪检测(a/b_squelch),而在另一信道上存在静噪检测,并且所述另一信道先前未设置过其顺应性图案方向确定信号(a/b_carries_compliance_pattern)。a_carries_compliance_pattern和b_carries_compliance_pattern之间的这种反馈允许再驱动器一旦检测到通过哪个信道发送顺应性图案就可以保持输出恒定。
电路还被配置为(使用复用器506)检测静噪上的上升沿(边沿检测器508),所述静噪来自于预期要承载LFPS信令的信道。可以使用该输出来以信号通知受测试的设备正切换至下一顺应性图案。再驱动器还掩蔽(mask)(AND门510)该下降沿检测,直到再驱动器确定了哪个信道正承载顺应性图案数据以及哪个信道正承载LFPS信令。
可以以多种不同方式来实现结合图5描述的信号以及相关的逻辑和功能。例如,可以使用组合逻辑来代替复用器。在另一示例中,信号可以从活跃(active)高变为活跃低,或者从活跃低变为活跃高。
除非指出,否则各种通用系统和/或逻辑电路可以与根据本文的教义的程序一起使用,或者可以证明能够方便地构造更专门的装置来执行所需的方法。例如,可以通过对通用处理器、其他完全可编程或半可编程逻辑电路的编程来在硬接线电路中实现根据本公开的方法中的一个或多个,和/或由这种硬件和配置有软件的通用处理器的组合来实现根据本公开的方法中的一个或多个。
本领域技术人员应理解,可以利用除了本文明确描述的计算机系统配置之外的其他计算机系统配置来实施本公开的方面。根据预期应用和以上描述,将清楚针对各种这些系统和电路的所需结构。
应理解,本领域技术人员使用各种术语和技术来描述通信、协议、应用、实现方式、机制等等。一种这样的技术是对以算法或数学表达式来表达的技术的实现方式的描述。即,尽管技术可以例如被实现为执行计算机上的代码,然而该技术的表达可以更合适并且简洁地转达或传达为公式、算法或数学表达式。
因此,如在组合逻辑电路中,本领域技术人员将把标注为“C=A+B”的模块理解为加法函数,该加法函数在硬件和/或软件中的实现采用两个输入(A和B)并产生和输出(C)。因此,对描述的公式、算法或数学表达式的使用将被理解为具有至少硬件形式的物理实施例(如,处理器,在该处理器中本公开的技术可以被实施并且实现为实施例)。
在实施例中,可以存储机器可执行代码,以按照符合本公开的方法中的一个或多个方法的方式来执行。指令可以用于使利用所述指令来编程的通用或专用处理器执行方法的步骤。备选地,所述步骤可以由包含用于执行步骤的硬接线逻辑在内的特定硬件组件来执行,或者由编程的计算机组件和客户硬件组件的任意组合来执行。
在一些实施例中,可以以计算机程序产品的形式来提供本公开的方面,所述计算机程序产品可以包括上面存储有指令的机器或计算机可读介质,所述指令可以用于对计算机(或其他电子设备)编程以执行根据本公开的处理。相应地,计算机可读介质包括适于存储电子指令的任何类型的媒介/机器可读介质。
基于以上论述和说明,本领域技术人员容易认识到,可以进行各种修改和改变,而不必严格遵循本文示出和描述的示例实施例和应用。例如,基于当前3.0USB规范的修改是可以发生的,并导致相应的状态机功能的变化。这种修改并不脱离本公开的精神和范围,本公开的精神和范围包括所附权利要求中阐述的精神和范围。
Claims (17)
1.一种配置再驱动器电路以处理针对顺应性测试模式的接收到的顺应性图案的方法,其中,顺应性测试模式针对通用串行总线USB3.0协议,所述方法包括:
通过以下步骤来针对具有第一输入端口和第二输入端口的再驱动器电路检测顺应性测试模式:
在第一输入端口和第二输入端口上检测远程接收机端接的存在,
监视第一输入端口和第二输入端口以检测接收数据,以及
响应于在设定时间段上在第一输入端口和第二输入端口上没有检测到接收数据,进入顺应性测试模式;
通过监视第二输入端口上的有效信号电平来跟踪顺应性图案;以及
响应于跟踪的顺应性图案来使能和禁用第一输入端口上的去加重。
2.根据权利要求1所述的方法,还包括以下步骤:监视U0USB3.0链路状态的进入,其中进入顺应性测试模式的步骤还响应于尚未检测到进入U0链路状态。
3.根据权利要求1所述的方法,还包括以下步骤:在进入顺应性测试模式之后,针对有效信号来监视第一输入端口和第二输入端口,如果在第一输入端口上检测到有效信号,而没有首先在第二输入端口上检测到有效信号,则确定第一输入端口承载顺应性图案;
其中使能和禁用第一输入端口上的去加重的步骤响应于确定第一输入端口承载顺应性图案。
4.根据权利要求1所述的方法,还包括:针对顺应性图案CP4、CP6和CP8禁用去加重,以及针对顺应性图案CP1-CP3、CP5和CP7使能去加重。
5.根据权利要求1所述的方法,还包括通过以下步骤来跟踪顺应性图案:监视第二端口上的有效信号电平,并响应于使用第二端口上检测到的有效信号电平来跟踪第一端口上的顺应性图案,禁用第一端口上的去加重。
6.根据权利要求1所述的方法,还包括以下步骤:通过使用第二端口上的静噪监视器检测标准LFPS ping和非标准LFPS ping之一,来跟踪顺应性图案。
7.一种方法,包括:
通过以下步骤来针对具有第一输入端口和第二输入端口的再驱动器电路检测顺应性测试模式,所述再驱动器电路遵从通用串行总线USB3.0协议:
在第一输入端口和第二输入端口上检测远程接收机端接的存在,
监视第一输入端口和第二输入端口以检测接收数据,以及
响应于在设定时间段上在第一输入端口和第二输入端口上没有检测到接收数据,确定顺应性测试模式;
监视每个输入端口以检测有效数据信号电平;
通过检测第一端口上的有效信号电平来确定已接收到顺应性图案;以及
响应于在第一端口上检测到有效信号电平,用去加重配置第一端口,而不用去加重配置第二端口。
8.根据权利要求7所述的方法,还包括通过以下步骤来跟踪顺应性图案:监视第二端口上的有效信信号电平,并响应于使用第二端口上检测到的有效信号电平来跟踪第一端口上的顺应性图案,禁用第一端口上的去加重。
9.根据权利要求8所述的方法,其中,针对顺应性图案CP4、CP6和CP8禁用去加重,并且针对顺应性图案CP1-CP3、CP5和CP7使能去加重。
10.根据权利要求7所述的方法,还包括以下步骤:通过使用第二端口上的静噪监视器检测标准LFPS ping和非标准LFPS之一,来跟踪顺应性图案。
11.一种再驱动器电路,所述再驱动器电路遵从通用串行总线USB3.0协议,包括:
逻辑电路,配置用于通过以下操作来针对具有第一输入端口和第二输入端口的再驱动器电路检测顺应性测试模式:
在第一输入端口和第二输入端口上检测远程接收机端接的存在,
监视第一输入端口和第二输入端口以检测接收数据,以及
响应于在设定时间段上在第一输入端口和第二输入端口上没有检测到接收数据,进入顺应性测试模式;
通过监视第二输入端口上的有效信号电平来跟踪顺应性图案;以及
响应于跟踪的顺应性图案来使能和禁用第一输入端口上的去加重。
12.根据权利要求11所述的再驱动器电路,其中,再驱动器电路被配置为确定顺应性测试模式的方向,以及响应于方向的确定在第一端口和第二端口之一上提供去加重。
13.根据权利要求12所述的再驱动器电路,其中,再驱动器配置为响应于方向的确定来检测第一和第二端口中的另一个上的低频周期信令LFPS ping,以及针对当前提供的顺应性图案提供去加重控制。
14.根据权利要求11所述的再驱动器电路,其中,再驱动器配置为在被确定为承载LFPS ping数据的信道上禁用去加重。
15.根据权利要求12所述的再驱动器电路,其中,再驱动器配置为在不使用时钟和数据恢复电路的情况下进行顺应性测试模式的方向的确定。
16.根据权利要求11所述的再驱动器电路,其中,逻辑电路配置为针对顺应性图案CP4、CP6和CP8禁用去加重,并针对顺应性图案CP1-CP3、CP5和CP7使能去加重。
17.根据权利要求11所述的再驱动器电路,还包括:静噪检测器,配置为监视第一输入端口和第二输入端口以检测接收数据。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161495738P | 2011-06-10 | 2011-06-10 | |
US61/495,738 | 2011-06-10 | ||
US13/164,325 | 2011-06-20 | ||
US13/164,325 US8769343B2 (en) | 2011-06-10 | 2011-06-20 | Compliance mode detection from limited information |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102855169A CN102855169A (zh) | 2013-01-02 |
CN102855169B true CN102855169B (zh) | 2014-10-08 |
Family
ID=46545603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210184853.6A Active CN102855169B (zh) | 2011-06-10 | 2012-06-06 | 根据有限信息的顺应性模式检测 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8769343B2 (zh) |
EP (1) | EP2533156A1 (zh) |
CN (1) | CN102855169B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9965424B2 (en) | 2014-02-07 | 2018-05-08 | Texas Instruments Incorporated | USB switch with multi-role ports |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8645724B2 (en) * | 2011-06-03 | 2014-02-04 | Nxp B.V. | Redriver circuits with power saving modes |
US8654890B2 (en) * | 2011-12-14 | 2014-02-18 | Texas Instruments Incorporated | Adaptive real-time control of de-emphasis level in a USB 3.0 signal conditioner based on incoming signal frequency range |
US20140006826A1 (en) * | 2012-06-30 | 2014-01-02 | Mahesh Wagh | Low power low frequency squelch break protocol |
TWI464597B (zh) * | 2012-07-19 | 2014-12-11 | Wistron Corp | 改善資料傳輸之方法及其相關電腦系統 |
TWI624755B (zh) * | 2012-09-11 | 2018-05-21 | 安格科技股份有限公司 | Usb裝置誤入相容測試模式時的跳離或省電方法 |
CN103678077A (zh) * | 2012-09-25 | 2014-03-26 | 鸿富锦精密工业(深圳)有限公司 | Usb信号测试治具 |
US9710411B2 (en) * | 2013-01-24 | 2017-07-18 | Texas Instruments Incorporated | Signal conditioner |
TWI512481B (zh) * | 2013-01-31 | 2015-12-11 | Innostor Technology Corp | USB 3.0 bus mapping of the USB port method |
US10237087B2 (en) * | 2013-09-02 | 2019-03-19 | Samsung Electronics Co., Ltd. | Method for controlling transmission speed and electronic device thereof |
CN104485999B (zh) | 2014-01-23 | 2017-09-29 | 威盛电子股份有限公司 | 光传输装置以及光收发模块 |
US9858234B2 (en) * | 2015-07-17 | 2018-01-02 | Parade Technologies, Ltd. | System transparent retimer |
WO2017024226A1 (en) * | 2015-08-06 | 2017-02-09 | Intel Corporation | Method and apparatus to enable discovery of identical or similar devices assembled in a serial chain and assign unique addresses to each |
CN105227404B (zh) * | 2015-10-13 | 2019-04-09 | 英特格灵芯片(天津)有限公司 | 一种检测数据传输的方法及其装置 |
US10120436B2 (en) * | 2016-03-23 | 2018-11-06 | Intel Corporation | Apparatuses, systems, and methods for USB high-speed chirp detection |
US10437763B2 (en) * | 2017-04-07 | 2019-10-08 | Nxp B.V. | Method and device for universal serial bus (USB) communication |
US10366039B2 (en) | 2017-04-13 | 2019-07-30 | Nxp B.V. | USB link bridge |
US11029750B2 (en) * | 2017-06-29 | 2021-06-08 | Intel Corporation | Apparatus for universal serial bus 2.0 (USB2) combined high speed squelch and disconnect detection |
CN107800512A (zh) * | 2017-11-03 | 2018-03-13 | 英特格灵芯片(天津)有限公司 | 一种信号检测装置与方法 |
US10425124B1 (en) * | 2018-03-14 | 2019-09-24 | Pericom Semiconductor Corporation | Repeaters with fast transitions from low-power standby to low-frequency signal transmission |
CN111367730A (zh) * | 2020-02-20 | 2020-07-03 | 浪潮商用机器有限公司 | 一种usb接口测试系统及其码型切换装置 |
CN111737070A (zh) * | 2020-06-19 | 2020-10-02 | 浪潮电子信息产业股份有限公司 | 一种usb3.0接口信号测试系统及方法 |
US20220197364A1 (en) * | 2020-12-22 | 2022-06-23 | Intel Corporation | Power management for universal serial bus (usb) type-c port |
US11874718B2 (en) * | 2020-12-30 | 2024-01-16 | Texas Instruments Incorporated | Frame-based, low power interfaces between devices with different I/O signals |
CN114691574B (zh) * | 2021-04-15 | 2023-05-09 | 澜起电子科技(上海)有限公司 | 热插拔控制方法、装置、重定时器、扩展卡及电子设备 |
CN115391252A (zh) * | 2021-12-08 | 2022-11-25 | 威锋电子股份有限公司 | Usb集成电路、测试平台及usb集成电路的操作方法 |
US11829276B1 (en) * | 2022-02-23 | 2023-11-28 | Cadence Design Systems, Inc. | System and method for monitoring compliance patterns |
US11764672B1 (en) | 2022-06-28 | 2023-09-19 | Diodes Incorporated | Signal boosting in serial interfaces |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1456976A (zh) * | 2003-06-04 | 2003-11-19 | 无敌科技(西安)有限公司 | Usb接口设备的驱动程序安装方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5432775A (en) * | 1993-12-03 | 1995-07-11 | Advanced Micro Devices, Inc. | Auto negotiation system for a communications network |
US6744810B1 (en) | 1999-12-10 | 2004-06-01 | Intel Corporation | Signal repeater for voltage intolerant components used in a serial data line |
US20050225365A1 (en) * | 2002-02-15 | 2005-10-13 | John Wood | Electronic circuits |
US7292670B2 (en) | 2003-08-06 | 2007-11-06 | Gennum Corporation | System and method for automatically correcting duty cycle distortion |
US7265620B2 (en) * | 2005-07-06 | 2007-09-04 | Pericom Semiconductor Corp. | Wide-band high-gain limiting amplifier with parallel resistor-transistor source loads |
US7475187B2 (en) * | 2005-09-15 | 2009-01-06 | Infineon Technologies Ag | High-speed interface circuit for semiconductor memory chips and memory system including the same |
US8212587B2 (en) | 2008-10-23 | 2012-07-03 | Pericom Semiconductor Corp. | Redriver with output receiver detection that mirrors detected termination on output to input |
US8675714B2 (en) * | 2010-10-12 | 2014-03-18 | Pericom Semiconductor Corporation | Trace canceller with equalizer adjusted for trace length driving variable-gain amplifier with automatic gain control loop |
US8654890B2 (en) * | 2011-12-14 | 2014-02-18 | Texas Instruments Incorporated | Adaptive real-time control of de-emphasis level in a USB 3.0 signal conditioner based on incoming signal frequency range |
-
2011
- 2011-06-20 US US13/164,325 patent/US8769343B2/en active Active
-
2012
- 2012-06-01 EP EP12170567A patent/EP2533156A1/en not_active Withdrawn
- 2012-06-06 CN CN201210184853.6A patent/CN102855169B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1456976A (zh) * | 2003-06-04 | 2003-11-19 | 无敌科技(西安)有限公司 | Usb接口设备的驱动程序安装方法 |
Non-Patent Citations (2)
Title |
---|
Universal Serial Bus 3.0 Specification;USB3.0 Promoter Group;《http://www.usb.org/developers/docs》;20081112;全文 * |
USB3.0 Promoter Group.Universal Serial Bus 3.0 Specification.《http://www.usb.org/developers/docs》.2008, |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9965424B2 (en) | 2014-02-07 | 2018-05-08 | Texas Instruments Incorporated | USB switch with multi-role ports |
Also Published As
Publication number | Publication date |
---|---|
EP2533156A1 (en) | 2012-12-12 |
US8769343B2 (en) | 2014-07-01 |
US20120317446A1 (en) | 2012-12-13 |
CN102855169A (zh) | 2013-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102855169B (zh) | 根据有限信息的顺应性模式检测 | |
CN102981994B (zh) | 再驱动器电路、使用再驱动器电路的方法及第一串行单向通信接口 | |
US11327861B2 (en) | Cross-talk generation in a multi-lane link during lane testing | |
EP3035563B1 (en) | High performance optical repeater | |
EP3126994B1 (en) | Methods to send extra information in-band on inter-integrated circuit (i2c) bus | |
US8761031B2 (en) | Physical layer loopback | |
KR101904520B1 (ko) | 전기-광 통신 링크 | |
TWI417703B (zh) | 相容於通用序列匯流排協定之時脈同步方法 | |
KR101696124B1 (ko) | 고성능 인터커넥트 물리 계층 | |
CN109558371B (zh) | 用于与微控制器通信的方法、以及计算系统 | |
US10609741B2 (en) | Multi-gigabit wireless tunneling system | |
US20180173665A1 (en) | Hard reset over i3c bus | |
WO2005066785A1 (en) | Programmable measurement mode for a serial point to point link | |
US20170104607A1 (en) | Methods to avoid i2c void message in i3c | |
CN108920401B (zh) | 多主多从的i2c通信方法、系统及节点设备 | |
US8284823B2 (en) | Serial data communication system and method | |
KR20060127110A (ko) | 활성 전원 관리 상태로부터의 탈출 대기 시간의 최적화 | |
TWI528161B (zh) | 資料傳輸系統以及資料傳輸方法 | |
US7930582B2 (en) | Image processing apparatus and method of transmitting reference clock | |
US20090024875A1 (en) | Serial advanced technology attachment device and method testing the same | |
US20230104150A1 (en) | Error detection device and error detection method | |
CN111338460B (zh) | 电子装置以及供电方法 | |
CN216904944U (zh) | 一种信息处理设备 | |
Percival | PCIe over Fibre Optics: challenges and pitfalls | |
WO2023159415A1 (en) | Adaptive low-power signaling to enable link signal error recovery without increased link clock rates |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |