CN102842673A - 相变随机存取存储器件及其制造方法 - Google Patents
相变随机存取存储器件及其制造方法 Download PDFInfo
- Publication number
- CN102842673A CN102842673A CN201210185827.5A CN201210185827A CN102842673A CN 102842673 A CN102842673 A CN 102842673A CN 201210185827 A CN201210185827 A CN 201210185827A CN 102842673 A CN102842673 A CN 102842673A
- Authority
- CN
- China
- Prior art keywords
- word line
- knot
- extension
- pcram
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 12
- 239000010410 layer Substances 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims 2
- 239000002184 metal Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 239000012782 phase change material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种相变随机存取存储(PCRAM)器件及其制造方法。所述PCRAM器件包括:半导体衬底;结字线,所述结字线被形成在所述半导体衬底上;外延字线,所述外延字线被形成在所述结字线上;以及开关器件,所述开关器件被形成在所述外延字线上。
Description
相关申请的交叉引用
本申请要求2011年6月21日向韩国专利局提交的申请号为10-2011-0060110的韩国专利申请的优先权,其全部内容通过引用合并于此。
技术领域
本发明涉及一种半导体存储器件,更具体而言,涉及一种相变随机存取存储(PCRAM)器件及其制造方法。
背景技术
一般地,由于硫族化合物的相转变,PCRAM器件利用非晶态与晶态之间的电阻差来储存数据。更具体而言,根据施加到相变材料的脉冲的宽度和长度,PCRAM器件利用包括硫族化合物锗(Ge)-锑(Sb)-碲(Te)的相变材料层的可逆的相转变来将数据储存为逻辑“0”和逻辑“1”。
图1是说明现有的PCRAM器件的截面图。
参见图1,在现有的PCRAM器件中,在半导体衬底110上形成有用作字线的结区120,并且在结区120上形成有开关器件130。
在开关器件130上形成有下电极140,在下电极140上形成有相变层150以及在相变层150上形成有上电极160。这里,附图标记135、145和155分别表示第一至第三层间绝缘层。
另外,形成字线接触170和金属字线180以与指定数目个单元串结区120连接。
图2是现有的PCRAM器件的布局图。
如图2所示,在现有的PCRAM器件中,在金属字线180的延伸方向上为每指定数目个单元串(例如,8个)形成字线接触170。
这里,在现有的PCRAM器件中,形成金属字线接触170以减小结区120的电阻。随着PCRAM器件被高度集成,因为结区120的电阻被增大,所以要形成这种减小结区120的电阻的结构。
然而,由于在指定数目个单元串之间形成字线接触170,所以不能增加单元串的数目,且芯片尺寸增大。
发明内容
本发明的示例性实施例涉及一种能增加单元串的数目并减小芯片尺寸的相变随机存取存储(PCRAM)器件及其制造方法。
根据示例性实施例的一个方面,提供了一种PCRAM器件。所述PCRAM可以包括:半导体衬底;结字线,所述结字线被形成在所述半导体衬底上;外延字线,所述外延字线被形成在所述结字线上;以及开关器件,所述开关器件被形成在所述外延字线上。
根据示例性实施例的另一个方面,提供了一种制造PCRAM器件的方法。所述方法包括以下步骤:提供半导体衬底;在所述半导体衬底上形成结字线;在所述结字线上生长外延层以形成外延字线;在所述外延字线上形成层间绝缘层;刻蚀所述层间绝缘层以形成接触孔;以及在所述接触孔中形成开关器件。
附图说明
从以下结合附图的详细描述中将更加清楚地理解本发明的主题的以上和其它的方面、特征以及其它的优点,其中:
图1是说明现有的相变随机存取存储(PCRAM)器件的截面图;
图2是说明现有的PCRAM器件的布局图;
图3是说明根据本发明的一个示例性实施例的PCRAM器件的截面图;
图4是说明根据本发明的一个示例性实施例的PCRAM器件的布局图;以及
图5A至5D是说明根据本发明的一个示例性实施例的制造PCRAM器件的方法的过程的图。
具体实施方式
在下文中,将参照附图来更详细地描述示例性实施例。
本发明参照截面图来描述示例性实施例,截面图是示例性实施例(以及中间结构)的示意性说明。如此,可以预见说明的形状的变化是例如制造技术和/或公差的结果。因而,示例性实施例不应解释为限于本发明所说明的区域的具体形状,而是可以包括例如源自制造的形状差异。在附图中,为了清晰起见,可以夸大层和区域的长度和尺寸。相同的附图标记在附图中表示相同的元件。也可以理解当提及一层在另一层或衬底“上”时,其可以直接在另一层或衬底上,或也可以存在中间层。
图3是说明根据本发明的一个示例性实施例的PCRAM器件的截面图。
参见图3,在本发明的一个示例性实施例的PCRAM器件300中,在半导体衬底310上形成有包含n型杂质的结字线(junction word line)321。这里,使用n型杂质来形成结字线321,但是示例性实施例不限制于此。可以使用相反类型的杂质或金属材料来形成结字线321。
在结字线321上形成有外延字线322以减小随高集成度而增大的电阻。可以通过在结字线321上生长硅(Si)材料来形成外延字线322。这里,可以根据外延字线322的高度和杂质浓度来控制根据本发明的一个示例性实施例的PCRAM器件300的电阻。因此,如同在相关的技术中那样,在本发明中可以不形成为减小结字线的电阻而形成的字线接触。可以通过与在相关的技术中形成开关二极管(具体地,PN二极管)的方法相同的方法来形成外延字线322。
在外延字线322上形成有开关器件330。
在开关器件330上形成有下电极340,并且在下电极340上形成有相变层350。在相变层350上形成有上电极360和位线370。附图标记335、355、365以及375分别表示第一至第四层间绝缘层。
将参照图4来描述根据一个示例性实施例的PCRAM器件300的布局图。
图4是说明根据本发明的一个示例性实施例的PCRAM器件的布局图。
参见图4,在根据本发明的一个示例性实施例的PCRAM器件300中,将位线370和字线320形成为在垂直的延伸方向上排列。在这个实施例中,根据本发明的一个示例性实施例的PCRAM器件300可以不包括相关技术中的被提供用来减小结字线321的电阻的字线接触。因而,根据本发明的一个示例性实施例的PCRAM器件300被配置成包括结字线321和外延字线322作为字线320使得单元串的数目可以增加并且芯片尺寸可以减小。
这里,本发明的示例性实施例示出PCRAM器件300不包括字线接触,但是示例性实施例不限于此。可以在PCRAM器件300中形成字线接触。然而,结字线321的电阻因外延字线322而减小,且因而,与相关的技术相比,可以减少字线接触的数目。
图5A至5D是顺序说明根据本发明的一个示例性实施例的制造PCRAM器件的方法的过程的图。
首先,如图5A所示,提供半导体衬底310。在半导体衬底310上形成包含n型杂质(或相反类型的杂质或金属材料)的结字线321。
如图5B所示,在结字线321上生长包括硅(Si)材料的外延字线到恒定的高度以减小结字线321的电阻,由此形成外延字线322。在此实施例中,外延字线322的高度取决于结字线321的电阻,或更具体而言,取决于结字线321的杂质浓度。
如图5C所示,在外延字线322上形成层间绝缘层335,并随后经由干法刻蚀工艺来刻蚀层间绝缘层335的一部分以形成接触孔330a。
如图5D所示,在形成接触孔330a之后,离子注入n型杂质以在接触孔330a中形成n型二极管区域。随后,将p型杂质离子注入到n型二极管区域的上部以形成p型二极管区域。因此,形成PN二极管型的开关器件330。示例性实施例已经说明了开关器件330包括PN二极管,但是示例性实施例不限于此。
另外,示例性实施例已经说明了在形成外延字线322之后,形成层间绝缘层335并随后刻蚀层间绝缘层335以形成接触孔330a,并且在接触孔330a中形成开关器件330,但是示例性实施例不限于此。可以通过同时形成用于外延字线322和开关器件330的外延层,然后将P型杂质离子和n型杂质离子注入到外延层中以形成开关器件330,来形成开关器件330。
随后,如图3所示,在开关器件330上形成下电极340、相变层350、上电极360以及位线370。
在根据本发明的一个示例性实施例的PCRAM器件300中,在不形成字线接触的情况下,在结字线321上形成外延字线322以减小字线320的电阻。
因而,根据本发明的一个示例性实施例的PCRAM器件300可以不包括相关技术的字线接触,使得单元串的数目可以增加且单元尺寸可以减小。
尽管以上已经描述了某些实施例,但是可以理解的是描述的实施例仅仅是示例性的。因此,本发明描述的器件和方法不应基于所描述的实施例受限制。更确切地说,应当仅根据结合以上描述和附图的下述权利要求来限定本文描述的系统和方法。
Claims (8)
1.一种相变随机存取存储器件即PCRAM器件,包括:
半导体衬底;
结字线,所述结字线被形成在所述半导体衬底上;
外延字线,所述外延字线被形成在所述结字线上;以及
开关器件,所述开关器件被形成在所述外延字线上。
2.如权利要求1所述的PCRAM器件,其中,所述结字线包括含有n型杂质和金属材料中的任何一种的材料。
3.如权利要求2所述的PCRAM器件,其中,所述外延字线包括生长的硅材料。
4.如权利要求1所述的PCRAM器件,其中,所述PCRAM器件不包括字线接触。
5.一种制造相变随机存取存储器件即PCRAM器件的方法,包括以下步骤:
提供半导体衬底;
在所述半导体衬底上形成结字线;
在所述结字线上生长外延层以形成外延字线;
在所述外延字线上形成层间绝缘层;
刻蚀所述层间绝缘层以形成接触孔;以及
在所述接触孔中形成开关器件。
6.如权利要求5所述的方法,其中,形成所述结字线的步骤包括使用n型杂质和金属材料中的任何一种来形成所述结字线。
7.如权利要求6所述的方法,其中,形成所述外延字线的步骤包括生长硅材料。
8.如权利要求7所述的方法,其中,所述外延字线的高度取决于所述结字线的杂质浓度。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110060110A KR20120140397A (ko) | 2011-06-21 | 2011-06-21 | 상변화 메모리 장치 및 그의 제조방법 |
KR10-2011-0060110 | 2011-06-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102842673A true CN102842673A (zh) | 2012-12-26 |
Family
ID=47360980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210185827.5A Pending CN102842673A (zh) | 2011-06-21 | 2012-06-07 | 相变随机存取存储器件及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20120326112A1 (zh) |
KR (1) | KR20120140397A (zh) |
CN (1) | CN102842673A (zh) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100663358B1 (ko) * | 2005-02-24 | 2007-01-02 | 삼성전자주식회사 | 셀 다이오드들을 채택하는 상변이 기억소자들 및 그 제조방법들 |
US7902051B2 (en) * | 2008-01-07 | 2011-03-08 | International Business Machines Corporation | Method for fabrication of single crystal diodes for resistive memories |
-
2011
- 2011-06-21 KR KR1020110060110A patent/KR20120140397A/ko not_active Application Discontinuation
- 2011-12-20 US US13/331,448 patent/US20120326112A1/en not_active Abandoned
-
2012
- 2012-06-07 CN CN201210185827.5A patent/CN102842673A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20120140397A (ko) | 2012-12-31 |
US20120326112A1 (en) | 2012-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10580976B2 (en) | Three-dimensional phase change memory device having a laterally constricted element and method of making the same | |
CN101192621B (zh) | 非易失性存储器装置及其制造方法 | |
CN102460684B (zh) | 经囊封相变单元结构及方法 | |
US20100327251A1 (en) | Phase change memory device having partially confined heating electrodes capable of reducing heating disturbances between adjacent memory cells | |
US8288752B2 (en) | Phase change memory device capable of reducing disturbance and method of manufacturing the same | |
US9362493B2 (en) | Phase-change storage unit for replacing DRAM and FLASH and manufacturing method thereof | |
CN101165911A (zh) | 相变存储器件及其制造方法 | |
US8802453B2 (en) | Phase change random access memory and method for manufacturing the same | |
US9087986B2 (en) | Semiconductor memory device having dummy conductive patterns on interconnection and fabrication method thereof | |
US20160020252A1 (en) | Variable resistance memory device | |
US20240065120A1 (en) | Phase change memory unit and preparation method therefor | |
US9478281B2 (en) | Variable resistance memory apparatus, manufacturing method thereof | |
US20200075850A1 (en) | Variable resistance memory devices and methods of manufacturing variable resistance memory devices | |
US8084759B2 (en) | Integrated circuit including doped semiconductor line having conductive cladding | |
US20150090948A1 (en) | Resistive memory apparatus and manufacturing method thereof | |
US9685607B2 (en) | Non-volatile semiconductor memory device | |
CN102779940B (zh) | 相变随机存取存储器件及其制造方法 | |
KR101096445B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
US7871890B2 (en) | Methods of fabricating semiconductor devices having resistors | |
CN102842673A (zh) | 相变随机存取存储器件及其制造方法 | |
US20090279352A1 (en) | Storage nodes, phase change memories including a doped phase change layer, and methods of operating and fabricating the same | |
US20160104746A1 (en) | Methods of fabricating a variable resistance memory device using masking and selective removal | |
CN206163529U (zh) | 半导体器件和非易失性存储器 | |
US20210175357A1 (en) | Transistor And Methods Of Forming Transistors | |
US7696510B2 (en) | Integrated circuit including memory having reduced cross talk |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20121226 |