CN102833002B - 支持光纤通道协议的数据传输装置及传输方法 - Google Patents
支持光纤通道协议的数据传输装置及传输方法 Download PDFInfo
- Publication number
- CN102833002B CN102833002B CN201210302672.9A CN201210302672A CN102833002B CN 102833002 B CN102833002 B CN 102833002B CN 201210302672 A CN201210302672 A CN 201210302672A CN 102833002 B CN102833002 B CN 102833002B
- Authority
- CN
- China
- Prior art keywords
- data
- interface
- connects
- district
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
支持光纤通道协议的数据传输装置及传输方法，属于数据传输技术领域。它解决了现有大容量、远距离数据传输中，其数据传输方式不适于远距离传输的问题。本发明高速数据的接收与发送缓存采用DDR2存储器，高速串行数据的编码、解码利用FPGA子板实现，需要在硬件平台上处理的数据采用Power PC嵌入式处理器实现；同时，可以通过板卡的PCI总线接口与控制计算机通信，完成相应数据与控制信息的传送。本发明适用于远距离数据传输。
Description
技术领域
本发明涉及一种支持光纤通道协议的数据传输装置及传输方法，属于数据传输技术领域。
背景技术
随着信息技术的发展，对大容量数据、远距离数据进行传输的需求越来越迫切，现有的数据传输技术可以分为两类：并行传输方式与串行传输方式。并行传输时数据的各位同时传送，它以字或字节为单位并行进行。并行通信具有速度快的优点，但其使用的数据线较多，造成成本高；同时由于数据线较多，在长距离数据传输时，干扰会增加，数据也容易产生错误，不适于长距离数据传输。串行传输方式的数据是一位一位进行传送，其特点为节省传输线、通信成本低、适合长距离数据传送，常用的串行传输方式为RS232、RS422和RS485，其中RS232传输速率低于200kbps，传输距离小于15m；RS422传输速率可达到10Mbps，在速率低于100kbps时，可以达到最大传输距离为1219m；RS485在传输速率与传输距离方面指标与RS422相同。而其它高速串行传输如PCI-E、SRIO、USB、GE等，虽然支持数据传输速率最大可达10Gbps，但传输距离受限，最远传输距离不超过2m。
发明内容
本发明是为了解决现有大容量、远距离数据传输中，其数据传输方式不适于远距离传输的问题，提供一种支持光纤通道协议的数据传输装置及传输方法。
本发明所述支持光纤通道协议的数据传输装置，它包括FPGA子板、POWER PC子板和控制计算机，FPGA子板包括FPGA中央处理器、DDR2存储器、第一SFP光模块和第二SFP光模块；POWER PC子板包括PC主处理器、SDRAM存储器、复杂可编程逻辑器CPLD、FLASH芯片、BOOTROM存储器、以太网接口和异步串行通讯口UART，
FPGA中央处理器的存储控制信号输入输出端连接DDR2存储器的存储控制信号输出输入端，FPGA中央处理器的第一传输数据输入输出端连接第一SFP光模块的数据输出输入端，FPGA中央处理器的第二传输数据输入输出端连接第二SFP光模块的数据输出输入端，FPGA中央处理器通过PCI总线接口与控制计算机连接，FPGA中央处理器的UP接口连接PC主处理器的UP接口，FPGA中央处理器的MII接口连接PC主处理器的MII接口，
PC主处理器的数据存储信号输出输入端连接SDRAM存储器的数据存储信号输入输出端，PC主处理器的逻辑信号输出输入端连接复杂可编程逻辑器CPLD的逻辑信号输入输出端，PC主处理器的FLASH信号输出输入端连接FLASH芯片的FLASH信号输入输出端，PC主处理器的BOOT信号输出输入端连接BOOTROM存储器的BOOT信号输入输出端，PC主处理器上设置有以太网接口和异步串行通讯口UART。
所述FPGA中央处理器包括数据组织与管理区、第一编解码区、第二编解码区、DDR2存储器控制区、UP接口逻辑区、MII接口逻辑区和时钟区，
FPGA中央处理器的数据组织与管理区通过PCI总线接口与控制计算机连接，数据组织与管理区的第一编解码信号输入输出端连接第一编解码区的编码解码信号输出输入端，第一编解码区的传输数据输入输出端为FPGA中央处理器的第一传输数据输入输出端，数据组织与管理区的第二编解码信号输入输出端连接第二编解码区的编码解码信号输出输入端，第二编解码区的传输数据输入输出端为FPGA中央处理器的第二传输数据输入输出端，
数据组织与管理区的UP接口信号输出输入端连接UP接口逻辑区的UP接口信号输入输出端，UP接口逻辑区的UP接口信号输出输入端为FPGA中央处理器的UP接口，
数据组织与管理区的MII接口信号输出输入端连接MII接口逻辑区的MII接口信号输入输出端，MII接口逻辑区的MII接口信号输出输入端为FPGA中央处理器的MII接口，
数据组织与管理区的存储控制信号输入输出端连接DDR2存储器控制区的存储控制信号输出输入端，DDR2存储器控制区的存储控制信号输入输出端为FPGA中央处理器的存储控制信号输入输出端，
数据组织与管理区的时钟信号输出输入端连接时钟区的时钟信号输入输出端。
所述PC主处理器采用MPC8280芯片实现，
MPC8280芯片与二级60x总线连接，二级60x总线上挂接有复杂可编程逻辑器CPLD、FLASH芯片和BOOTROM存储器，
MPC8280芯片与一级60x总线连接，一级60x总线上挂接SDRAM存储器，
二级60x总线连接总线驱动区，总线驱动区连接一级60x总线，
MPC8280芯片的UP接口程序在二级60x总线上实现，MPC8280芯片的UP接口程序连接UP接口逻辑区；
MPC8280芯片的MII接口程序通过其引脚FCC2实现，MPC8280芯片的MII接口程序连接MII接口逻辑区；
MPC8280芯片的引脚SMC2连接异步串行通讯口UART，
MPC8280芯片的引脚FCC3连接以太网接口。
本发明所述基于上述支持光纤通道协议的数据传输装置的数据传输方法，它包括发送数据的方法，该发送数据的方法包括以下步骤：
步骤一：数据传输装置进行初始化，完成基于光纤通道协议的速率与发送配置；
步骤二：控制计算机通过PCI总线将欲发送数据写至FPGA子板并存储在DDR2存储器；
步骤三：POWER PC子板读取DDR2存储器内存储的欲发送数据并进行处理；
步骤四：POWER PC子板将步骤三中处理完成后的欲发送数据发送至FPGA子板，FPGA子板将所述数据通过第一SFP光模块和第二SFP光模块发送出去。
它还包括接收数据的方法，该接收数据的方法包括以下步骤：
步骤五：数据传输装置进行初始化，完成基于光纤通道协议的速率与发送配置；
步骤六：FPGA子板通过第一SFP光模块和第二SFP光模块接收高速串行数据，并存储至DDR2存储器；
步骤七：POWER PC子板从DDR2存储器中读取接收到的串行数据，并进行处理；
步骤八：POWER PC子板将处理完成后的接收数据发送给FPGA子板，该FPGA子板将接收到的数据通过PCI总线传输至控制计算机。
本发明的优点是：本发明提供了一种支持光纤通道协议的数据传输硬件平台及数据传输方法，能够完成高速数据传输，高速数据的接收与发送缓存采用DDR2存储器，高速串行数据的编码、解码利用FPGA子板实现，需要在硬件平台上处理的数据采用Power PC嵌入式处理器实现。同时，可以通过板卡的PCI总线接口与控制计算机通信，完成相应数据与控制信息的传送。
本发明支持的数据传输速率为1.0625Gbps、2.125Gbps和4.25Gbps。最高数据传输速率达到了4.25Gbps，最远数据传输距离可达15km。
附图说明
图1为本发明装置的逻辑框图；
图2为FPGA子板的内部逻辑及与POWER PC子板连接的逻辑框图；
图3为POWER PC子板的内部逻辑框图；
图4为FPGA子板的JTAG配置方案示意图；
图5为FPGA子板的AS配置方案示意图；
图6为MPC8280芯片的60x总线与SDRAM存储器的连接示意图；
图7为FPGA子板的同步电路逻辑框图；
图8为本发明装置的电路板的布局示意图；
图9为本发明方法发送数据的流程图；
图10为本发明方法接收数据的流程图。
具体实施方式
具体实施方式一：下面结合图1说明本实施方式，本实施方式所述支持光纤通道协议的数据传输装置，它包括FPGA子板1、POWER PC子板2和控制计算机3，FPGA子板1包括FPGA中央处理器1-1、DDR2存储器1-2、第一SFP光模块1-3和第二SFP光模块1-4；POWER PC子板2包括PC主处理器2-1、SDRAM存储器2-2、复杂可编程逻辑器CPLD2-3、FLASH芯片2-4、BOOTROM存储器2-5、以太网接口2-6和异步串行通讯口UART2-7，
FPGA中央处理器1-1的存储控制信号输入输出端连接DDR2存储器1-2的存储控制信号输出输入端，FPGA中央处理器1-1的第一传输数据输入输出端连接第一SFP光模块1-3的数据输出输入端，FPGA中央处理器1-1的第二传输数据输入输出端连接第二SFP光模块1-4的数据输出输入端，FPGA中央处理器1-1通过PCI总线接口与控制计算机3连接，FPGA中央处理器1-1的UP接口连接PC主处理器2-1的UP接口，FPGA中央处理器1-1的MII接口连接PC主处理器2-1的MII接口，
PC主处理器2-1的数据存储信号输出输入端连接SDRAM存储器2-2的数据存储信号输入输出端，PC主处理器2-1的逻辑信号输出输入端连接复杂可编程逻辑器CPLD2-3的逻辑信号输入输出端，PC主处理器2-1的FLASH信号输出输入端连接FLASH芯片2-4的FLASH信号输入输出端，PC主处理器2-1的BOOT信号输出输入端连接BOOTROM存储器2-5的BOOT信号输入输出端，PC主处理器2-1上设置有以太网接口2-6和异步串行通讯口UART2-7。
本实施方式中，将数据传输的硬件平台分为两个子板，FPGA子板1和POWER PC子板2，该两块板卡通过高速连接器连接。其中，POWER PC子板2是根据光纤通道协议处理发送或接收数据。数据的发送流程为：控制计算机3通过PCI总线将数据经由FPGA子板1传至POWER PC子板2，POWER PC子板2处理完成后经FPGA的高速串行接口由SFP光模块发送，SFP光模块功能为将接收到的高速串行电信号数据转换为光信号发送，同时可以完成将接收到的光信号转换为电信号；数据的接收流程为：通过SFP光模块接收发送过来的数据，由FPGA转换后传至Power PC处理器，处理完成的数据经FPGA通过PCI总线传输至控制计算机。
具体实施方式二：下面结合图2说明本实施方式，本实施方式为对实施方式一的进一步说明，所述FPGA中央处理器1-1包括数据组织与管理区1-11、第一编解码区1-12、第二编解码区1-13、DDR2存储器控制区1-14、UP接口逻辑区1-15、MII接口逻辑区1-16和时钟区1-17，
FPGA中央处理器1-1的数据组织与管理区1-11通过PCI总线接口与控制计算机3连接，数据组织与管理区1-11的第一编解码信号输入输出端连接第一编解码区1-12的编码解码信号输出输入端，第一编解码区1-12的传输数据输入输出端为FPGA中央处理器1-1的第一传输数据输入输出端，数据组织与管理区1-11的第二编解码信号输入输出端连接第二编解码区1-13的编码解码信号输出输入端，第二编解码区1-13的传输数据输入输出端为FPGA中央处理器1-1的第二传输数据输入输出端，
数据组织与管理区1-11的UP接口信号输出输入端连接UP接口逻辑区1-15的UP接口信号输入输出端，UP接口逻辑区1-15的UP接口信号输出输入端为FPGA中央处理器1-1的UP接口，
数据组织与管理区1-11的MII接口信号输出输入端连接MII接口逻辑区1-16的MII接口信号输入输出端，MII接口逻辑区1-16的MII接口信号输出输入端为FPGA中央处理器1-1的MII接口，
数据组织与管理区1-11的存储控制信号输入输出端连接DDR2存储器控制区1-14的存储控制信号输出输入端，DDR2存储器控制区1-14的存储控制信号输入输出端为FPGA中央处理器1-1的存储控制信号输入输出端，
数据组织与管理区1-11的时钟信号输出输入端连接时钟区1-17的时钟信号输入输出端。
具体实施方式三：下面结合图3说明本实施方式，本实施方式为对实施方式二的进一步说明，所述PC主处理器2-1采用MPC8280芯片实现，
MPC8280芯片与二级60x总线连接，二级60x总线上挂接有复杂可编程逻辑器CPLD2-3、FLASH芯片2-4和BOOTROM存储器2-5，
MPC8280芯片与一级60x总线连接，一级60x总线上挂接SDRAM存储器2-2，
二级60x总线连接总线驱动区，总线驱动区连接一级60x总线，
MPC8280芯片的UP接口程序在二级60x总线上实现，MPC8280芯片的UP接口程序连接UP接口逻辑区1-15；
MPC8280芯片的MII接口程序通过其引脚FCC2实现，MPC8280芯片的MII接口程序连接MII接口逻辑区1-16；
MPC8280芯片的引脚SMC2连接异步串行通讯口UART2-7，
MPC8280芯片的引脚FCC3连接以太网接口2-6。
具体实施方式四：下面结合图3说明本实施方式，本实施方式为对实施方式三的进一步说明，所述以太网接口2-6由RJ45以太网接口和RJ45型网卡接口组成，以太网接口2-6连接MPC8280芯片的引脚FCC3，以太网接口2-6连接RJ45型网卡接口。
具体实施方式五：下面结合图3说明本实施方式，本实施方式为对实施方式三或四的进一步说明，所述异步串行通讯口UART2-7由串口RS232和RJ11接口组成，串口RS232连接MPC8280芯片的引脚SMC2，串口RS232连接RJ11接口。
具体实施方式六：下面结合图3说明本实施方式，本实施方式为对实施方式五的进一步说明，所述POWER PC子板还包括RS422扩展接口、第一RS485扩展接口和第二RS485扩展接口，
RS422扩展接口连接MPC8280芯片的引脚SMC1，第一RS485扩展接口连接MPC8280芯片的引脚TDMb，第二RS485扩展接口连接MPC8280芯片的引脚TDMc。
具体实施方式七：下面结合图3说明本实施方式，本实施方式为对实施方式三、四、五或六的进一步说明，所述MPC8280芯片的MII接口程序与MII接口逻辑区1-16之间的数据传输线包括数据线、发送控制信号线、接收控制信号线和时钟信号线。
具体实施方式八：下面结合图1至图8说明本实施方式，本实施方式为对实施方式三、四、五、六或七的进一步说明，MPC8280芯片的UP接口程序与UP接口逻辑区1-15之间的数据传输线包括数据线、地址线、写信号线、片选信号线和读信号线。
POWER PC子板2采用MPC8280作为主处理器，MPC8280外部总线工作频率最高可达100MHz，核心频率最大为400MHz，CPM的最大工作频率为300MHz。POWER PC子板2的子系统主要有：256Mbytes的60x BUS的SDRAM、128Mbytes的FLASH、bootflash、CPLD、RS232接口、100M以太网接口。其逻辑框图如图3所示。
本实施方式中硬件平台涉及到的FPGA内部对于数据处理、Power PC内部对于数据处理及相互之间的数据流向说明如图2所示。
FPGA为光纤通道硬件平台的主要控制器件，实现对光纤通道协议处理中相关数据的组织，其主要功能如下所述：
一、对于高速信号的编解码功能，需要发送的数据通过编码功能，将并行数据转换为串行数据，然后以串行的方式发出，经过SFP光模块后，转换为光信号传送出去；接收数据为相反的过程，将高速的光信号转换为高速电信号，然后通过解码功能，转换为并行数据处理；
二、FPGA逻辑核心部分为数据组织与管理区1-11，用于实现PCI总线接口功能、与DDR2存储器控制器接口功能、与Power PC间的UP接口和MII接口功能，分别叙述如下：当有数据需要传输至控制计算机时，通过PCI总线接口进行通信；当有数据需要传输至DDR2存储器时，首先需要由数据组织与管理区1-11将数据传输至DDR2存储器控制器，然与再与DDR2存储器交涉，与Power PC的通信也是类似的；
三、DDR2存储器控制区1-14与DDR2存储器1-2间的信号包括地址与控制信号线ADDR/CTRL、数据线DQ和数据选通线DQS；
四、FPGA子板1与POWER PC子板2间通信接口包UP接口与MII接口，其中UP接口涉及的信号包括：数据线DATA、地址线ADDR、写信号WR、片选信号CS和读信号RD；MII接口涉及的信号包括：数据线DATA、发送控制信号TXCTR、接收控制信号RXCTR和时钟信号CLK。
MPC8280上电复位：
MPC8280的上电复位信号有效时，会引起包括硬复位和软复位等一系列复位操作，在这些复位过程中初始化MPC8280的状态。MPC8280的PORESET#处理如下：
一、使用TI公司专用的电压检测芯片TPS3110K33DBVR，通过检测电压产生复位信号。当输入电压低于2.94V时，它将产生一个约为130毫秒的复位信号，将该复位信号接到CPU。
二、当按下复位键时，通过TPS3110K33DBVR来产生一个有效的复位信号。它属于手动复位，产生的效果同检测电压产生的复位效果相同。
MPC8280支持主模式和从模式两种复位配置模式，主从配置模式在上电复位信号PORESET＃的上升沿时，由RSTCONF＃信号的状态决定。在光纤通道接口板上，RSTCONF＃通过跳线既可接低电平也可接高电平。RSTCONF＃接高电平时，MPC8280以默认的配置字工作，方便使用仿真器对MPC8280进行调试；正常工作时，需要将RSTCONF＃接低电平，MPC8280工作在主模式。
上电复位配置时，MPC8280将读取MODCK[1：3]和MODCKH[0：3]，来配置不同的时钟工作模式。MODCK由上下接电阻决定高低电平，而MODCKH根据不同需要，可以从FLASH MEMORY读取。MODCK[1：3]和MODCKH[0：3]在上电复位过程中保持不变，直到复位结束。配置完成后MPC8280的工作频率不受硬件复位和软件复位的影响。
60x总线扩展SDRAM存储器：
在Power PC子板上，60x总线上连接256Mbyte的SDRAM作为主存储器,它占用的地址空间为0X00000000~0X0FFFFFFF。SDRAM的数据线直接和60x总线的数据线相连，地址和数据总线未经驱动。
主存储器SDRAM选用MICRON公司TSOP54封装的MT48LC32M16-A2芯片，单片MT48LC32M16-A2容量为64M字节，16比特数据接口，所以选用4片相同的SDRAM，这样系统主存储器的容量为256M字节，并且可以使得SDRAM接口数据总线宽度达到64位，即60x总线的位宽，硬件连接如图6所示。
FPGA子板支持32位的PCI总线接口，同时具有1个通道的64位数据总线的DDR2接口，2个通道的光接口以及同步和触发接口，本设计中选择用ALTERA公司的Stratix IIGX系列型号为EP2SGX90E的FPGA，其引脚数量为1152。为实现FPGA的灵活配置，本设计中FPGA的采用两种配置方案：JTAG配置方案与AS配置方案。JTAG配置的连接关系如图4所示。
AS模式的配置方案中配置器件选用EPCS64，其连接关系如图5所示。
FPGA子板可以通过时间同步与时钟同步接口获得外界相应的时间、时钟信息，同时也可以作为主设备，发送同步时间信息与时钟。本实施方式中时间的获取与发送有三种方式：第一种方式表述如下，从模式的工作方式为通过IRIG-B码输入通道获取同步时间信息，同时FPGA可作为主设备产生IRIG-B同步时间信息输出；第二种方式表述如下，从模式的工作方式为通过SYNC_CLK_IN和SYNC_NRZ_IN输入获取同步时间信息，同时FPGA可作为主设备产生同步时间信息通过SYNC_CLK_OUT和SUNC_NRZ_OUT输出；第三种方式表述如下，从模式的工作方式为通过板边连接器SYNC_CLK_MATE和SYNC_NRZ_MATE获取同步时间信息，同时FPGA可作为主设备从此接口将同步时间信息输出。单板的触发用于在多板卡系统中实现板卡间的协同工作。其逻辑关系如图7所示。
图8为本发明装置的外观尺寸图。
具体实施方式九：下面结合图9说明本实施方式，本实施方式为基于实施方式一所述支持光纤通道协议的数据传输装置的数据传输方法，它包括发送数据的方法，该发送数据的方法包括以下步骤：
步骤一：数据传输装置进行初始化，完成基于光纤通道协议的速率与发送配置；
步骤二：控制计算机3通过PCI总线将欲发送数据写至FPGA子板1并存储在DDR2存储器1-2；
步骤三：POWER PC子板2读取DDR2存储器1-2内存储的欲发送数据并进行处理；
步骤四：POWER PC子板2将步骤三中处理完成后的欲发送数据发送至FPGA子板1，FPGA子板1将所述数据通过第一SFP光模块1-3和第二SFP光模块1-4发送出去。
具体实施方式十：下面结合图10说明本实施方式，本实施方式为对实施方式九的进一步说明，本实施方式还包括接收数据的方法，该接收数据的方法包括以下步骤：
步骤五：数据传输装置进行初始化，完成基于光纤通道协议的速率与发送配置；
步骤六：FPGA子板1通过第一SFP光模块1-3和第二SFP光模块1-4接收高速串行数据，并存储至DDR2存储器1-2；
步骤七：POWER PC子板2从DDR2存储器1-2中读取接收到的串行数据，并进行处理；
步骤八：POWER PC子板2将处理完成后的接收数据发送给FPGA子板1，该FPGA子板1将接收到的数据通过PCI总线传输至控制计算机3。
Claims (9)
1.一种支持光纤通道协议的数据传输装置，它包括FPGA子板(1)、POWER PC子板(2)和控制计算机(3)，FPGA子板(1)包括FPGA中央处理器(1-1)、DDR2存储器(1-2)、第一SFP光模块(1-3)和第二SFP光模块(1-4)；POWER PC子板(2)包括PC主处理器(2-1)、SDRAM存储器(2-2)、复杂可编程逻辑器CPLD(2-3)、FLASH芯片(2-4)、BOOTROM存储器(2-5)、以太网接口(2-6)和异步串行通讯口UART(2-7)，
FPGA中央处理器(1-1)的存储控制信号输入输出端连接DDR2存储器(1-2)的存储控制信号输出输入端，FPGA中央处理器(1-1)的第一传输数据输入输出端连接第一SFP光模块(1-3)的数据输出输入端，FPGA中央处理器(1-1)的第二传输数据输入输出端连接第二SFP光模块(1-4)的数据输出输入端，FPGA中央处理器(1-1)通过PCI总线接口与控制计算机(3)连接，FPGA中央处理器(1-1)的UP接口连接PC主处理器(2-1)的UP接口，FPGA中央处理器(1-1)的MII接口连接PC主处理器(2-1)的MII接口，
PC主处理器(2-1)的数据存储信号输出输入端连接SDRAM存储器(2-2)的数据存储信号输入输出端，PC主处理器(2-1)的逻辑信号输出输入端连接复杂可编程逻辑器CPLD(2-3)的逻辑信号输入输出端，PC主处理器(2-1)的FLASH信号输出输入端连接FLASH芯片(2-4)的FLASH信号输入输出端，PC主处理器(2-1)的BOOT信号输出输入端连接BOOTROM存储器(2-5)的BOOT信号输入输出端，PC主处理器(2-1)上设置有以太网接口(2-6)和异步串行通讯口UART(2-7)；其特征在于：
所述FPGA中央处理器(1-1)包括数据组织与管理区(1-11)、第一编解码区(1-12)、第二编解码区(1-13)、DDR2存储器控制区(1-14)、UP接口逻辑区(1-15)、MII接口逻辑区(1-16)和时钟区(1-17)，
FPGA中央处理器(1-1)的数据组织与管理区(1-11)通过PCI总线接口与控制计算机(3)连接，数据组织与管理区(1-11)的第一编解码信号输入输出端连接第一编解码区(1-12)的编码解码信号输出输入端，第一编解码区(1-12)的传输数据输入输出端为FPGA中央处理器(1-1)的第一传输数据输入输出端，数据组织与管理区(1-11)的第二编解码信号输入输出端连接第二编解码区(1-13)的编码解码信号输出输入端，第二编解码区(1-13)的传输数据输入输出端为FPGA中央处理器(1-1)的第二传输数据输入输出端，
数据组织与管理区(1-11)的UP接口信号输出输入端连接UP接口逻辑区(1-15)的UP接口信号输入输出端，UP接口逻辑区(1-15)的UP接口信号输出输入端为FPGA中央处理器(1-1)的UP接口，
数据组织与管理区(1-11)的MII接口信号输出输入端连接MII接口逻辑区(1-16)的MII接口信号输入输出端，MII接口逻辑区(1-16)的MII接口信号输出输入端为FPGA中央处理器(1-1)的MII接口，
数据组织与管理区(1-11)的存储控制信号输入输出端连接DDR2存储器控制区(1-14)的存储控制信号输出输入端，DDR2存储器控制区(1-14)的存储控制信号输入输出端为FPGA中央处理器(1-1)的存储控制信号输入输出端，
数据组织与管理区(1-11)的时钟信号输出输入端连接时钟区(1-17)的时钟信号输入输出端。
2.根据权利要求1所述的支持光纤通道协议的数据传输装置，其特征在于：所述PC主处理器(2-1)采用MPC8280芯片实现，
MPC8280芯片与二级60x总线连接，二级60x总线上挂接有复杂可编程逻辑器CPLD(2-3)、FLASH芯片(2-4)和BOOTROM存储器(2-5)，
MPC8280芯片与一级60x总线连接，一级60x总线上挂接SDRAM存储器(2-2)，
二级60x总线连接总线驱动区，总线驱动区连接一级60x总线，
MPC8280芯片的UP接口程序在二级60x总线上实现，MPC8280芯片的UP接口程序连接UP接口逻辑区(1-15)；
MPC8280芯片的MII接口程序通过其引脚FCC2实现，MPC8280芯片的MII接口程序连接MII接口逻辑区(1-16)；
MPC8280芯片的引脚SMC2连接异步串行通讯口UART(2-7)，
MPC8280芯片的引脚FCC3连接以太网接口(2-6)。
3.根据权利要求2所述的支持光纤通道协议的数据传输装置，其特征在于：所述以太网接口(2-6)由RJ45以太网接口和RJ45型网卡接口组成，以太网接口(2-6)连接MPC8280芯片的引脚FCC3，以太网接口(2-6)连接RJ45型网卡接口。
4.根据权利要求2所述的支持光纤通道协议的数据传输装置，其特征在于：所述异步串行通讯口UART(2-7)由串口RS232和RJ11接口组成，串口RS232连接MPC8280芯片的引脚SMC2，串口RS232连接RJ11接口。
5.根据权利要求4所述的支持光纤通道协议的数据传输装置，其特征在于：
所述POWER PC子板还包括RS422扩展接口、第一RS485扩展接口和第二RS485扩展接口，
RS422扩展接口连接MPC8280芯片的引脚SMC1，第一RS485扩展接口连接MPC8280芯片的引脚TDMb，第二RS485扩展接口连接MPC8280芯片的引脚TDMc。
6.根据权利要求2所述的支持光纤通道协议的数据传输装置，其特征在于：所述MPC8280芯片的MII接口程序与MII接口逻辑区(1-16)之间的数据传输线包括数据线、发送控制信号线、接收控制信号线和时钟信号线。
7.根据权利要求2所述的支持光纤通道协议的数据传输装置，其特征在于：MPC8280芯片的UP接口程序与UP接口逻辑区(1-15)之间的数据传输线包括数据线、地址线、写信号线、片选信号线和读信号线。
8.一种基于权利要求1所述支持光纤通道协议的数据传输装置的数据传输方法，其特征在于：它包括发送数据的方法，该发送数据的方法包括以下步骤：
步骤一：数据传输装置进行初始化，完成基于光纤通道协议的速率与发送配置；
步骤二：控制计算机(3)通过PCI总线将欲发送数据写至FPGA子板(1)并存储在DDR2存储器(1-2)；
步骤三：POWER PC子板(2)读取DDR2存储器(1-2)内存储的欲发送数据并进行处理；
步骤四：POWER PC子板(2)将步骤三中处理完成后的欲发送数据发送至FPGA子板(1)，FPGA子板(1)将所述数据通过第一SFP光模块(1-3)和第二SFP光模块(1-4)发送出去。
9.根据权利要求8所述的支持光纤通道协议的数据传输方法，其特征在于：它还包括接收数据的方法，该接收数据的方法包括以下步骤：
步骤五：数据传输装置进行初始化，完成基于光纤通道协议的速率与发送配置；
步骤六：FPGA子板(1)通过第一SFP光模块(1-3)和第二SFP光模块(1-4)接收高速串行数据，并存储至DDR2存储器(1-2)；
步骤七：POWER PC子板(2)从DDR2存储器(1-2)中读取接收到的串行数据，并进行处理；
步骤八：POWER PC子板(2)将处理完成后的接收数据发送给FPGA子板(1)，该FPGA子板(1)将接收到的数据通过PCI总线传输至控制计算机(3)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210302672.9A CN102833002B (zh) | 2012-08-23 | 2012-08-23 | 支持光纤通道协议的数据传输装置及传输方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210302672.9A CN102833002B (zh) | 2012-08-23 | 2012-08-23 | 支持光纤通道协议的数据传输装置及传输方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102833002A CN102833002A (zh) | 2012-12-19 |
| CN102833002B true CN102833002B (zh) | 2014-12-10 |
Family
ID=47335989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210302672.9A Active CN102833002B (zh) | 2012-08-23 | 2012-08-23 | 支持光纤通道协议的数据传输装置及传输方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102833002B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103065458A (zh) * | 2012-12-26 | 2013-04-24 | 青岛乾程电子科技有限公司 | 一种智能终端接收故障指示器光纤信号的解码方法 |
| CN103427907A (zh) * | 2013-08-20 | 2013-12-04 | 成都成电光信科技有限责任公司 | 高性能光纤通道数据接口卡 |
| CN103427911A (zh) * | 2013-08-29 | 2013-12-04 | 成都成电光信科技有限责任公司 | 二次降压供电的光纤数据卡 |
| CN103428004A (zh) * | 2013-08-29 | 2013-12-04 | 成都成电光信科技有限责任公司 | 高性能光纤板卡供电装置 |
| CN103414521A (zh) * | 2013-08-29 | 2013-11-27 | 成都成电光信科技有限责任公司 | 基于pci-express接口供电的光纤数据卡 |
| CN103533310B (zh) * | 2013-10-17 | 2017-03-29 | 杭州中威电子股份有限公司 | 基于光纤网络的高清数字视频监控装置及监控方法 |
| CN103812695A (zh) * | 2014-01-26 | 2014-05-21 | 青岛海信宽带多媒体技术有限公司 | 小型光网络单元sfp onu的软件调试方法和装置 |
| CN104158636B (zh) * | 2014-08-12 | 2017-12-22 | 烽火通信科技股份有限公司 | 一种基于fpga的多路fc业务远距离传输方法 |
| CN104657297B (zh) * | 2015-02-03 | 2018-02-09 | 杭州士兰控股有限公司 | 计算设备扩展系统及扩展方法 |
| CN105024756A (zh) * | 2015-07-09 | 2015-11-04 | 哈尔滨工业大学 | 基于IEEE1394b数据的光传输系统 |
| CN105068961B (zh) * | 2015-09-11 | 2018-04-27 | 上海斐讯数据通信技术有限公司 | 一种以太网接口管理电路 |
| CN106815157A (zh) * | 2016-12-20 | 2017-06-09 | 北京旋极信息技术股份有限公司 | 一种数据采集模块及数据采集系统 |
| CN106612141B (zh) * | 2016-12-20 | 2019-04-12 | 北京旋极信息技术股份有限公司 | 一种光纤通道协议通用仿真测试卡及其数据交互方法 |
| CN106817249B (zh) * | 2016-12-20 | 2020-04-28 | 北京旋极信息技术股份有限公司 | Fc-ae-1553仿真通信演示系统及数据发送方法 |
| CN114996193B (zh) * | 2021-06-28 | 2024-05-03 | 河南科家创新科技集团有限公司 | 一种计算机督导及前端处理器系统 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201251783Y (zh) * | 2008-09-08 | 2009-06-03 | 徐欣 | 基于pci-e的光纤传输卡 |
| CN101677280A (zh) * | 2008-09-17 | 2010-03-24 | 中国科学院自动化研究所 | 一种光纤现场总线通讯系统 |
| CN101742358A (zh) * | 2009-12-22 | 2010-06-16 | 重庆重邮东电通信技术有限公司 | 网络电视质量的测试方法及装置 |
| CN201813391U (zh) * | 2009-11-20 | 2011-04-27 | 北京五岳鑫信息技术股份有限公司 | 信令语音采集网关 |
| CN102377642A (zh) * | 2010-08-10 | 2012-03-14 | 西安飞讯光电有限公司 | 一种塑料光纤接入层以太网交换机 |
| CN202261361U (zh) * | 2011-09-20 | 2012-05-30 | 湖南鼎新沃克信息技术有限公司 | 一种用于三网融合的交换机 |
-
2012
- 2012-08-23 CN CN201210302672.9A patent/CN102833002B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201251783Y (zh) * | 2008-09-08 | 2009-06-03 | 徐欣 | 基于pci-e的光纤传输卡 |
| CN101677280A (zh) * | 2008-09-17 | 2010-03-24 | 中国科学院自动化研究所 | 一种光纤现场总线通讯系统 |
| CN201813391U (zh) * | 2009-11-20 | 2011-04-27 | 北京五岳鑫信息技术股份有限公司 | 信令语音采集网关 |
| CN101742358A (zh) * | 2009-12-22 | 2010-06-16 | 重庆重邮东电通信技术有限公司 | 网络电视质量的测试方法及装置 |
| CN102377642A (zh) * | 2010-08-10 | 2012-03-14 | 西安飞讯光电有限公司 | 一种塑料光纤接入层以太网交换机 |
| CN202261361U (zh) * | 2011-09-20 | 2012-05-30 | 湖南鼎新沃克信息技术有限公司 | 一种用于三网融合的交换机 |
Non-Patent Citations (3)
| Title |
|---|
| 徐轲，闫娟娟，郑铮.基于光纤通道的IEEE1394光信号传输系统设计.《电子设计工程》.2011,第19卷(第5期), * |
| 杨金龙，谢军.光纤通道交换机接口的设计与实现.《光通信技术》.2010, * |
| 郭志君，周东.基于PowerPC的光纤通道接口卡设计.《技术纵横》.2010, * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102833002A (zh) | 2012-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102833002B (zh) | 支持光纤通道协议的数据传输装置及传输方法 | |
| CN103034603B (zh) | 多通道闪存卡控制装置及其控制方法 | |
| CN108228513B (zh) | 一种基于fpga架构的智能串口通讯装置 | |
| CN106095334B (zh) | 一种基于fpga的高速数据采集存储系统 | |
| CN101866328B (zh) | 一种自动访问的串行总线读写控制方法 | |
| CN101599004B (zh) | 基于fpga的sata控制器 | |
| CN104021107A (zh) | 一种支持NVMe PCIE SSD系统设计方法 | |
| CN104731746A (zh) | 设备控制器装置 | |
| CN104834620A (zh) | 串行外设接口spi总线电路、实现方法以及电子设备 | |
| CN107943733A (zh) | 一种单板间并行总线的互联方法 | |
| CN203643598U (zh) | 雷达数据记录设备 | |
| CN117478227B (zh) | 一种高速光通信连接器和服务器 | |
| CN109561032B (zh) | 一种交换机模块及包括其的交换机 | |
| CN109975764A (zh) | 一种通用雷达一体化集成化高速光纤传输及控制接口板及其应用 | |
| CN105573947A (zh) | 一种基于apb总线的sd/mmc卡控制方法 | |
| CN209447184U (zh) | 一种轨道交通国密读写器 | |
| CN110058706A (zh) | 一种适应于长距离传输的ps2控制器及实现方法 | |
| CN104615566A (zh) | 一种核磁共振测井仪的监测数据转换装置和方法 | |
| CN109240957A (zh) | 一种m.2硬盘接口转usb接口电路及转换方法 | |
| CN109710186A (zh) | 一种基于eMMC阵列的高速数据存储与传输系统 | |
| CN108111380A (zh) | 基于a5平台的n路can通信装置、实现方法及充电设备 | |
| CN100349153C (zh) | 一种实现输出控制的方法及由主板控制接口卡的装置 | |
| CN201556201U (zh) | 可配置串行通信装置 | |
| CN204706031U (zh) | 串行外设接口spi总线电路以及电子设备 | |
| CN210983388U (zh) | 一种可一路转多路pci-e和pci总线接口的板卡 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20121219 Assignee: Harbin Nuo Xin Science and Technology Ltd. Assignor: Harbin Institute of Technology Contract record no.: 2015230000114 Denomination of invention: Data transmission device and method supporting fibre channel protocol Granted publication date: 20141210 License type: Exclusive License Record date: 20150910 |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model |