CN102832193A - 具有缠绕的导体的集成电路电感器 - Google Patents
具有缠绕的导体的集成电路电感器 Download PDFInfo
- Publication number
- CN102832193A CN102832193A CN2012102063627A CN201210206362A CN102832193A CN 102832193 A CN102832193 A CN 102832193A CN 2012102063627 A CN2012102063627 A CN 2012102063627A CN 201210206362 A CN201210206362 A CN 201210206362A CN 102832193 A CN102832193 A CN 102832193A
- Authority
- CN
- China
- Prior art keywords
- transmission line
- inductor
- circuit
- conducting path
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 title abstract description 48
- 229910052751 metal Inorganic materials 0.000 claims abstract description 96
- 239000002184 metal Substances 0.000 claims abstract description 96
- 230000005540 biological transmission Effects 0.000 claims description 126
- 238000004804 winding Methods 0.000 claims description 52
- 230000011218 segmentation Effects 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 14
- 238000003780 insertion Methods 0.000 claims description 5
- 230000037431 insertion Effects 0.000 claims description 5
- 230000000694 effects Effects 0.000 description 17
- 239000007787 solid Substances 0.000 description 17
- 230000002500 effect on skin Effects 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0046—Printed inductances with a conductive path having a bridge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本公开的实施例涉及具有缠绕的导体的集成电路电感器。电感器可以通过包括缠绕的传导线路的传导路径形成。在传导路径中可以有两个、三个或多于三个的缠绕的传导线路。可以通过集成电路的电介质堆叠中的传导结构形成传导线路。电介质堆叠可以包括包含传导迹线的金属层，并且可以包括包含用于互连迹线的过孔的过孔层。缠绕的传导线路可以通过金属和过孔层中的传导结构形成。在交叉区域中，传导线路可以彼此跨越但不彼此电连接。过孔可以用于将多个迹线层耦合于一起以减少线路阻抗。
Description
相关申请的交叉引用
本申请要求2011年6月16日提交的美国专利申请号13/161893的优先权权益，在此通过参考将其整体并入。
技术领域
本公开涉及集成电路，并且更具体而言，涉及集成电路电感器。
背景技术
经常需要在集成电路上形成电感器。电感器例如可以用于形成振荡器、滤波器和其他电路。
在相对低的频率时，可以通过固体金属迹线形成集成电路电感器。固体金属迹线可以布置为直线或是布置成螺旋电感器形状。虽然在一些情形中性能可能是令人满意的，但是在高频时的操作因趋肤效应(skin effect)和邻近效应(proximity effect)而提出挑战。这些挑战可以使得难于或者无法通过固体金属迹线形成令人满意地实施的电感器。还因缩减器件几何图形的持续需求而提出挑战。随着半导体处理技术进展，半导体制造设计规则所允许的最大线宽趋向于减小，这趋向于增加器件上金属线的最小阻抗。这可能不利地影响集成电路电感器性能。
发明内容
电感器可以通过包括缠绕传导线的传导路径来形成。传导线路可以在电介质堆叠中形成。电介质堆叠可以通过集成电路上交替的金属层和过孔层来形成。过孔层包括对来自相邻金属层的经图案化的线路进行互连的过孔。传导线路可以通过经图案化的金属层线路和过孔来形成。
缠绕的传导线路可以沿传导路径的长度彼此平行地行进。在交叉区域中，缠绕的传导线路可以彼此交叉，而彼此之间没有电连接。
电介质堆叠的过孔层中的过孔可以用于将缠绕的传导线路中的迹线连接至其他金属层中的平行迹线，从而减少线路阻抗。过孔还可以用于将一个金属层中的迹线连接至另一层中的交叉分段。
传导路径可以具有按在一对电感器端子之间的直线延伸的线性形状，或者可以具有回路形状。
根据所附附图和下面对一些优选实施例的具体描述，本发明的进一步特征、其本质和各种优势将更为明显。
附图说明
图1是根据本发明的一个实施例的电感器的电路图。
图2是由集成电路上的固体金属条带形成的常规线性电感器的俯视图。
图3是由集成电路上的固体金属条带形成的常规螺旋电感器的俯视图。
图4是具有影响其阻抗的截面面积的导体条带的立体图。
图5是导体的截面图，其中当以高频操作时，趋肤效应对导体的有效阻抗有影响。
图6是由一对平行导体形成的传导路径的截面侧视图，其中趋肤效应和邻近效应对传导路径的阻抗有影响。
图7是由三个平行导体形成的传导路径的截面侧视图，其中趋肤效应和邻近效应对传导路径的阻抗有影响。
图8是根据本发明的一个实施例的、已通过一对平行缠绕的导体形成的传导路径的俯视图，该对导体重复地彼此交叉并且可以用于形成电感器。
图9是根据本发明的一个实施例的已通过三个平行缠绕的导体集合形成的传导路径，该导体集合重复地彼此交叉并且可以用于形成电感器。
图10是根据本发明的一个实施例的具有缠绕导体的传导路径的立体图，该缠绕的导体由在集成电路上的多个电介质堆叠层中的传导迹线形成。
图11是根据本发明的一个实施例的具有一对缠绕导体的传导路径的立体图，该对导体由多个电介质堆叠层中的平行迹线形成，使用插入的过孔将该平行迹线短接于一起。
图12是根据本发明的一个实施例的如下类型的电介质堆叠的截面侧视图，该类型的电介质堆叠可以包含图案化的金属迹线，该金属迹线用于形成具有多个缠绕的导体的传导电感器路径。
图13是根据本发明的一个实施例的曲线图，其中绘制了根据使用不同类型的传导路径形成的导体的操作频率的阻抗。
图14是根据本发明的一个实施例的曲线图，其中绘制了根据不同类型传导路径的操作频率的电感器品质因数。
图15是根据本发明一个实施例的示例性线性电感器的俯视图，该电感器通过具有缠绕导体的传导路径形成。
图16是根据本发明的一个实施例的示例性回路形状电感器的俯视图，该电感器通过具有缠绕导体的传导路径形成。
具体实施方式
通常在集成电路上提供电感器以用于在集成电路上形成滤波器、振荡器和其他电路。如图1所示，集成电路可以具有第一端子A和第二端子B。在一种电路中，端子A和端子B可以连接至晶体管、电阻器、电容器和其他电路。
通常通过固体金属条带(即，集成电路中的电介质堆叠中的固体金属迹线)形成电感器。图2是通过直线固体金属条带(例如固体金属迹线)形成的常规线性电感器的俯视图。图3是通过螺旋图案的固体金属条带形成的常规线性电感器的俯视图。
电感器的质量可以由其Q(品质)因数量化。电感器的Q因数与电感器的电感L对电感器的(在端子A和端子B之间测量的)阻抗R的比率成比例。因此期望最小化阻抗R以最大化Q。
用于降低电感器的阻抗的一种方式涉及增加用于形成电感器的金属迹线的宽度。如图4所示，金属迹线14可以通过宽度W、高度H和长度L表征。在操作期间，电流I沿迹线14的纵向尺度L流动。迹线14的截面面积A(等于高度H乘以宽度W)与迹线14的阻抗R成反比。对于给定的半导体制造工艺和迹线厚度(即给定高度H)以及对于给定迹线长度L，阻抗R与宽度W的值成反比。W值越大则将导致R的值对应减小。
然而，一般对金属迹线宽度W可以增加的程度存在实际限制。这是因为商用上实际的半导体制造工艺具有限制迹线宽度的设计规则。
影响阻抗R的另一因素是趋肤效应。在高频时，信号仅在传导迹线的最外表面中传播，如图5中的导体14的截面图中的表面区域16所示。由于在传导电流中涉及较小的截面面积，因此导体14的阻抗增加。
导体14中的信号在其中传播的表面层的深度(即导体14的趋肤深度)取决于信号的频率。在低频时，趋肤效应可忽略，趋肤深度相比于导体14的尺度较大，并且电流均匀流过导体14的主体。在高频时(例如，在约3GHz至50GHz或更高的频率时)，趋肤深度可以小于导体14的横向尺度，并且趋肤效应因此可以对阻抗具有显著影响。阻抗因高频时的趋肤效应而导致的增加可以不利地影响使用导体形成的电感器的Q值。
在克服设计规则对最大迹线宽度的限制以及最小化阻抗增加(往往因电感器高频操作时的趋肤效应而引起)的尝试中，常规电感器有时包括纵向沟槽。这些沟槽将迹线分开成多个平行迹线，每个迹线都比半导体制造设计规则指定的最大迹线宽度更窄。图6是诸如图5的导体14之类的导体的截面图，该导体已按此方式被分成两个等宽的迹线(14A和14B)。
如图6所示，即使当总宽度W(迹线14A的W/2加迹线14B的W/2)维持不变时，与迹线14A相比，可以有更多的表面面积可用于供电流16流过迹线14A和14B。这往往会降低阻抗R。然而，由于通过引入沟槽18将图5的导体14分成平行的导体14A和14B所引起的R的降低会受到电磁场邻近效应的限制。
邻近效应导致分开的迹线14A和14B起着受到趋肤效应的单个导体的作用。如图6所示，迹线14A的、不与迹线14B直接相邻的表面部分(即，迹线14A的上表面、左表面和下表面)能够比迹线14A的、与迹线14B的直接相邻的表面(即，迹线14A的的右表面，其仅载送低电流量L)载送更高的电流水平(H)。类似地，迹线14B的上表面、右表面和下表面可以载送高电流量H，而迹线14B的左表面仅可以载送低电流量L。由于电流L因邻近效应而小于电流H，因此并未完全实现通过使用沟槽18将导体14分成多个平行迹线导致的阻抗R的期望降低。
如图7所示，邻近效应可以类似地减少在具有多个沟槽18的布局(例如，当通过三个平行迹线14-1、14-2和14-3形成导体14时)中形成沟槽18的益处。
为了减小邻近效应的影响并且因此增强电感器在高操作频率时的性能，可以通过包括多个缠绕传导线路的传导路径形成电感器。传导路径可以包括一对缠绕的传导线路、三个缠绕传导线路、四个缠绕传导线路、或多于四个的缠绕传导线路。传导线路可以通过集成电路上的电介质堆叠中的迹线形成。可以使用来自该电介质堆叠的多个金属层的迹线。插入的过孔层中的过孔可以用于将相邻的金属层中的迹线互连。
图8是通过一对缠绕的平行传导线路24形成的示例性电感器传导路径20的俯视图。如图8所示，传导路径20(有时称为导体或传导线路)可以包括一对缠绕的传导线路24-1和24-2。传导线路24-1和24-2(有时称为导体或传导线路)可以通过集成电路上的电介质对叠层中的迹线来形成。例如，传导线路24可以包括在电介质堆叠的第N金属层中的迹线和堆叠的第N-1金属层中的迹线。堆叠的第N-1金属层中的迹线例如可以用于形成诸如分段24’之类的底通(pass-under)分段。过孔26可以用于互连第N层和第N-1层中的迹线。
通过使用该配置类型，传导线路24-1和24-2以螺旋的方式围绕彼此扭曲，并且重复地彼此交叉。在一对相应的电感器端子A和端子B之间的传导路径24中可以有任何适当数目的分段(例如，2个或更多个、3个或更多个、4个或更多个、5个或更多个、10个或更多个、20个或更多个、100个或更多个等等)。在图8的示例中，有3个分段(分段28、30和32)以及2个相关联的交叉区域34和36。在交叉区域34中，线路24-2使用分段24’以在线路24-1之下穿过。在交叉区域36中，线路24-1包含在线路24-2之下穿过的分段24’。该图案沿着传导路径24重复，从而线路24-1和线路24-2重复地在彼此交叉。
由于传导线路24-1和24-2的缠绕本质，因此降低了邻近效应的影响，并且降低了传导路径24的阻抗R。这在图8中以与传导线路的边缘相邻的标记“L”和“H”示出。在分段28中，线路24-1和24-2的外边缘标记为“H”以指示线路24-1和24-2的这些部分受邻近效应的最小影响并且能够载送最大量的电流(即，在线路的这些部分中的与趋肤效应相关联的深度相对大)。线路24-1和24-2的内边缘跨间隙22(例如，在电介质堆叠中的填充有诸如氧化硅之类的电介质的间隙)彼此相对。线路24-1和24-2的内边缘被标记为“L”以指示线路24-1和24-2的这些部分如何受到邻近效应的不利影响以及如何能够载送比线路的“H”部分更少的电流(即，与趋肤效应相关联的深度相对浅)。
在传导路径24的后继分段30中，“H”和“L”指派相反，这是因为存在交叉区域34。具体而言，线路24-2的在分段28中的内“L”边缘已变为线路24-2在分段30中的外“H”边缘。类似地，线路24-1的在分段28中的内“L”边缘已变为线路24-1的在分段30中的外“H”边缘。这种混杂过程在诸如分段32之类的后续分段中重复，并且降低了传导路径24中的邻近效应的影响。路径24中的迹线中的导体可以载送高频电流的量因此增加，并且阻抗R降低。
图9是三线路传导路径的俯视图。如图9所示，图9的传导路径24包括传导线路24-1、24-2和24-3。交叉分段24’可以用于允许线路24-1、24-2和24-3在彼此之上和之下交叉，而无短接。过孔26可以用于互连在电介质堆叠中的不同互联层的迹线分段。图9中的标记“H”和“L”显示了图9的三导体缠绕布局如何混杂迹线的受邻近效应的部分以及如何因此降低传导路径24的R。
图10是传导路径24的立体图，其显示了可以如何通过集成电路上的电介质堆叠中的不同金属层中的迹线形成传导线路24-1和24-2。(通常介于电介质堆叠中的金属层之间的电介质并未在图10中示出)。如图10所示，可以通过电介质堆叠的上层(例如第N金属层)中的金属迹线形成线路24-1。还可以通过电介质堆叠的上层金属层中的金属迹线形成线路24-2。为了允许线路24-1和24-2彼此交叉而不变成彼此电短接，线路24-2可以包括在交叉区域34中的分段24’。分段24’可以在电介质堆叠中的低金属层(例如堆叠中的第N-1金属层)中形成。可以使用过孔26将分段24’连接至线路24-2的上层迹线。这种类型的交叉布局可以在诸如图9的路径24之类的、包括三个或更多个缠绕传导线路的传导路径中使用。图10的具有两个缠绕的传导线路的示例仅仅是说明性的。
如果期望，则可以平行地连接来自电介质堆叠中的不同金属层的金属迹线以降低线路阻抗。在图11中示出了在传导路径24具有两个传导线路24-1和24-2的配置中的这种类型的布局的一个示例。如图11所示，传导线路24-1包括上迹线24-1T和下迹线24-1B。沿线路24-1的长度由一系列过孔26平行地连接迹线24-1T和24-1B。由上金属迹线24-2T和下金属迹线24-2B类似地形成线路24-2，使用过孔将上金属迹线24-2T和下金属迹线24-2B短接在一起。
通过使用过孔26将来自多个金属层的金属迹线平行地连接，可以减小每个传导线路的阻抗并可以减小传导路径图24的总体阻抗。在交叉区域34中，迹线可以配置成形成交叉路径。例如，迹线24-1B可以具有迹线24-2B可以穿过的间隙，而迹线24-2T可以具有迹线24-1T可以穿过的间隙。该间隙允许传导线路24-1和24-2彼此跨越而在交叉区域中没有电连接。虽然图11的示例中示出了使用双线路配置，但是如果期望，则诸如图9的路径24之类的具有3个或更多个缠绕导体的传导路径24也可以设置有通过将来自多个金属层的迹线平行地短接在一起而形成的传导线路。
图12是集成电路上的电介质堆叠的截面侧视图。图12的金属层和过孔层可以用于形成诸如路径24之类的具有2个、3个或多于3个的缠绕的传导线路的传导路径。
如图12所示，集成电路110可以包括电路46。可以在集成电路衬底44内形成电路46。电路46例如可以包括金属氧化物半导体晶体管和其他电路元件。可以通过诸如硅之类的半导体形成衬底44(例如，衬底44可以是硅晶片的一部分)。
可以在衬底44的表面上形成电介质堆叠42。电介质堆叠可以包括诸如金属层M(N)、M(N-1)、M(N-2)等等之类的层，以及插入的过孔层V(N)、V(N-1)、V(N-2)等等。堆叠42的最上层(焊盘，PAD)有时可以用于形成输入输出焊盘并且有时可以因此称为电介质堆叠42的焊盘层。
通常主要由诸如二氧化硅或其它电介质52之类的绝缘体形成电介质堆叠42的每一层。金属层M可以包含诸如金属线路50之类的由电介质52的区域彼此分开的、经图案化的金属结构。过孔层V可以包含由电介质52的区域传导过孔40。焊盘层PAD可以包括诸如结构48之类的传导结构(例如输入输出焊盘的一部分、传导线路的一部分等等)。可以通过诸如铜之类的金属形成金属线路50(其可以用作传导路径24中的线路24-1、24-2和24-3)。可以通过诸如铝之类的金属形成焊盘层PAD中的结构。可以通过钨或其他金属形成过孔40(其可以用作传导路径24中的过孔26)。如果期望，则其他金属和传导材料也可以用于形成金属结构50、过孔40和焊盘层结构48。
如示例性结构54所示，可以使用插入的过孔40层将多个金属层结构50和焊盘结构48彼此电连接。如示例性结构56所示，如果期望，则可以省略焊盘层结构48。如圆点58所示，在诸如结构54和56之类的结构中可以具有任何适当数目的金属层M。
堆叠42层可以用于形成在集成电路110上的电感器的传导路径24。例如，可以通过金属层M(N)、M(N-1)等等中的金属迹线50形成传导路径24。具体而言，可以通过层M(N)中的金属线路50形成迹线24-1T和24-2T，并且可以通过层M(N-1)中的金属线路形成迹线24-1B和24-2B，并且可以由过孔40将这些迹线互连(即，图12的电介质堆叠42的过孔40可以用作传导路径24中的过孔40)。如果期望，则可以将来自诸如层M(N-2)之类的附加金属层的迹线与其它迹线平行连接以进一步减小阻抗。
图13是仿真结果的曲线，其中针对传导路径的三种不同配置绘制了电感器的传导路径的、根据操作信号频率f的阻抗R。在f1和f2之间的频率范围(例如约3GHz至50GHz)内绘制了阻抗R。线路204对应于没有沟槽的固体(矩形)传导路径的性能。线路206对应于具有纵向沟槽以帮助抵御趋肤效应的传导路径的性能。如图13的曲线所示，在传导路径中包括沟槽可以通过减轻趋肤效应在高操作频率时的一些影响而帮助降低关于固体传导路径的阻抗R。线路200对应于具有缠绕的导体(例如三个缠绕的传导线路)的传导路径。传导路径中对应于线路200的传导线路的缠绕本质帮助减小邻近效应并且因此比固体(线路204)配置和具有沟槽(线路202)的配置这两者更多地减小阻抗R。
图14是仿真结果的曲线，其中绘制了根据通过与图13相关联的3个传导路径形成的电感器的频率的电感器品质因数Q。曲线206是固体迹线的品质因数Q的绘图。曲线208是具有纵向沟槽的传导路径的品质因数Q的绘图。曲线210是具有缠绕的传导线路的传导路径的品质因数Q的绘图。如图14的曲线所示，通过固体导体(线路206)形成的电感器的Q的幅度最低。通过具有沟槽的导体形成的电感器(线路208)具有比固体导体电感器更好的Q值。对应于通过缠绕的传导线路形成的电感器的线路210因邻近效应的减小而展现出比固体导体和具有沟槽的导体电感器更好的Q值。
通过具有缠绕的传导线路的传导路径24形成的电感器可以形成为任何适当形状。图15是示例性线性电感器的俯视图，其中传导路径24形成为介于电感器端子A和电感器端子B之间的直线。图16是示例性螺旋(回路形状)电感器的俯视图，其中传导路径24具有回路形状。图16的示例性电感器具有单个回路，但是如果期望，则可以使用具有多个回路的螺旋电感器形状。图15和图16的传导路径24中的缠绕的传导线路可以包括具有2个缠绕传导线路、3个缠绕传导线路、或多于3个缠绕传导线路的分段。电感器的一些部分还可以使用其他配置的传导路径(例如固体线路、具有沟槽的线路等等)。图16中示出类型的回路形状的传导路径可以具有矩形回路、环状回路、八角形回路或是具有弯曲和直线分段的其他组合的回路。
附加实施例
附加实施例1。一种电感器，包括：第一端子；第二端子；以及传导路径，耦合于第一端子与第二端子之间，其中该传导路径包括在集成电路上的多个缠绕的传导线路。
附加实施例2。根据附加实施例1的电感器，其中该缠绕的传导线路包括通过集成电路上的至少一个金属层形成的至少第一传导线路和通过集成电路上的该至少一个金属层形成的至少第二传导线路。
附加实施例3。根据附加实施例2的电感器，其中缠绕的传导线路包括通过集成电路上的至少一个金属层形成的至少第三传导线路。
附加实施例4。根据附加实施例1的电感器，其中缠绕的传导线路包括通过集成电路上的金属层形成的至少第一传导线路、至少第二传导线路和至少第三传导线路。
附加实施例5。根据附加实施例1的电感器，其中缠绕的传导线路包括彼此平行行进的第一部分，其中缠绕的传导线路包括彼此交叉的第二部分，以及其中缠绕的传导线路在第一端子与第二端子之间多次彼此交叉。
附加实施例6。根据附加实施例1的电感器，其中传导路径具有线性形状。
附加实施例7。根据附加实施例1的电感器，其中传导路径具有回路形状。
附加实施例8。根据附加实施例1的电感器，其中缠绕的传导线路包括多个分段和多个插入的交叉区域，在多个分段中传导线路彼此平行地延伸，并且在多个插入的交叉区域中缠绕的传导线路中的第一线路跨越缠绕的传导线路中的第二线路和第三线路。
附加实施例9。根据附加实施例8的电感器，其中缠绕的传导线路包括金属层结构和过孔。
附加实施例10。根据附加实施例1的电感器，其中集成电路包括通过交替的金属层和过孔层形成的电介质层，并且其中缠绕的传导线路包括在至少一个过孔层中形成的至少一些传导结构。
附加实施例11。根据附加实施例1的电感器，其中缠绕的传导线路包括多个交叉区域，在多个交叉区域中传导线路彼此交叉。
附加实施例12。一种电感器，包括：由缠绕的传导线路形成的传导路径，其中缠绕的传导线路包括在至少第一金属层和至少第二金属层中形成的至少第一线路以及在至少第一金属层和至少第二金属层中形成的至少第二线路，其中传导路径包括分段和交叉区域，在分段与第一线路和第二线路彼此平行地行进，并且在交叉区域中第一线路和第二线路彼此跨越但不彼此电连接。
附加实施例13。根据附加实施例12的电感器，还包括：在至少第一金属层和至少第二金属层中形成的至少第三线路，其中第一线路、第二线路和第三线路在分段中彼此平行地行进，并且其中第一线路、第二线路和第三线路在交叉区域中彼此跨越但不彼此电连接。
附加实施例14。根据附加实施例12的电感器，其中缠绕的传导线路包括在交叉区域中的传导交叉线路分段和过孔。
附加实施例15。根据附加实施例12的电感器，其中传导路径具有线性形状。
附加实施例16。一种电感器，包括：第一电感器端子；第二电感器端子；以及传导路径，在第一电感器端子与第二电感器端子之间延伸，其中传导路径包括至少第一缠绕的传导线路、至少第二缠绕的传导线路和至少第三缠绕的传导线路。
附加实施例17。根据附加实施例16的电感器，其中传导路径通过集成电路上的金属层和过孔层形成，其中第一缠绕的传导线路、第二缠绕的传导线路和第三缠绕的传导线路至少部分地通过金属层中的金属迹线形成，并且其中传导路径包括在第一电感器端子与第二电感器端子之间的多个交叉区域，在多个交叉区域中第一缠绕的传导线路、第二缠绕的传导线路和第三缠绕的传导线路彼此跨越但不彼此电连接。
附加实施例18。根据附加实施例17的电感器，其中至少第一传导线路通过电介质堆叠中的至少三个金属层中的金属迹线形成。
附加实施例19。根据附加实施例17的集成电路，其中传导路径在第一电感器端子与第二电感器端子之间具有线性形状。
附加实施例20。一种方法，包括：提供在集成电路上的第一电感器端子；提供在集成电路上的第二电感器端子；以及提供在集成电路上的传导路径，传导路径在第一电感器端子与第二电感器端子之间延伸，其中传导路径包括至少第一缠绕的传导线路、至少第二缠绕的传导线路和至少第三缠绕的传导线路。
附加实施例21。根据附加实施例20的方法，其中提供传导路径包括：通过集成电路上的金属层和过孔层形成传导路径，方法还包括：至少部分地通过金属层中的金属迹线形成第一缠绕的传导线路、第二缠绕的传导线路和第三缠绕的传导线路。
附加实施例22。根据附加实施例21的方法，其中提供传导路径包括：形成在第一电感器端子与第二电感器端子之间的传导路径中的多个交叉区域，在多个交叉区域中第一缠绕的传导线路、第二缠绕的传导线路和第三缠绕的传导线路彼此跨越但不彼此电连接。
附加实施例23。根据附加实施例21的方法，其中提供传导路径包括：至少部分地通过过孔层中的过孔形成传导路径。
前述内容仅用于说明本发明的原理，并且本领域技术人员在不偏离本发明的范围和精神的前提下可以做出各种修改。
Claims (23)
1.一种电感器，包括：
第一端子；
第二端子；以及
传导路径，耦合于所述第一端子与所述第二端子之间，其中所述传导路径包括在集成电路上的多个缠绕的传导线路。
2.根据权利要求1所述的电感器，其中所述缠绕的传导线路包括通过所述集成电路上的至少一个金属层形成的至少第一传导线路和通过所述集成电路上的所述至少一个金属层形成的至少第二传导线路。
3.根据权利要求2所述的电感器，其中所述缠绕的传导线路包括通过所述集成电路上的所述至少一个金属层形成的至少第三传导线路。
4.根据权利要求1所述的电感器，其中所述缠绕的传导线路包括通过所述集成电路上的金属层形成的至少第一传导线路、至少第二传导线路和至少第三传导线路。
5.根据权利要求1所述的电感器，其中所述缠绕的传导线路包括彼此平行行进的第一部分，其中所述缠绕的传导线路包括彼此交叉的第二部分，以及其中所述缠绕的传导线路在所述第一端子与所述第二端子之间多次彼此交叉。
6.根据权利要求1所述的电感器，其中所述传导路径具有线性形状。
7.根据权利要求1所述的电感器，其中所述传导路径具有回路形状。
8.根据权利要求1所述的电感器，其中所述缠绕的传导线路包括多个分段和多个插入的交叉区域，在所述多个分段中所述传导线路彼此平行地延伸，并且在所述多个插入的交叉区域中所述缠绕的传导线路中的第一线路跨越所述缠绕的传导线路中的第二线路和第三线路。
9.根据权利要求8所述的电感器，其中所述缠绕的传导线路包括金属层结构和过孔。
10.根据权利要求1所述的电感器，其中所述集成电路包括通过交替的金属层和过孔层形成的电介质层，并且其中所述缠绕的传导线路包括在至少一个所述过孔层中形成的至少一些传导结构。
11.根据权利要求1所述的电感器，其中所述缠绕的传导线路包括多个交叉区域，在所述多个交叉区域中所述传导线路彼此交叉。
12.一种电感器，包括：
由缠绕的传导线路形成的传导路径，其中所述缠绕的传导线路包括在至少第一金属层和至少第二金属层中形成的至少第一线路以及在所述至少第一金属层和所述至少第二金属层中形成的至少第二线路，其中所述传导路径包括分段和交叉区域，在所述分段中所述第一线路和所述第二线路彼此平行地行进，并且在所述交叉区域中所述第一线路和所述第二线路彼此跨越但不彼此电连接。
13.根据权利要求12所述的电感器，还包括：
在所述至少第一金属层和所述至少第二金属层中形成的至少第三线路，其中所述第一线路、所述第二线路和所述第三线路在所述分段中彼此平行地行进，并且其中所述第一线路、所述第二线路和所述第三线路在所述交叉区域中彼此跨越但不彼此电连接。
14.根据权利要求12所述的电感器，其中所述缠绕的传导线路包括在所述交叉区域中的传导交叉线路分段和过孔。
15.根据权利要求12所述的电感器，其中所述传导路径具有线性形状。
16.一种电感器，包括：
第一电感器端子；
第二电感器端子；以及
传导路径，在所述第一电感器端子与所述第二电感器端子之间延伸，其中所述传导路径包括至少第一缠绕的传导线路、至少第二缠绕的传导线路和至少第三缠绕的传导线路。
17.根据权利要求16所述的电感器，其中所述传导路径通过集成电路上的金属层和过孔层形成，其中所述第一缠绕的传导线路、所述第二缠绕的传导线路和所述第三缠绕的传导线路至少部分地通过所述金属层中的金属迹线形成，并且其中所述传导路径包括在所述第一电感器端子与所述第二电感器端子之间的多个交叉区域，在所述多个交叉区域中所述第一缠绕的传导线路、所述第二缠绕的传导线路和所述第三缠绕的传导线路彼此跨越但不彼此电连接。
18.根据权利要求17所述的电感器，其中所述至少第一传导线路通过电介质堆叠中的至少三个金属层中的金属迹线形成。
19.根据权利要求17所述的集成电路，其中所述传导路径在所述第一电感器端子与所述第二电感器端子之间具有线性形状。
20.一种方法，包括：
提供在集成电路上的第一电感器端子；
提供在集成电路上的第二电感器端子；以及
提供在所述集成电路上的传导路径，所述传导路径在所述第一电感器端子与所述第二电感器端子之间延伸，其中所述传导路径包括至少第一缠绕的传导线路、至少第二缠绕的传导线路和至少第三缠绕的传导线路。
21.根据权利要求20所述的方法，其中提供所述传导路径包括：通过所述集成电路上的金属层和过孔层形成所述传导路径，所述方法还包括：
至少部分地通过所述金属层中的金属迹线形成所述第一缠绕的传导线路、所述第二缠绕的传导线路和所述第三缠绕的传导线路。
22.根据权利要求21所述的方法，其中提供所述传导路径包括：形成在所述第一电感器端子与所述第二电感器端子之间的所述传导路径中的多个交叉区域，在所述多个交叉区域中所述第一缠绕的传导线路、所述第二缠绕的传导线路和所述第三缠绕的传导线路彼此跨越但不彼此电连接。
23.根据权利要求21所述的方法，其中提供所述传导路径包括：至少部分地通过所述过孔层中的过孔形成所述传导路径。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/161,893 | 2011-06-16 | ||
| US13/161,893 US9305992B2 (en) | 2011-06-16 | 2011-06-16 | Integrated circuit inductors with intertwined conductors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102832193A true CN102832193A (zh) | 2012-12-19 |
| CN102832193B CN102832193B (zh) | 2017-12-19 |
Family
ID=46982333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210206362.7A Active CN102832193B (zh) | 2011-06-16 | 2012-06-14 | 具有缠绕的导体的集成电路电感器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9305992B2 (zh) |
| EP (1) | EP2535931A3 (zh) |
| JP (1) | JP6018423B2 (zh) |
| CN (1) | CN102832193B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104037493A (zh) * | 2013-03-08 | 2014-09-10 | 纽卡润特有限公司 | 用于高效无线通信的多层多匝结构 |
| CN104037494A (zh) * | 2013-03-08 | 2014-09-10 | 纽卡润特有限公司 | 用于高效无线通信的多层引线结构 |
| US11336003B2 (en) | 2009-03-09 | 2022-05-17 | Nucurrent, Inc. | Multi-layer, multi-turn inductor structure for wireless transfer of power |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2421011A1 (en) * | 2010-08-19 | 2012-02-22 | Nxp B.V. | Symmetrical inductor |
| US9577024B2 (en) * | 2013-02-21 | 2017-02-21 | Mellanox Technologies Ltd. | Integrated circuit inductor |
| US9129817B2 (en) * | 2013-03-13 | 2015-09-08 | Intel Corporation | Magnetic core inductor (MCI) structures for integrated voltage regulators |
| EP3285383A1 (en) * | 2016-08-15 | 2018-02-21 | ABB Technology Oy | Current conductor structure with frequency-dependent resistance |
| US10593449B2 (en) | 2017-03-30 | 2020-03-17 | International Business Machines Corporation | Magnetic inductor with multiple magnetic layer thicknesses |
| US10607759B2 (en) | 2017-03-31 | 2020-03-31 | International Business Machines Corporation | Method of fabricating a laminated stack of magnetic inductor |
| US10597769B2 (en) | 2017-04-05 | 2020-03-24 | International Business Machines Corporation | Method of fabricating a magnetic stack arrangement of a laminated magnetic inductor |
| US10396144B2 (en) * | 2017-04-24 | 2019-08-27 | International Business Machines Corporation | Magnetic inductor stack including magnetic materials having multiple permeabilities |
| US10347411B2 (en) | 2017-05-19 | 2019-07-09 | International Business Machines Corporation | Stress management scheme for fabricating thick magnetic films of an inductor yoke arrangement |
| WO2019059898A1 (en) * | 2017-09-20 | 2019-03-28 | Intel Corporation | PERIPHERAL INDUCERS |
| JP7475809B2 (ja) * | 2018-12-20 | 2024-04-30 | Tdk株式会社 | 積層コイル部品 |
| US10930588B2 (en) * | 2018-12-28 | 2021-02-23 | Intel Corporation | Reduction of ohmic losses in monolithic chip inductors and transformers of radio frequency integrated circuits |
| JP7290513B2 (ja) * | 2019-08-26 | 2023-06-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998043258A2 (en) * | 1997-03-20 | 1998-10-01 | Micro Analog Systems Oy | Stripe-line inductor |
| DE10132847A1 (de) * | 2001-07-06 | 2003-01-30 | Fraunhofer Ges Forschung | Leiter und Spule mit verringerten Wirbelstromverlusten |
| US20030030532A1 (en) * | 2001-08-01 | 2003-02-13 | Sachio Iida | Inductor element and integrated circuit employing inductor element |
| US20030229982A1 (en) * | 2002-06-18 | 2003-12-18 | Nokia Corporation | Integrated spiral inductor configured for a reduced pinch effect |
| US20040103522A1 (en) * | 1999-02-26 | 2004-06-03 | Micron Technology, Inc. | Open pattern inductor |
| US6798039B1 (en) * | 2002-10-21 | 2004-09-28 | Integrated Device Technology, Inc. | Integrated circuit inductors having high quality factors |
| US20060202338A1 (en) * | 2002-05-08 | 2006-09-14 | Rudolf Strasser | Integrated interconnect arrangement |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4532484A (en) | 1982-11-09 | 1985-07-30 | Raytheon Company | Hybrid coupler having interlaced coupling conductors |
| US4626816A (en) | 1986-03-05 | 1986-12-02 | American Technical Ceramics Corp. | Multilayer series-connected coil assembly on a wafer and method of manufacture |
| US5281929A (en) | 1992-03-05 | 1994-01-25 | Itt Corporation | Microstrip twisted broadside coupler apparatus |
| US5262740A (en) | 1992-04-09 | 1993-11-16 | Itt Corporation | Microstrip transformer apparatus |
| US5610433A (en) | 1995-03-13 | 1997-03-11 | National Semiconductor Corporation | Multi-turn, multi-level IC inductor with crossovers |
| JP3383930B2 (ja) * | 1994-12-14 | 2003-03-10 | エヌイーシートーキン株式会社 | 薄膜コイルおよび薄膜コイル実装モジュール |
| US6573801B1 (en) | 2000-11-15 | 2003-06-03 | Intel Corporation | Electromagnetic coupler |
| JP4229642B2 (ja) * | 2002-06-18 | 2009-02-25 | Ｎｅｃエレクトロニクス株式会社 | 半導体集積回路用インダクタ及びその製造方法 |
| US6967555B2 (en) * | 2002-10-17 | 2005-11-22 | Via Technologies Inc. | Multi-level symmetrical inductor |
| US7135951B1 (en) | 2003-07-15 | 2006-11-14 | Altera Corporation | Integrated circuit inductors |
| US20080186123A1 (en) * | 2007-02-07 | 2008-08-07 | Industrial Technology Research Institute | Inductor devices |
| FR2919422A1 (fr) * | 2007-07-27 | 2009-01-30 | St Microelectronics Sa | Inductance a surface reduite et a point milieu determinable simplement |
| JP2009260141A (ja) * | 2008-04-18 | 2009-11-05 | Panasonic Corp | インダクタ素子を備えた半導体装置 |
| KR100982037B1 (ko) * | 2009-12-14 | 2010-09-13 | 주식회사 아나패스 | 신호 생성 장치 |
-
2011
- 2011-06-16 US US13/161,893 patent/US9305992B2/en active Active
-
2012
- 2012-06-12 JP JP2012132691A patent/JP6018423B2/ja active Active
- 2012-06-14 CN CN201210206362.7A patent/CN102832193B/zh active Active
- 2012-06-15 EP EP12172130.2A patent/EP2535931A3/en not_active Withdrawn
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998043258A2 (en) * | 1997-03-20 | 1998-10-01 | Micro Analog Systems Oy | Stripe-line inductor |
| US20040103522A1 (en) * | 1999-02-26 | 2004-06-03 | Micron Technology, Inc. | Open pattern inductor |
| DE10132847A1 (de) * | 2001-07-06 | 2003-01-30 | Fraunhofer Ges Forschung | Leiter und Spule mit verringerten Wirbelstromverlusten |
| US20030030532A1 (en) * | 2001-08-01 | 2003-02-13 | Sachio Iida | Inductor element and integrated circuit employing inductor element |
| US20060202338A1 (en) * | 2002-05-08 | 2006-09-14 | Rudolf Strasser | Integrated interconnect arrangement |
| US20030229982A1 (en) * | 2002-06-18 | 2003-12-18 | Nokia Corporation | Integrated spiral inductor configured for a reduced pinch effect |
| US6798039B1 (en) * | 2002-10-21 | 2004-09-28 | Integrated Device Technology, Inc. | Integrated circuit inductors having high quality factors |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11336003B2 (en) | 2009-03-09 | 2022-05-17 | Nucurrent, Inc. | Multi-layer, multi-turn inductor structure for wireless transfer of power |
| US11335999B2 (en) | 2009-03-09 | 2022-05-17 | Nucurrent, Inc. | Device having a multi-layer-multi-turn antenna with frequency |
| US11476566B2 (en) | 2009-03-09 | 2022-10-18 | Nucurrent, Inc. | Multi-layer-multi-turn structure for high efficiency wireless communication |
| US11916400B2 (en) | 2009-03-09 | 2024-02-27 | Nucurrent, Inc. | Multi-layer-multi-turn structure for high efficiency wireless communication |
| CN104037493A (zh) * | 2013-03-08 | 2014-09-10 | 纽卡润特有限公司 | 用于高效无线通信的多层多匝结构 |
| CN104037494A (zh) * | 2013-03-08 | 2014-09-10 | 纽卡润特有限公司 | 用于高效无线通信的多层引线结构 |
| CN104037493B (zh) * | 2013-03-08 | 2019-07-05 | 纽卡润特有限公司 | 用于高效无线通信的多层多匝结构 |
| CN104037494B (zh) * | 2013-03-08 | 2019-07-05 | 纽卡润特有限公司 | 用于高效无线通信的多层引线结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2535931A2 (en) | 2012-12-19 |
| JP6018423B2 (ja) | 2016-11-02 |
| JP2013004973A (ja) | 2013-01-07 |
| US20120319236A1 (en) | 2012-12-20 |
| CN102832193B (zh) | 2017-12-19 |
| US9305992B2 (en) | 2016-04-05 |
| EP2535931A3 (en) | 2013-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102832193A (zh) | 具有缠绕的导体的集成电路电感器 | |
| US9455081B2 (en) | Method of producing an inductor with a high inductance | |
| CN101677487B (zh) | 印刷布线基板及其制造方法 | |
| CN100502619C (zh) | 具有三维螺旋电感器的印刷电路板及其制造方法 | |
| US20070040628A1 (en) | Transmission line pair | |
| US7202755B2 (en) | Semi-suspended coplanar waveguide on a printed circuit board | |
| US8076588B2 (en) | Multilayer wiring board | |
| CN203040005U (zh) | 印制电路板 | |
| CN102782935A (zh) | 具有串联电感器的集成电路 | |
| US20080238602A1 (en) | Components with on-die magnetic cores | |
| US6252177B1 (en) | Low inductance capacitor mounting structure for capacitors of a printed circuit board | |
| JP2007306290A (ja) | 伝送線路 | |
| KR20030007400A (ko) | 초소형 회로에 집적되는 코일, 코일 시스템 및 초소형 회로 | |
| DE102014115313A1 (de) | System und Verfahren für eine Millimeterwellen-Leiterplatte | |
| US20070217122A1 (en) | Capacitor | |
| US8390401B2 (en) | Coplanar waveguide | |
| US20080120828A1 (en) | High Density Planarized Inductor And Method Of Making The Same | |
| US20050093668A1 (en) | Coil on a semiconductor substrate and method for its production | |
| KR20130010016A (ko) | 반도체 기판 상의 높은 ｑ 수직 리본 인덕터 | |
| JP5051836B2 (ja) | 半導体装置およびその設計方法 | |
| JP2006066769A (ja) | インダクタ及びその製造方法 | |
| CN112740343A (zh) | 平衡对称线圈 | |
| KR20150025706A (ko) | 고품질계수와 단파장을 가지는 저속파 마이크로스트립 라인 구조체 및 그 제조방법 | |
| CN1327460C (zh) | 半导体基板上线圈及其制造方法 | |
| JP4496516B2 (ja) | 高周波用配線 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220908 Address after: California, USA Patentee after: INTEL Corp. Address before: California, USA Patentee before: Altera Corp. |