CN102819699A

CN102819699A - 处理器系统

Info

Publication number: CN102819699A
Application number: CN2012101819641A
Authority: CN
Inventors: 颜军; 季振洲; 吴昊; 龚永红; 徐红; 陈晓锦
Original assignee: ZHUHAI ORBITA CONTROL ENGINEERING Co Ltd; Harbin Institute of Technology
Current assignee: ZHUHAI ORBITA CONTROL ENGINEERING Co Ltd; Harbin Institute of Technology
Priority date: 2012-06-04
Filing date: 2012-06-04
Publication date: 2012-12-12

Abstract

本发明涉及一种处理器系统，包括一控制器及与该控制器连接的一TPM芯片、多个处理器、多个与处理器一一对应的缓存器；TPM芯片存有密钥、加密算法和解密算法；缓存器用于缓存关联于与其对应的处理器的数据，其中包括需要加密、解密的数据；控制器控制和协调TPM芯片、处理器、缓存器的工作。本处理器系统能独立进行加解密，运用于嵌入式计算机系统时，能提高嵌入式计算机系统的信息安全性能。

Description

处理器系统

【技术领域】

本发明涉及电子设备领域，尤其涉及一种处理器系统及使用该处理器系统的嵌入式计算机系统。

【背景技术】

目前，如图1所示，嵌入式计算机系统一般包括I/O线，I/O线上连有FLASH存储器和至少一个处理器，FLASH存储器用于烧写嵌入式系统程序和应用程序，处理器用于运行嵌入式系统程序和应用程序，根据该系统的不同应用，I/O线还包括用于连接其他设备。随着嵌入式技术的快速发展和大规模的应用，不仅是在传统的计算机系统中，嵌入式计算机系统的信息安全问题也愈发重要；在某些安全敏感领域，信息安全已经成为嵌入式计算机系统的最重要技术指标。

虽然目前用于嵌入式计算机系统的嵌入式系统程序（例如：嵌入式可配置安全操作系统eCOS）具备了初级的保证信息安全的能力，可以利用设置FALSH内的密钥及加解密算法对嵌入式计算机系统对外的数据进行保密传输，但是这种基于纯软件的安全保护手段存在很多漏洞。

为了提高嵌入式计算机系统的信息安全性能，本申请人做本申请的设计。

【发明内容】

本发明要解决的第一个技术问题是提供一种具有独立加解密功能的处理器系统，其用在嵌入式计算机系统中，能很好地提高嵌入式计算机系统的信息安全性能。

上述技术问题通过以下技术方案实现：

一种处理器系统，其特征在于，包括一控制器及与该控制器连接的一TPM芯片、多个处理器、多个与处理器一一对应的缓存器；TPM芯片存有密钥、加密算法和解密算法；缓存器用于缓存关联于与其对应的处理器的数据，其中包括需要加密、解密的数据；控制器控制和协调TPM芯片、处理器、缓存器的工作。

所述处理器的数量和所述缓存器的数量均为四个。

所述处理器为SPARC处理器。

由上述技术方案可见，本处理器系统设置TPM芯片以独立进行加解密，设置与处理器的数量对应的缓存器以便于TPM芯片的快速读取及各处理器的快速并行运行，多个处理器共用一TPM芯片可以大大降低功耗和产品体积以利于产品的推广使用。本处理器系统运用于嵌入式计算机系统时，能提高嵌入式计算机系统的信息安全性能。

本发明要解决的第二个技术问题是提供一种具有较高的信息安全性能的嵌入式计算机系统。

上述技术问题通过以下技术方案实现：

一种嵌入式计算机系统，其特征在于，包括I/O线、FLASH存储器和处理器系统，处理器系统包括一控制器及与该控制器连接的一TPM芯片、多个处理器、多个与处理器一一对应的缓存器；TPM芯片存有密钥、加密算法和解密算法；缓存器用于缓存关联于与其对应的处理器的数据，其中包括需要加密、解密的数据；控制器控制和协调TPM芯片、处理器、缓存器的工作；所述I/O线连接所述FLASH存储器和所述多个缓存器。

所述处理器数量和所述缓存器的数量均为四个。

所述处理器为SPARC处理器。

由上述技术方案可见，本嵌入式计算机系统设置TMP芯片并将将数据的加密、解密工作由TPM芯片来完成，结合了软件和硬件来实现提高系统的信息安全性能。

【附图说明】

图1为背景技术中嵌入式计算机系统的结构示意图；

图2为本发明的处理器系统的结构示意图；

图3为本发明的嵌入式计算机系统的结构示意图。

【具体实施方式】

如图2所示，本发明提供的一种处理器系统，包括一控制器及与该控制器连接的处理器101、处理器102、处理器103、处理器104、缓存器201、缓存器202、缓存器203、缓存器204和TPM芯片；控制器控制和协调处理器101、处理器102、处理器103、处理器104、缓存器201、缓存器202、缓存器203、缓存器204和TPM芯片的工作；缓存器201、缓存器202、缓存器203、缓存器204对应地缓存分别关联于处理器101、处理器102、处理器103、处理器104的数据，其中包括需要加密、解密的数据；TPM芯片中存有密钥和加解密算法，用于完成本处理器系统中对数据需要进行解密和加密的任务；同时，缓存器201、缓存器202、缓存器203、缓存器204作为处理器系统的对外连接端口。

上述缓存器201、缓存器202、缓存器203、缓存器204的设计，有两原因及两作用：一是由于数据的加密和解密的工作由TPM芯片来完成，缓存数据以便于TPM芯片迅速读取数据；二是由于存在多个可以并行运行的处理器，对应缓存与各处理器分别相关的数据以便于各处理器快速地进行并行处理。

上述处理器系统在生产中通常是集成成一个独立的芯片，因此在上述处理器系统中，四个处理器共用一个TPM芯片而不对应每个处理器对应设置一个TPM芯片，是为了降低产品体积和产品功耗。

上述处理器系统是综合了安全、速度、体积、生产工艺、成本、功耗各方面而做的最佳设计。

上述处理器系统可以用于但不限于嵌入式计算机系统；如图3所示，设有上述处理器系统的嵌入式计算机系统包括I/O线、FLASH存储器和上述处理器系统，I/O线连接FLASH存储器和上述处理器系统的第一缓存器、第二缓存器、第三缓存器、第四缓存器；FLASH存储器用于烧写嵌入式系统程序和应用程序，I/O线可以根据不同任务需要连接相应的I/O设备。本嵌入式计算机系统使用了上述处理器系统，将数据的加密、解密工作由TPM芯片来完成，结合了软件和硬件来实现提高系统的信息安全性能。

在此简单地描述上述嵌入式计算机系统的一些应用，例如，嵌入式计算机系统通过I/O线连接有一个U盘，需要读取U盘已经加密的某数据进行计算后并需要将结果加密再写回U盘，假如此任务由处理器101来完成，那么U盘某数据会被读取到缓存器201中，控制器通知TPM芯片，TPM芯片将所述某数据从缓存器201中读取并进行解密，解密后的某数据写入缓存器201，控制器通知处理器101，处理器101将解密后的所述某数据从缓存器201中读取并进行计算，将结果写到缓存器201中，然后控制器通知TPM芯片，TPM芯片对结果进行加密后给写到缓存器201,然后处理器101将结果写入U盘中。

本发明不局限于上述实施例，例如，上述处理器系统的处理器不限于四个的多个；因此，基于上述实施例的、未做出创造性劳动的简单替换，应当属于本发明揭露的范围。

Claims

1.一种处理器系统，其特征在于，包括一控制器及与该控制器连接的一TPM芯片、多个处理器、多个与处理器一一对应的缓存器；TPM芯片存有密钥、加密算法和解密算法；缓存器用于缓存关联于与其对应的处理器的数据，其中包括需要加密、解密的数据；控制器控制和协调TPM芯片、处理器、缓存器的工作。

2.根据权利要求1所述的处理器系统，其特征在于，所述处理器的数量和所述缓存器的数量均为四个。

3.根据权利要求1或2所述的处理器系统，其特征在于，所述处理器为SPARC处理器。

4.一种嵌入式计算机系统，其特征在于，包括I/O线、FLASH存储器和处理器系统，处理器系统包括一控制器及与该控制器连接的一TPM芯片、多个处理器、多个与处理器一一对应的缓存器；TPM芯片存有密钥、加密算法和解密算法；缓存器用于缓存关联于与其对应的处理器的数据，其中包括需要加密、解密的数据；控制器控制和协调TPM芯片、处理器、缓存器的工作；I/O线连接FLASH存储器和所述多个缓存器。

5.根据权利要求4所述的嵌入式计算机系统，其特征在于，所述处理器数量和所述缓存器的数量均为四个。

6.根据权利要求4或5所述的嵌入式计算机系统，其特征在于，所述处理器为SPARC处理器。