CN102809900A - 半导体元件套刻系统及半导体元件套刻方法 - Google Patents

半导体元件套刻系统及半导体元件套刻方法 Download PDF

Info

Publication number
CN102809900A
CN102809900A CN2011101436048A CN201110143604A CN102809900A CN 102809900 A CN102809900 A CN 102809900A CN 2011101436048 A CN2011101436048 A CN 2011101436048A CN 201110143604 A CN201110143604 A CN 201110143604A CN 102809900 A CN102809900 A CN 102809900A
Authority
CN
China
Prior art keywords
alignment
goods
value
mask plate
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101436048A
Other languages
English (en)
Inventor
叶序明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp, Wuxi CSMC Semiconductor Co Ltd filed Critical CSMC Technologies Corp
Priority to CN2011101436048A priority Critical patent/CN102809900A/zh
Publication of CN102809900A publication Critical patent/CN102809900A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种半导体元件套刻系统，包括：光刻机；掩模板；自动控制模块，用于确定掩模板套刻的最终下货值；所述自动控制模块包括匹配装置和修正装置，所述掩模板匹配装置用于初步计算掩模板套刻的预估下货值，所述修正装置用于计算当前掩模板套刻的修正下货值，自动控制模块将预估下货值和修正下货值求和得到掩模板套刻的最终下货值。本发明的有益效果是：通过在自动控制模块中增加修正装置，自动调整最终下货值，减轻工程师的工作负荷，并且能实时、动态、准确的更新各工艺层次在不同掩模板的下货值，降低返工率，提高周转时间。

Description

半导体元件套刻系统及半导体元件套刻方法
技术领域
本发明涉及一种半导体元件套刻系统及一种半导体元件套刻方法，尤其涉及对不同曝光设备各工艺层次的套刻进行匹配的半导体元件套刻系统和半导体元件套刻方法。
背景技术
在半导体制造的光刻步骤，通过人工或系统维护最新产品的不同工艺层次曝光下货值，尤其是套刻下货值(overlap下货值)是一项细致而又繁琐的工作，而同一产品同一工艺层次在不同掩模板(tool)的曝光下货值往往又存在差异，即存在Tool overlap matching的问题，这更增加了光刻工程师的工作负荷和发生错误的概率。另外，已经量产的产品的掩模板有波动时往往处于被动局面，不能事先得到波动的讯息而预先更新下货值。
目前，维护最新产品不同工艺层次在不同掩模板的套刻下货值的一般做法有两种。其一，人为的补偿掩模板之间的差异；其二，忽略掩模板之间的差异，挑选比较相近的掩模板，或在切换掩模板时进行test run作业，即不同的掩模板采用不同的下货值，不考虑掩模板匹配的问题。第一种方法会增加光刻工程师的工作负荷，并且效果未必理想；第二种方法不满足大规模量产的要求，会影响在线移动或周转时间，并且，两者都不能做到及时自动更新。
发明内容
针对现有技术的不足，本发明目的在于提供一种自动、及时、准确的调整下货值的半导体元件套刻系统及半导体元件套刻方法。
为解决上述技术问题，本发明提供了一种半导体元件套刻系统，包括：光刻机，用于加工半导体元件；掩模板，用于在光刻机加工半导体元件时覆盖半导体元件；自动控制模块，用于确定掩模板套刻的最终下货值；所述自动控制模块包括匹配装置和修正装置，所述掩模板匹配装置用于初步计算掩模板套刻的预估下货值，所述修正装置用于计算当前掩模板套刻的修正下货值，所述自动控制模块将预估下货值和修正下货值求和得到掩模板套刻的最终下货值。
优选的，所述修正装置包括套刻质量控制元件和R2R元件，所述套刻质量控制元件定期测试套刻精度，将测试结果传送给R2R元件，所述R2R元件根据测试结果更新不同掩模板套刻的下货值。
优选的，所述套刻质量控制元件分别独立监控不同对准方式的掩模板。
优选的，所述R2R元件区分不同的对准方式，根据对准方式匹配下货值。
优选的，所述套刻质量控制元件测试套刻精度的方法包括以下步骤：第一，固定在一个掩模板作业，将半导体元件加工为标准晶圆；第二，监控所有掩模板轮流重复作业，测量套刻结果。
本发明还提供了一种半导体元件套刻方法，包括以下步骤：提供多个掩模板；提供光刻机；提供一种自动控制模块，其包括匹配装置和修正装置；匹配装置初步计算掩模板套刻的预估下货值；修正装置计算当前掩模板套刻的修正下货值；自动控制模块将预估下货值和修正下货值求和得到掩模板套刻的最终下货值。
与现有技术相比，本发明的有益效果是：通过在自动控制模块中增加修正装置，自动调整最终下货值，减轻工程师的工作负荷，并且能实时、动态、准确的更新各工艺层次在不同掩模板的下货值，降低返工率，提高周转时间。
具体实施方式
具体实施方式的半导体元件套刻系统包括光刻机，用于加工半导体元件；掩模板，用于在光刻机加工半导体元件时覆盖半导体元件；自动控制模块(EPA，Equipment Automation Program)，用于确定掩模板套刻的最终下货值；所述自动控制模块包括匹配装置和修正装置，所述掩模板匹配装置用于初步计算掩模板套刻的预估下货值，所述修正装置用于计算当前掩模板套刻的修正下货值，即tool matching部分，所述自动控制模块将预估下货值和修正下货值求和得到掩模板套刻的最终下货值。
所述修正装置包括套刻质量控制元件(即tool overlap QC)和R2R元件(即photo R2R(run to run)系统)，所述套刻质量控制元件定期测试套刻精度，将测试结果传送给R2R元件，所述R2R元件根据测试结果更新不同掩模板套刻的下货值。
修正下货值可以根据套刻质量控制元件的测试结果再取一个系数(一般指比例)实现，系数大小根据相关掩模板的性能及测试结果权衡给出。套刻质量控制元件要求能过自动收值，以便R2R元件自动更新下货值。
所述套刻质量控制元件测试套刻精度的方法包括以下步骤：第一，固定在一个掩模板作业，将半导体元件蚀刻(etch)加工为标准晶圆；第二，监控所有掩模板轮流重复作业，测量套刻结果，并设置标准规格并调整。这样可以建立掩模板套刻监控体系，监控套刻稳定性以及与其他掩模板的套刻匹配程度，并将结果实时反馈给R2R元件，以便R2R元件也实时更新产品在不同掩模板下货值。
一般，曝光掩模板不同的对准方式对产品套刻的结果影响是不一致的，不同对准方式一般不匹配。因而，所述套刻质量控制元件分别独立监控不同对准方式的掩模板，而不同工艺层次也能够由所述R2R元件区分不同的对准方式，根据对准方式匹配下货值。事实上操作者可以事先在R2R元件中维护好工艺模板，定义对准方式。
总而言之，本发明的半导体元件套刻方法包括以下步骤：提供多个掩模板；提供光刻机；提供一种自动控制模块，其包括匹配装置和修正装置；匹配装置初步计算掩模板套刻的预估下货值；修正装置计算当前掩模板套刻的修正下货值；自动控制模块将预估下货值和修正下货值求和得到掩模板套刻的最终下货值。
尽管为示例目的，已经公开了本发明的优选实施方式，但是本领域的普通技术人员将意识到，在不脱离由所附的权利要求书公开的本发明的范围和精神的情况下，各种改进、增加以及取代是可能的。

Claims (6)

1.一种半导体元件套刻系统，包括：
光刻机，用于加工半导体元件；
掩模板，用于在光刻机加工半导体元件时覆盖半导体元件；
自动控制模块，用于确定掩模板套刻的最终下货值；
其特征在于，所述自动控制模块包括匹配装置和修正装置，所述掩模板匹配装置用于初步计算掩模板套刻的预估下货值，所述修正装置用于计算当前掩模板套刻的修正下货值，所述自动控制模块将预估下货值和修正下货值求和得到掩模板套刻的最终下货值。
2.根据权利要求1所述的半导体元件套刻系统，其特征在于：
所述修正装置包括套刻质量控制元件和R2R元件，所述套刻质量控制元件定期测试套刻精度，将测试结果传送给R2R元件，所述R2R元件根据测试结果更新不同掩模板套刻的下货值。
3.根据权利要求2所述的半导体元件套刻系统，其特征在于：
所述套刻质量控制元件分别独立监控不同对准方式的掩模板。
4.根据权利要求2所述的半导体元件套刻系统，其特征在于：所述R2R元件区分不同的对准方式，根据对准方式匹配下货值。
5.根据权利要求1所述的半导体元件套刻系统，其特征在于：所述套刻质量控制元件测试套刻精度的方法包括以下步骤：
第一，固定在一个掩模板作业，将半导体元件加工为标准晶圆；
第二，监控所有掩模板轮流重复作业，测量套刻结果。
6.一种半导体元件套刻方法，其特征在于，包括以下步骤：
提供多个掩模板；
提供光刻机；
提供一种自动控制模块，其包括匹配装置和修正装置；
匹配装置初步计算掩模板套刻的预估下货值；
修正装置计算当前掩模板套刻的修正下货值；
自动控制模块将预估下货值和修正下货值求和得到掩模板套刻的最终下货值。
CN2011101436048A 2011-05-31 2011-05-31 半导体元件套刻系统及半导体元件套刻方法 Pending CN102809900A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101436048A CN102809900A (zh) 2011-05-31 2011-05-31 半导体元件套刻系统及半导体元件套刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101436048A CN102809900A (zh) 2011-05-31 2011-05-31 半导体元件套刻系统及半导体元件套刻方法

Publications (1)

Publication Number Publication Date
CN102809900A true CN102809900A (zh) 2012-12-05

Family

ID=47233631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101436048A Pending CN102809900A (zh) 2011-05-31 2011-05-31 半导体元件套刻系统及半导体元件套刻方法

Country Status (1)

Country Link
CN (1) CN102809900A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113589641A (zh) * 2021-07-20 2021-11-02 华虹半导体(无锡)有限公司 相移掩模的制作方法
WO2023184627A1 (zh) * 2022-04-02 2023-10-05 长鑫存储技术有限公司 半导体光刻补偿方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068612A (ja) * 2001-08-27 2003-03-07 Nikon Corp 重ね合わせ検査装置
US20030202182A1 (en) * 2002-04-30 2003-10-30 Canon Kabushiki Kaisha Management system, apparatus, and method, exposure apparatus, and control method therefor
US20060194130A1 (en) * 2005-02-25 2006-08-31 William Roberts Run to run control for lens aberrations

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068612A (ja) * 2001-08-27 2003-03-07 Nikon Corp 重ね合わせ検査装置
US20030202182A1 (en) * 2002-04-30 2003-10-30 Canon Kabushiki Kaisha Management system, apparatus, and method, exposure apparatus, and control method therefor
US20060194130A1 (en) * 2005-02-25 2006-08-31 William Roberts Run to run control for lens aberrations

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113589641A (zh) * 2021-07-20 2021-11-02 华虹半导体(无锡)有限公司 相移掩模的制作方法
CN113589641B (zh) * 2021-07-20 2024-03-19 华虹半导体(无锡)有限公司 相移掩模的制作方法
WO2023184627A1 (zh) * 2022-04-02 2023-10-05 长鑫存储技术有限公司 半导体光刻补偿方法

Similar Documents

Publication Publication Date Title
EP3189542B1 (en) Breakdown analysis of geometry induced overlay and utilization of breakdown analysis for improved overlay control
US6556884B1 (en) Method and apparatus for interfacing a statistical process control system with a manufacturing process control framework
US10261426B2 (en) Optimization method and system for overlay error compensation
CN101128786B (zh) 自动化产能控制系统及其操作方法
US6304999B1 (en) Method and apparatus for embedded process control framework in tool systems
US6560503B1 (en) Method and apparatus for monitoring controller performance using statistical process control
US11181836B2 (en) Method for determining deformation
CN109074529B (zh) 匹配记录的方法、调度维护的方法和装置
US6645780B1 (en) Method and apparatus for combining integrated and offline metrology for process control
CN102809900A (zh) 半导体元件套刻系统及半导体元件套刻方法
US6571371B1 (en) Method and apparatus for using latency time as a run-to-run control parameter
US8350235B2 (en) Semiconductor intra-field dose correction
JP2011066323A (ja) 露光処理の補正方法
US8239151B2 (en) Method and apparatus for analysis of continuous data using binary parsing
CN108885407B (zh) 叠加方差稳定化方法及系统
EP3611570A1 (en) Method for controlling a manufacturing process and associated apparatuses
US7031794B2 (en) Smart overlay control
US9411240B2 (en) Method for compensating slit illumination uniformity
US20230375914A1 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method thereof
JP2006268567A (ja) 生産管理方法及び工業製品の製造方法
US6873399B2 (en) Exposure system and method
CN108268987A (zh) 多样式产品的品质推估方法
Subramany et al. CPE run-to-run overlay control for high volume manufacturing
JP2023162876A (ja) 半導体製造装置及びその半導体製造方法
CN113376971A (zh) 一种应对应力影响套刻误差的方法和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: WUXI HUARUN SHANGHUA TECHNOLOGY CO., LTD.

Effective date: 20140604

Owner name: WUXI HUARUN SHANGHUA TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: WUXI CSMC SEMICONDUCTOR CO., LTD.

Effective date: 20140604

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140604

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

Applicant before: Wuxi Huarun Shanghua Technology Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121205