CN102801411A - 高速输入输出接口的接收电路 - Google Patents

高速输入输出接口的接收电路 Download PDF

Info

Publication number
CN102801411A
CN102801411A CN2012102581132A CN201210258113A CN102801411A CN 102801411 A CN102801411 A CN 102801411A CN 2012102581132 A CN2012102581132 A CN 2012102581132A CN 201210258113 A CN201210258113 A CN 201210258113A CN 102801411 A CN102801411 A CN 102801411A
Authority
CN
China
Prior art keywords
clock signal
control pulse
local clock
frequency
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012102581132A
Other languages
English (en)
Inventor
陆竞虞
向涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Liangzhi Technology Co Ltd
Original Assignee
Suzhou Liangzhi Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Liangzhi Technology Co Ltd filed Critical Suzhou Liangzhi Technology Co Ltd
Priority to CN2012102581132A priority Critical patent/CN102801411A/zh
Publication of CN102801411A publication Critical patent/CN102801411A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种高速输入输出接口的接收电路，其包括：本地时钟产生电路，用于基于调整频谱展宽时钟控制脉冲产生本地时钟信号；时钟恢复电路，用于根据输入数据及本地时钟信号恢复得到恢复时钟信号；数据恢复电路，用于根据输入数据及所述恢复时钟信号恢复得到输出数据信号；和频谱脉宽时钟控制脉冲产生器，其确定所述本地时钟信号和所述恢复时钟信号的频率差是否大于预定值，如果是，则调整所述频谱展宽时钟控制脉冲以改变所述本地时钟信号的频率，使其接近所述恢复时钟信号的频率，如果否，则不做调整。这样，由于改变了本地时钟信号，使其频率更加接近所述恢复时钟信号的频率，从而改善了接收电路的数据恢复电路的性能，而增加的功耗又很少。

Description

高速输入输出接口的接收电路
技术领域
本发明涉及高速接口领域，尤其涉及一种高速输入输出接口(I/O)的接收电路。
背景技术
目前，USB3.0规范中要求super speed信号(5Gbps)必须支持频谱展宽(SpreadSpectrum Communication，简称SSC)功能，以达到降低电磁干扰(EMI)的效果。这种频谱展宽功能会令收发的数据比特率周期性地发生变化，变化峰峰值为5000ppm。这样，数据恢复电路对带有SSC频偏的数据进行恢复时，数据恢复电路正确恢复数据的能力有限，有时需要增加一个高速鉴频器。
发明内容
针对现有技术中存在的问题，本发明提出一种高速输入输出接口的接收电路，其改善了接收电路的数据恢复电路的性能，而增加的功耗又很少。
根据本发明的一个方面，本发明提出一种高速输入输出接口的接收电路，其包括：本地时钟产生电路，用于基于频谱展宽时钟控制脉冲产生本地时钟信号；时钟恢复电路，用于根据输入数据及本地时钟信号恢复得到恢复时钟信号；数据恢复电路，用于根据输入数据及所述恢复时钟信号恢复得到输出数据信号；频谱脉宽时钟控制脉冲产生器，其确定所述本地时钟信号和所述恢复时钟信号的频率差是否大于预定值，如果是，则调整所述频谱展宽时钟控制脉冲以改变所述本地时钟信号的频率，使其接近所述恢复时钟信号的频率，如果否，则不做调整。
进一步的，所述频谱脉宽时钟控制脉冲产生器包括第一累加器、第二累加器和比较器。在预定时段内，第一累加器对所述本地时钟信号的周期进行计数得到第一计数值，第二累加器对所述恢复时钟信号的周期进行计数得到第二计数值，之后重置第一累加器和第二累加器。所述比较器比较两个计数值的差值是否大于预定阈值，如果是，则所述频谱脉宽时钟控制脉冲产生器调整所述频谱展宽时钟控制脉冲以改变所述本地时钟信号的频率，使其接近所述恢复时钟信号的频率，如果否，则不做调整。
与现有技术相比，本发明中的频谱脉宽时钟控制脉冲产生器，增加了频率跟踪的功能，其可以自动调整本地时钟频率，从而改善了接收电路的数据恢复电路的性能，而增加的功耗又很少。
附图说明
图1为本发明中的高速输入输出接口的接收电路在一个实施例中的结构示意图；
图2为图1中的频谱脉宽时钟控制脉冲产生器在一个实施例中的结构示意图；
图3为现有技术中的数据恢复电路的采样眼示意图；和
图4为图1中的数据恢复电路的采样眼示意图。
具体实施方式
下面结合附图对本发明做详细说明。
图1为本发明中的高速输入输出接口的接收电路100的结构示例图。如图1所示，所述高速输入输出接口的接收电路，其包括数据恢复电路110、时钟恢复电路120、本地时钟产生电路130和频谱脉宽时钟控制脉冲产生器140。
所述本地时钟产生电路130用于基于频谱脉宽时钟控制脉冲产生器140产生的频谱展宽时钟控制脉冲SSC_cont产生本地时钟信号CLK_loc。
时钟恢复电路120用于根据输入数据Data_in及所述本地时钟信号CLK_loc恢复得到恢复时钟信号CLK_rec。
数据恢复电路110用于根据输入数据Data_in及所述恢复时钟信号CLK_rec恢复得到输出数据信号Data_out。
频谱脉宽时钟控制脉冲产生器140确定所述本地时钟信号CLK_loc和所述恢复时钟信号CLK_rec的频率差是否大于预定值，如果是，则调整所述频谱展宽时钟控制脉冲SSC_cont以改变所述本地时钟信号CLK_loc的频率，使其接近所述恢复时钟信号CLK_rec的频率，以减少本地时钟信号CLK_loc和所述恢复时钟信号CLK_rec的频率差，如果否，则不做调整。
所述频谱展宽时钟控制脉冲SSC_cont可以控制所述本地时钟产生电路130中的分频比，进而可以调整所述本地时钟信号CLK_loc。
图2为图1中的频谱脉宽时钟控制脉冲产生器140在一个实施例中的结构示意图。所述频谱脉宽时钟控制脉冲产生器140包括第一累加器141、第二累加器142和比较器143。
在预定的一段时段内，第一累加器141对所述本地时钟信号CLK_loc的周期进行计数得到第一计数值，第二累加器对所述恢复时钟信号CLK_rec的周期进行计数得到第二计数值，之后重置第一累加器141和第二累加器142。
所述比较器143比较第一计数值和第二计数值的差值是否大于预定阈值，如果是，则所述频谱脉宽时钟控制脉冲产生器140调整所述频谱展宽时钟控制脉冲SSC_cont以改变所述本地时钟信号CLK_loc的频率，使其接近所述恢复时钟信号CLK_rec的频率，如果否，则不做调整。
经过不断的调整，最终会令所述本地时钟信号CLK_loc和所述恢复时钟信号CLK_rec的频差会稳定的控制在一个很小的范围内，以此来抵消频谱扩展(SSC)后对接收电路的不利影响，从而可以改善所述数据恢复电路110的性能。
图3为现有技术中的数据恢复电路的采样眼示意图，图4为图1中的数据恢复电路的采样眼示意图。可以看到，图3中的数据恢复电路的建立时间(setup time)过短，约为6ps，容易发生采样错误，图4中的数据恢复电路的建立时间(setup time)增加了很多，约为40ps，不易发生采样错误，数据恢复能力得到改善。
综上所述，在本发明中，频率跟踪功能集成在频谱展宽时钟(SSC)控制脉冲产生器中，自动调整本地时钟频率，改善接收电路的数据恢复电路的性能，通过纯数字电路来实现，增加的功耗又很少。
虽然通过实施例描述了本发明，本领域普通技术人员知道，本发明有许多变形和变化而不脱离本发明的精神，希望所附的权利要求包括这些变形和变化而不脱离本发明的精神。

Claims (2)

1.一种高速输入输出接口的接收电路，其特征在于，其包括：
本地时钟产生电路，用于基于频谱展宽时钟控制脉冲产生本地时钟信号；
时钟恢复电路，用于根据输入数据及本地时钟信号恢复得到恢复时钟信号；
数据恢复电路，用于根据输入数据及所述恢复时钟信号恢复得到输出数据信号；和
频谱脉宽时钟控制脉冲产生器，其确定所述本地时钟信号和所述恢复时钟信号的频率差是否大于预定值，如果是，则调整所述频谱展宽时钟控制脉冲以改变所述本地时钟信号的频率，使其接近所述恢复时钟信号的频率，如果否，则不做调整。
2.根据权利要求1所述的接收电路，其特征在于，所述频谱脉宽时钟控制脉冲产生器包括第一累加器、第二累加器和比较器，
在预定时段内，第一累加器对所述本地时钟信号的周期进行计数得到第一计数值，第二累加器对所述恢复时钟信号的周期进行计数得到第二计数值，之后重置第一累加器和第二累加器；
所述比较器比较两个计数值的差值是否大于预定阈值，如果是，则所述频谱脉宽时钟控制脉冲产生器调整所述频谱展宽时钟控制脉冲以改变所述本地时钟信号的频率，使其接近所述恢复时钟信号的频率，如果否，则不做调整。
CN2012102581132A 2012-07-25 2012-07-25 高速输入输出接口的接收电路 Pending CN102801411A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012102581132A CN102801411A (zh) 2012-07-25 2012-07-25 高速输入输出接口的接收电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012102581132A CN102801411A (zh) 2012-07-25 2012-07-25 高速输入输出接口的接收电路

Publications (1)

Publication Number Publication Date
CN102801411A true CN102801411A (zh) 2012-11-28

Family

ID=47200400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102581132A Pending CN102801411A (zh) 2012-07-25 2012-07-25 高速输入输出接口的接收电路

Country Status (1)

Country Link
CN (1) CN102801411A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080120453A1 (en) * 2006-11-22 2008-05-22 Nagasawa Yuuichi Image processing apparatus and method of transmitting reference clock
CN101950278A (zh) * 2010-09-21 2011-01-19 昆山芯视讯电子科技有限公司 高速低功耗串行通信数据接收接口架构
CN101997629A (zh) * 2009-08-17 2011-03-30 瑞萨电子株式会社 发送接收装置及其工作方法
CN202798647U (zh) * 2012-07-25 2013-03-13 苏州亮智科技有限公司 高速输入输出接口的接收电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080120453A1 (en) * 2006-11-22 2008-05-22 Nagasawa Yuuichi Image processing apparatus and method of transmitting reference clock
CN101997629A (zh) * 2009-08-17 2011-03-30 瑞萨电子株式会社 发送接收装置及其工作方法
CN101950278A (zh) * 2010-09-21 2011-01-19 昆山芯视讯电子科技有限公司 高速低功耗串行通信数据接收接口架构
CN202798647U (zh) * 2012-07-25 2013-03-13 苏州亮智科技有限公司 高速输入输出接口的接收电路

Similar Documents

Publication Publication Date Title
US20110084736A1 (en) Architecture for controlling clock characteristics
CN103051332A (zh) 半导体装置、接收器、发送器、收发器和通信系统
US9036755B2 (en) Circuits and methods for time-average frequency based clock data recovery
CN106067787A (zh) 一种应用于电荷泵系统的时钟产生电路
CN103269220A (zh) 基于数字琐相环的nfc有源负载调制的时钟恢复电路
US20150180649A1 (en) Compact low-power fully digital cmos clock generation apparatus for high-speed serdes
CN101604182B (zh) 自动调整时钟频率的方法以及时钟频率调整电路
KR102281075B1 (ko) 인터페이스 시스템
CN102769455A (zh) 高速输入输出接口及其接收电路
Lee et al. A 5.4/2.7/1.62-Gb/s receiver for DisplayPort version 1.2 with multi-rate operation scheme
EP3024141B1 (en) Interpolator systems and methods
CN103092256A (zh) 时钟频率调整电路及其时钟频率调整方法
US8782458B2 (en) System and method of data communications between electronic devices
CN202798647U (zh) 高速输入输出接口的接收电路
CN102801411A (zh) 高速输入输出接口的接收电路
KR101610625B1 (ko) 물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법
CN205811975U (zh) 应用于电荷泵系统的时钟产生电路
CN108271088B (zh) 光模块的cdr带宽调整方法及装置
CN107733402B (zh) 面向近阈值低电压的时序监测单元及监测系统
CN202841098U (zh) 高速输入输出接口及其接收电路
CN106505997A (zh) 时脉与数据恢复电路及时脉与数据恢复方法
CN205407759U (zh) 时钟占空比调整装置
CN104702270B (zh) 一种延迟锁相环及其更新控制方法
CN105490678A (zh) 一种锁相环智能抗干扰和快速捕获的方法及电路
CN207184456U (zh) 一种产生高频特定序列脉冲的系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121128