CN102790409A - 充放电装置 - Google Patents

Abstract

本发明提出的充放电装置之一，包含电流产生电路，包含第一和第二晶体管，用于产生参考电流；充电电路，包含耦接至第一晶体管的第三晶体管，依据参考电流产生充电电流以对负载充电；放电电路，包含耦接至第二晶体管的第四晶体管，依据参考电流产生放电电流以对负载放电；以及信号处理电路，包含耦接于第一和第二晶体管的第一输入端、用于耦接至负载的第二输入端以及耦接至第一和第三晶体管的输出端，用于放大第一输入端和第二输入端的信号差值以调整充电电路的充电电流及/或放电电路的放电电流。

Description

充放电装置

技术领域

本发明涉及一种电路装置，尤其是涉及一种可对负载进行充电和放电的电路装置。

背景技术

充放电装置主要由充电电路和放电电路所组成，例如，充电泵(chargepump)电路，因其架构简单，而被广泛的使用于各种应用中。举例而言，充电泵电路可搭配相位检测器(phase detector)、回路滤波器(loop filter)和电压控制振荡器(voltage-controlled oscillator)等元件，而应用于锁相回路(phase-locked loop)的设计中。

在锁相回路中，充电泵电路可设置为输出相同的充电电流和放电电流。当充电时间较放电时间长时，充电泵电路对回路滤波器充电，回路滤波器的输出电压升高，而使电压控制振荡器的输出信号频率升高，因而升高锁相回路的输出信号频率。反之，当充电时间较放电时间短时，充电泵电路对回路滤波器进行放电，回路滤波器的输出电压降低，而使电压控制振荡器的输出信号频率降低，因而降低锁相回路的输出信号频率。

因此，当欲固定锁相回路的输出信号频率时，可将充电泵电路的充电时间和放电时间设置为相同，以固定回路滤波器的输出电压、电压控制振荡器的输出信号频率和锁相回路的输出信号频率。然而，即使充电泵电路的充电时间和放电时间设置为相同，但因电路设计或制程偏移等因素，充电泵电路有时仍无法产生相同的充电电流和放电电流，而造成回路滤波器的输出具有抖动信号(jitter)，因而使电压控制振荡器的输出信号频率和锁相回路的输出信号频率具有杂讯而影响效能。此外，实际电路中常会使用多组的充电泵电路，使充电电流和放电电流间的差异更为扩大，而使抖动信号所造成影响更为严重。

发明内容

有鉴于此，如何降低充放电装置的充电电流和放电电流之间的差异，以降低抖动信号对效能的影响，实为业界有待解决的问题。

为了解决上述问题，本说明书提供了一种充放电装置的实施例，包含有：一电流产生电路，包含有一第一晶体管和一第二晶体管，用于产生一参考电流；一充电电路，包含有耦接至该第一晶体管的一第三晶体管，依据该参考电流产生一充电电流，用于对一负载进行充电；一放电电路，包含有耦接至该第二晶体管的一第四晶体管，依据该参考电流产生一放电电流，用于对该负载进行放电；以及一信号处理电路，包含有耦接于该第一晶体管和该第二晶体管的一第一输入端、用于耦接至该负载的一第二输入端、以及耦接至该第一晶体管和该第三晶体管的一输出端，用于放大该第一输入端和该第二输入端的一信号差值以于该输出端产生一控制信号，并利用该控制信号调整该充电电路的该充电电流及/或该放电电路的该放电电流。

本说明书另提供了一种充放电装置的实施例，包含有：一电流产生电路，包含有一第一晶体管和一第二晶体管，用于产生一参考电流；一充电电路，包含有耦接至该第一晶体管的一第三晶体管，依据该参考电流产生一充电电流，用于对一负载进行充电；一放电电路，包含有耦接至该第二晶体管的一第四晶体管，依据该参考电流产生一放电电流，用于对该负载进行放电；以及一信号处理电路，包含有耦接于该第一晶体管和该第二晶体管的一第一输入端、用于耦接至该负载的一第二输入端、以及耦接至该第二晶体管和该第四晶体管的一输出端，用于放大该第一输入端和该第二输入端的一信号差值以于该输出端产生一控制信号，以调整该充电电路的该充电电流及/或该放电电路的该放电电流。

本说明书另提供了一种充放电装置的实施例，包含有：一电流产生电路，包含有一第一晶体管和一第二晶体管，用于产生一参考电流；一充电电路，包含有耦接至该第一晶体管的一第三晶体管，依据该参考电流产生一充电电流，用于对一负载进行充电；一放电电路，包含有耦接至该第二晶体管的一第四晶体管，依据该参考电流产生一放电电流，用于对该负载进行放电；一电压调整电路，包含有用于耦接于该负载的一第一端点，以及一第二端点，耦接至该第一及该第二晶体管的至少其中之一与该第三及该第四晶体管的至少其中之一，用于降低该第一端点与该第二端点之间的电压差值；以及一偏压电路，用于输出一控制信号至该第一及该第二晶体管的至少其中之一与该第三及该第四晶体管的至少其中之一，使该第一、该第二、该第三、及/或该第三晶体管呈现导通状态。

本说明书另提供了一种充放电装置的实施例，包含有一电流产生电路，包含有一第一晶体管和一第二晶体管，用于产生一参考电流；一充电电路，包含有耦接至该第一晶体管的一第三晶体管，依据该参考电流产生一充电电流，用于对一负载进行充电；一放电电路，包含有耦接至该第二晶体管的一第四晶体管，依据该参考电流产生一放电电流，用于对该负载进行放电；以及一信号处理电路，包含有耦接至该充电电路及/或该放电电路的一第一端、耦接至该电流产生电路的一第二端、以及耦接至该第三晶体管及/或该第四晶体管的一第三端，用于依据该第一端的一信号值于该第二端产生一第一控制信号，以调整该电流产生电路的该参考电流，并依据该参考电流于该第三端产生一第二控制信号，以调整该充电电路的该充电电流及/或该放电电路的该放电电流。

上述实施例的优点之一在于能降低充放电装置的充电电流和放电电流间的差异。

上述实施例的另一优点在于电路架构简单，而能精简硬件设计。

附图说明

图1为本发明充放电系统的一实施例简化后的示意图。

图2为本发明充放电系统的另一实施例简化后的示意图。

图3为本发明充放电系统的另一实施例简化后的示意图。

图4为图3中电流源和偏压电路的另一实施例简化后的示意图。

具体实施方式

以下将配合相关图式来说明本发明的实施例。在这些图式中，相同的标号表示相同或类似的元件或流程步骤。

在说明书及权利要求中使用了某些词汇来指称特定的元件。所属领域中具有通常知识者应可理解，可能会有不同的名词用于称呼同样的元件。本说明书及权利要求的范围并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的基准。在通篇说明书及权利要求中所提及的「包含...」为开放式的用语，应解释为「包含但不限定于...」。另外，「耦接」一词包含任何直接及间接的连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接连接(包含通过电性连接、有线/无线传输、或光学传输等信号连接方式)于第二装置，或通过其他装置或连接手段间接的电性或信号连接至第二装置。

图1为本发明一实施例的充放电系统100简化后的示意图，充放电系统100包含有参考电流产生电路110、充电泵电路130和信号处理电路150，以对负载170进行充电和放电。参考电流产生电路110包含有电流源112以及晶体管114、116和118，充电泵电路130包含有晶体管132和134以及开关136和138，信号处理电路150包含有放大器152。

在参考电流产生电路110中，电流源112的一端耦接至第一电位V1，另一端耦接至晶体管114，以提供参考电流Iref，电流源112可采用现有的电流源电路架构或者采用适当的主动及/或被动元件组合而成。在本实施例中，当第一电位V1的电压及/或电流源112与晶体管114耦接处的电压变动时，电流源112所输出的参考电流Iref仍然固定或仅有细微的变化。在另一实施例中，当第一电位V1的电压及/或电流源112与晶体管114耦接处的电压变化时，参考电流产生电路110中采用其他电路补偿参考电流Iref的变化值，使参考电流产生电路110仍能产生一个固定的参考电流。在另一实施例中，参考电流产生电路110中不采用其他电路补偿参考电流Iref因上述的电压变化所产生的差异。在另一实施例中，电流源112会输出变动的参考电流Iref，并且对应的调整参考电流产生电路110、充电泵电路130及/或信号处理电路150的电路架构。

在本实施例中，晶体管114和118采用N通道场效晶体管(field-effecttransistor，FET)，而晶体管116采用P通道FET，以便于说明。在另一实施例中，晶体管114、116和118可以分别采用合适的晶体管架构、或者采用适当的主动或被动元件所组合成的电路，例如，双极型晶体管、场效晶体管、迭接式晶体管、或晶体管与电阻所组成的电路等方式实施。

晶体管114的源极(source)耦接至第二电位V2，晶体管114的漏极(drain)和栅极(gate)耦接至电流源112。晶体管116的源极耦接至第三电位V3，晶体管116的栅极耦接至信号处理电路150的输出端155，而晶体管116的漏极耦接至晶体管118的漏极。晶体管118的源极耦接至第四电位V4，而晶体管118的栅极耦接至晶体管114的栅极。

在本实施例的充电泵电路130中，晶体管132采用P通道FET，而晶体管134采用N通道FET，以便于说明。在另一实施例中，晶体管132和134也可以分别或者配合晶体管114、116和118，而采用合适的晶体管架构、或者采用适当的主动或被动元件所组合成的电路。

晶体管132的源极耦接至第五电位V5，晶体管132的栅极耦接至信号处理电路150的输出端155，而晶体管132的漏极耦接至开关136。晶体管134的源极耦接至第六电位V6，晶体管134的栅极耦接至晶体管114和118的栅极，而晶体管134的漏极耦接至开关138。

开关136和138分别耦接至负载170，并且开关136和138可以采用适当的主动及/或被动元件所组合成的电路。当开关136短路而开关138开路时，充电泵电路130经由晶体管132和开关136而对负载170进行充电。当开关136开路而开关138短路时，充电泵电路130将负载170经由开关138和晶体管134而进行放电。因此，充电泵电路130的上半部设置为充电电路，而下半部设置为放电电路。

信号处理电路150可依据参考电流产生电路110和充电泵电路130的信号值(例如电流I1-I6、晶体管116的漏极电压值、及/或耦接至负载170处的电压值Vc等)产生控制信号，以调整晶体管116的漏极所输出的电流I1、晶体管118的漏极所输入的电流I2、晶体管132的漏极所输出的电流I4、及/或晶体管118的漏极所输入的电流I5，以降低充电电流Ic和放电电流Id之间的差距。

在另一实施例中，信号处理电路150可依据充电泵电路130的信号值产生控制信号，以调整晶体管116的漏极所输出的电流I1及/或晶体管118的漏极所输入的电流I2。信号处理电路150依据电流I1或I2产生控制信号，以调整晶体管132的漏极所输出的电流I4及/或晶体管134的漏极所输入的电流I5，并藉此降低充电电流Ic和放电电流Id之间的差距。

在本实施例的信号处理电路150中，放大器152采用电压输入和电压输出的放大器。输入端151耦接至晶体管116和118的漏极，输入153耦接至负载170，而输出端155耦接至晶体管116的栅极和晶体管132的栅极。

放大器152依据输入端151和输入端153的电压差值，于输出端155输出放大后的电压差值作为控制信号，用于调整晶体管116和晶体管132的栅极电压和漏极所输出的电流I1及I4，并且藉此降低输入端151和输入端153间的电压差值，在理想状态下，使输入端151和输入端153间的电压差值趋近于0。在另一实施例中，放大器152依据输入端151和输入端153的电压差值，产生多个控制信号以分别调整晶体管116和晶体管132的栅极电压和漏极所输出的电流I1及I4，并且藉此降低输入端151和输入端153间的电压差值。

在一实施例中，耦接至晶体管116和118的漏极的输入端151系放大器152的正端，而耦接至负载170的输入153系放大器152的负端，放大器152系一高倍率的放大器(例如，运算放大器)。于此时，放大器152、晶体管132和开关136形成一负反馈回路。运作于此状态下的放大器152将会迫使其正负端的电压趋近于相等，即所谓的虚拟短路(virtual short)。此时，将可确保晶体管132、116的漏极电压趋近于相等。此外，放大器152亦利用其高倍率的放大能力将其正负端的极微小的电压差异放大后提供作为晶体管132的栅极控制电压，以稳定该负反馈回路。请注意到，通过该负反馈机制，放大器152自动调整出一最佳电压以作为晶体管132的栅极控制电压。而晶体管132的栅极控制电压，亦得作为晶体管116的栅极控制电压。如此一来，可以确保晶体管116、132的各极电压均相等(或趋近于相等)，则其电流(I1、I4)亦会相等。进而确保充电电流Ic等于放电电流Id。

放大器150通常运作于一定范围的输入电压，因此，在图1的实施例中，当放大器150的输入端151及/或和输入端153的电压位于预设的范围时，输入端151和输入端153的电压差值可降低至趋近于0，当放大器150的输入端151及/或和输入端153的电压未位于预设的范围时，输入端151和输入端153间可能仍旧具有电压差值。

在另一实施例中，信号处理电路150可以采用电流输入和电流输出的放大器、电流输入和电压输出的放大器、电压输入和电流输出的放大器、或依需求选用电流或电压输入/电流或电压输出的放大器等方式，并配合其他电路，以调整晶体管116和晶体管132的栅极电压和漏极所输出的电流I1及I4。

在本实施例中，将晶体管114、116、118、132和134的尺寸设置为匹配，以产生实质上相同的充电电流和放电电流。例如，将晶体管114、116、118、132和134设置为具有实质上相同的氧化物厚度和实质上相同的通道宽度与通道长度比等参数。在另一实施例中，可适当的分别设置晶体管114、116、118、132和134的通道宽度与通道长度比和氧化物厚度等参数，使充放电系统100能产生实质上相同的充电电流和放电电流。例如，将晶体管116、118、132和134的通道长度设置为相同，并将分别晶体管116、118、132及/或134的通道宽度设置为晶体管114的通道宽度的倍数或部分比例，以将晶体管116的漏极所输出的电流I1、晶体管118的漏极所输入的电流I2、晶体管132的漏极所输出的电流I3、及/或晶体管134的漏极所输入的电流I4设置为参考电流Iref的倍数或参考电流Iref的部分比例。

在本实施例中，将第一电位V1、第三电位V3和第五电位V5设置为相同的电压值(例如，耦接至VDD＝3V)，并将第二电位V2、第四电位V4、第六电位V6和第七电位V7设置为另一相同的电压值(例如，耦接至地＝0V)。在另一实施例中，可配合参考电流产生电路110、充电泵电路130及/或信号处理电路150的架构或者配合其他电路，而分别将第一至第七电位设置为相同或不同的适当电压值。

在本实施例中，参考电流产生电路110中的晶体管118的漏极所输入的电流I2等于参考电流Iref。在理想状态下，流入放大器152的输入端151的电流I3等于0，或者电流I3的电流值很小，因此晶体管116的漏极所输出的电流I1实质上等于晶体管118的漏极所输入的电流I2。

当开关136为短路而开关138为开路时，充放电系统100通过晶体管132和开关136以充电电流Ic对负载170进行充电。当理想状态下，流入放大器152的输入端153的电流I6等于0，或者电流I6的电流值很小，因此，充电泵电路130对负载170所输出的充电电流Ic实质上等于晶体管132的漏极所输出的电流I4。

当开关136为开路而开关138为短路时，充放电系统100通过晶体管134和开关138以放电电流Id对负载170进行放电。当理想状态下，流入放大器152的输入端153的电流I6等于0，或者电流I6的电流值很小，因此，充电泵电路130由负载170所输入的充电电流Id实质上等于晶体管134的漏极所输入的电流I5。

当充放电系统100对负载170进行充电时，由于晶体管116和晶体管132的源极所耦接的第三电位V3和第五电位V5相等，晶体管116和晶体管132的栅极皆偏压于相同的电压值，并且晶体管116的漏极所耦接的输入端151的电压值和晶体管132的漏极所耦接的输入端153的电压值实质上相等。因此，晶体管132的漏极所输出的电流I4实质上等于晶体管116的漏极所输出的电流I1。亦即，充电泵电路130对负载170所输出的充电电流Ic实质上等于晶体管132的漏极所输出的电流I4，并且实质上等于晶体管116的漏极所输出的电流I1。

当充放电系统100对负载170进行放电时，由于晶体管118的源极耦接的第四电位V4和晶体管134的源极耦接的第六电位V6相等，晶体管118和晶体管134的栅极皆偏压于相同的电压值，并且晶体管118的漏极所耦接的输入端151的电压值和晶体管134的漏极所耦接的输入端153的电压值实质上相等。因此，晶体管134的漏极所输入的电流I5实质上等于晶体管118的漏极所输入的电流I2。亦即，充电泵电路130由负载170所输入的放电电流Id实质上等于晶体管134的漏极所输入的电流I5，并且实质上等于晶体管118的漏极所输入的电流I2。

因此，充电泵电路130充电时对负载170所输出的充电电流Ic实质上等于晶体管116的漏极所输出的电流I1，而充电泵电路130放电时由负载170所输入的充电电流Id实质上等于晶体管118的漏极所输入的电流I2，并且晶体管116的漏极所输出的电流I1实质上等于晶体管118的漏极所输入的电流I2。因此，充放电系统100可以具有实质上相同的充电电流Ic和放电电流Id。

简言之，本实施利中利用参考电流产生电路110的电流源112所产生的参考电流Iref作为电流参考基准，并通过电流镜的机制使得流经晶体管118的电流I2等于或趋近于参考电流Iref，又电流I3趋近于零，故电流I1等于I2，并且等于参考电流Iref。于放电时，晶体管118、134的各极电压均相等，电流I5等于I2，则放电电流Id(即，流经晶体管134的电流I5)等于参考电流Iref。而于充电时，晶体管116、132的各极电压均相等，电流I4等于I1，则充电电流Ic(即，流经晶体管132的电流I4)亦等于参考电流Iref。故可确保充放电系统100的充放电电流均相等。

若负载170的电压Vc改变时，输入端151和153的电压值短时间内可能会不相等。此时，当充放电系统100对负载170进行充电时，放大器152会放大输入端151和153的电压差值以产生控制信号，并输出至晶体管116和132的栅极，以调整晶体管116和132的漏极所输出的电流I1和I4。当充放电系统100对负载170进行放电时，放大器152放大输入端151和153的电压差值以产生控制信号，并输出至晶体管116的栅极，以调整晶体管116的漏极所输出的电流I1，亦即调整晶体管118和134的漏极所输入的电流I2和I5。因此，能够降低晶体管132漏极所输出的电流I4和晶体管134的漏极所输入的电流I5间的差异，亦即降低充电电流Ic和放电电流Id间的差异。

在另一实施例中，信号处理电路150中可采用电流输入形式的放大器152，此时由于流入放大器输入端151和153的电流不为0，可以适当的修改晶体管116、118、132和134的通道宽度与通道长度比，或者配合使用其他的电路和上述架构一并使用，使充放电系统100能降低充电电流Ic和放电电流Id间的差异。

在另一实施例中，放大器152的输出端155改为耦接至晶体管118和134的栅极，并可搭配使用其他的电路和上述架构一并使用，使充放电系统100能降低充电电流Ic和放电电流Id间的差异。

在另一实施例中，放大器152将输入端151和输入端153的电压差值放大后再与一预设的电压值相结合后，用于调整晶体管116和晶体管132的栅极电压和漏极所输出的电流I1及I4，及/或用于调整晶体管118和晶体管134的栅极电压和漏极所输入的电流I2及I5。

在另一实施例中，放大器152的放大倍率设置为2倍以上。在较佳的实施例中，放大器152的放大倍率设置为10倍以上。此外，在另一实施例中，放大器152使用多个放大器组合而成。

在另一实施例中，放大器152的输入端153和负载170间另设置电压缓冲器或电流缓冲器等电路，使系统更为稳定。电压缓冲器或电流缓冲器可以采用适当的主动及/或被动元件所组成，例如，使用放大器组成的电压跟随器或电流跟随器等元件。

在上述实施例中，放大器152的输出端155耦接于参考电流产生电路110及/或充电泵电路130中晶体管的控制端(例如，FET的栅极或双极型晶体管的基极)，以调整充电泵电路130的充电电流Ic和放电电流Id。在另一实施例中，可以配合适当的电路设计，将放大器152的输出端155耦接至参考电流产生电路110及/或充电泵电路130中晶体管的漏极、源极及/或栅极，用于调整充电泵电路130的充电电流Ic和放电电流Id。

在另一实施例中，充放电系统100包含有多个电流产生电路，以分别对充电泵电路130的充电电路部分和放电电路部分提供参考电流，并且信号处理电路150中可使用一个或多个的放大器，以依据各个放大器两端的电压差值产生放大信号后，分别调整充电泵电路130的充电电路部分和放电电路部分的电流，而能使充放电系统100达到降低充电电流Ic和放电电流Id间差异的功能。

参考电流产生电路、充电泵电路和信号处理电路可以分别的或搭配的采用合适的架构，例如，在参考电流产生电路及/或充电泵电路中采用威尔森电流镜(Wilson current mirror)、增益型(gain boosted)或迭接(cascode)的电流镜架构等。

图2为本发明另一实施例的充放电系统200简化后的示意图，充放电系统200包含有参考电流产生电路210、充电泵电路230和信号处理电路250，以对负载270进行充电和放电。参考电流产生电路210包含有电流源211以及晶体管212-224，充电泵电路230包含有晶体管231-234以及开关236和238，信号处理电路250包含有放大器252，放大器252具有输入端251和253、以及输出端255。

充放电系统200的运作方式与图1中的充放电系统100相似，参考电流产生电路210用于提供参考电流，充电泵电路230用于对负载270提供充电电流Ic和放电电流Id，信号处理电路250将输入端251和253的信号差值放大后，用于调整参考电流产生电路210和充电泵电路230中晶体管的栅极电压，以调整充电泵电路230的充电电流Ic和放电电流Id，而能降低充电电流Ic和放电电流Id间差异。

在本实施例中，充放电系统200采用额外的电路架构设计以提供稳定的电流输出。例如，参考电流产生电路210和充放电电路230采用了迭接的电流镜架构，以降低通道长度调变效应(channel length modulation)的影响，而能提供稳定的电流输出，使充放电系统200能进一步达到降低充电电流Ic和放电电流Id间差异的功能。

此外，可将电位V1至V13分别设置为相同或不同的适当电压值、调整各个晶体管的通道宽度与通道长度比等方式、及/或将充放电系统200与上述各实施例进行搭配，以达到降低充电电流Ic和放电电流Id间差异的功能。

图3为本发明另一实施例的充放电系统300简化后的示意图，充放电系统300包含有参考电流产生电路310、充电泵电路330和信号处理电路350，以对负载370进行充电和放电。参考电流产生电路310包含有电流源312以及晶体管314、316和318，充电泵电路330包含有晶体管332和334以及开关336和338。本实施例中，参考电流产生电路310和充电泵电路330与图1的实施例采用相同的架构以简化说明，其运作方式可参考以上的说明而不再赘述。

信号处理电路350包含有电压调整电路351和偏压电路355。电压调整电路351可以直接耦接、采用电压缓冲器或者适当的主动及/或被动元件所组成的电压调整电路以耦接于端点352和353之间，使电压调整电路351的两端点352和353的电压能够实质上相等，或者使端点352和353之间的电压差值能够降低，而且阻隔端点352及353之间的电流流通，亦即，使电流I3、I6趋近于零。

偏压电路355可采用主动及/或被动元件所组成电路，以产生固定或可变动的电压值，使晶体管316及/或332能运作于导通状态(例如，运作于饱和区及/或线性区)。在一实施例中，偏压电路355可依据负载370的电压Vc而改变输出电压，以调整晶体管316和晶体管332的栅极电压和漏极所输出的电流I1及I4，而能降低充电电流Ic和放电电流Id间差异。

偏压电路355亦可与参考电流产生电路310相结合，以调整晶体管316和晶体管332的栅极电压和漏极所输出的电流I1及I4，而能降低充电电流Ic和放电电流Id间差异。例如，图4为图3中电流源312和偏压电路355的另一实施例简化后的示意图。偏压电路355包含有晶体管410，晶体管410的源极耦接至电流源312，晶体管410的栅极和漏极耦接至图3中晶体管316和332的栅极，并且图3中晶体管314的漏极改为耦接至晶体管410的漏极。在本实施例中，通过将晶体管316和晶体管332的源极所耦接的第三电位V3和第五电位V5设置为实质上相等(例如，皆设置为Vdd)、将晶体管318的源极耦接的第四电位V4和晶体管334的源极耦接的第六电位V6设置为实质上相等(例如，皆设置为接地)、将电压调整电路351的两端点352和353之间的电压差值降低、以及将晶体管410、314、316、318、332和334的栅极电压设置为实质上相等，而能够降低充电电流Ic和放电电流Id间差异。

在说明书及图示中，各个元件的数量、位置和连接关系等仅为示意性的叙述与绘制，并且图示中省略了其他的电路、元件和连接关系，以简化说明。所属领域中具有通常知识者应可理解，说明书中各个元件能以一个或多个的元件实施，或者说明书中多个元件的功能也可由同一元件实施，而皆属本发明的涵盖范围。在说明书和图示中，某些信号、元件、电路、流程或操作方法等仅以电压或者电流的方式描述，但所属领域中具有通常知识者应可理解，以电压型式和电流形式的实施方式，皆能够通过适当的转换而达成本发明的功效。此外，以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化、修饰与组合，皆应属本发明的涵盖范围。

Claims (23)

1.一种充放电装置，其特征在于，包含有：

一电流产生电路，包含有一第一晶体管和一第二晶体管，用于产生一参考电流；

一充电电路，包含有耦接至该第一晶体管的一第三晶体管，依据该参考电流产生一充电电流，用于对一负载进行充电；

一放电电路，包含有耦接至该第二晶体管的一第四晶体管，依据该参考电流产生一放电电流，用于对该负载进行放电；以及

一信号处理电路，包含有耦接于该第一晶体管和该第二晶体管的一第一输入端、用于耦接至该负载的一第二输入端、以及耦接至该第一晶体管和该第三晶体管的一输出端，用于放大该第一输入端和该第二输入端的一信号差值以于该输出端产生一控制信号，并利用该控制信号调整该充电电路的该充电电流及/或该放电电路的该放电电流。

2.如权利要求1所述的充放电装置，其特征在于，该信号处理电路将该控制信号与一预设的电压值或电流值结合，以调整该充电电路的该充电电流及/或该放电电路的该放电电流。

3.如权利要求1所述的充放电装置，其特征在于，该信号处理电路利用该控制信号调整该第一晶体管及/或该第三晶体管的输入电流或输出电流，以调整该充电电路的该充电电流及/或该放电电路的该放电电流。

4.如权利要求1所述的充放电装置，其特征在于，该信号处理电路利用该控制信号调整该第一、该第二和该第四晶体管的输入电流或输出电流，以调整该充电电路的该充电电流及/或该放电电路的该放电电流。

5.如权利要求1所述的充放电装置，其特征在于，该控制信号为该信号差值的2倍以上。

6.如权利要求1至5中任一项所述的充放电装置，其特征在于，另包含有：

一电压缓冲器或一电流缓冲器，设置于该信号处理电路的该第二端与该负载之间。

7.一种充放电装置，其特征在于，包含有：

一电流产生电路，包含有一第一晶体管和一第二晶体管，用于产生一参考电流；

一充电电路，包含有耦接至该第一晶体管的一第三晶体管，依据该参考电流产生一充电电流，用于对一负载进行充电；

一放电电路，包含有耦接至该第二晶体管的一第四晶体管，依据该参考电流产生一放电电流，用于对该负载进行放电；以及

一信号处理电路，包含有耦接于该第一晶体管和该第二晶体管的一第一输入端、用于耦接至该负载的一第二输入端、以及耦接至该第二晶体管和该第四晶体管的一输出端，用于放大该第一输入端和该第二输入端的一信号差值以于该输出端产生一控制信号，以调整该充电电路的该充电电流及/或该放电电路的该放电电流。

8.如权利要求7所述的充放电装置，其特征在于，该信号处理电路将该控制信号与一预设的电压值或电流值结合，以调整该充电电路的该充电电流及/或该放电电路的该放电电流。

9.如权利要求7所述的充放电装置，其特征在于，该信号处理电路利用该控制信号调整该第二晶体管及/或该第四晶体管的输入电流或输出电流，以调整该充电电路的该充电电流及/或该放电电路的该放电电流。

10.如权利要求7所述的充放电装置，其特征在于，该信号处理电路利用该控制信号调整该第一、该第二和该第三晶体管的输入电流或输出电流，以调整该充电电路的该充电电流及/或该放电电路的该放电电流。

11.如权利要求7所述的充放电装置，其特征在于，该控制信号为该信号差值的2倍以上。

12.如权利要求7至11中任一项所述的充放电装置，其特征在于，另包含有：

一电压缓冲器或一电流缓冲器，设置于该信号处理电路的该第二端与该负载之间。

13.一种充放电装置，其特征在于，包含有：

一电流产生电路，包含有一第一晶体管和一第二晶体管，用于产生一参考电流；

一充电电路，包含有耦接至该第一晶体管的一第三晶体管，依据该参考电流产生一充电电流，用于对一负载进行充电；

一放电电路，包含有耦接至该第二晶体管的一第四晶体管，依据该参考电流产生一放电电流，用于对该负载进行放电；

一电压调整电路，包含有用于耦接于该负载的一第一端点，以及一第二端点，耦接至该第一及该第二晶体管的至少其中之一与该第三及该第四晶体管的至少其中之一，用于降低该第一端点与该第二端点之间的电压差值；以及

一偏压电路，用于输出一控制信号至该第一及该第二晶体管的至少其中之一与该第三及该第四晶体管的至少其中之一，使该第一、该第二、该第三、及/或该第三晶体管呈现导通状态。

14.如权利要求13所述的充放电装置，其特征在于，该偏压电路利用该控制信号调整该第一晶体管及/或该第三晶体管的输入电流或输出电流，以调整该充电电路的该充电电流及/或该放电电路的该放电电流。

15.如权利要求13所述的充放电装置，其特征在于，该偏压电路利用该控制信号调整该第二及/或该第四晶体管的输入电流或输出电流，以调整该充电电路的该充电电流及/或该放电电路的该放电电流。

16.如权利要求14或15所述的充放电装置，其特征在于，该偏压电路将该控制信号与一预设的电压值或电流值结合，以调整该充电电路的该充电电流及/或该放电电路的该放电电流。

17.如权利要求13所述的充放电装置，其特征在于，该偏压电路依据该负载的一电压值以产生该控制信号。

18.一种充放电装置，其特征在于，包含有：

一电流产生电路，包含有一第一晶体管和一第二晶体管，用于产生一参考电流；

一充电电路，包含有耦接至该第一晶体管的一第三晶体管，依据该参考电流产生一充电电流，用于对一负载进行充电；

一放电电路，包含有耦接至该第二晶体管的一第四晶体管，依据该参考电流产生一放电电流，用于对该负载进行放电；以及

一信号处理电路，包含有耦接至该充电电路及/或该放电电路的一第一端、耦接至该电流产生电路的一第二端、以及耦接至该第三晶体管及/或该第四晶体管的一第三端，用于依据该第一端的一信号值于该第二端产生一第一控制信号，以调整该电流产生电路的该参考电流，并依据该参考电流于该第三端产生一第二控制信号，以调整该充电电路的该充电电流及/或该放电电路的该放电电流。

19.如权利要求18所述的充放电装置，其特征在于，该信号处理电路将该二控制信号与一预设的电压值或电流值结合，以调整该充电电路的该充电电流及/或该放电电路的该放电电流。

20.如权利要求18所述的充放电装置，其特征在于，该信号处理电路利用该第一控制信号调整该第一晶体管及/或该第二晶体管的输入电流或输出电流，以调整该充电电路的该充电电流及/或该放电电路的该放电电流。

21.如权利要求18所述的充放电装置，其特征在于，该信号处理电路利用该第二控制信号调整该第三晶体管及/或该第四晶体管的输入电流或输出电流，以调整该充电电路的该充电电流及/或该放电电路的该放电电流。

22.如权利要求18所述的充放电装置，其特征在于，该控制信号为该信号差值的2倍以上。

23.如权利要求18至22中任一项所述的充放电装置，其特征在于，另包含有：

一电压缓冲器或一电流缓冲器，设置于该信号处理电路的该第二端与该负载之间。

Images