CN102790077B - 一种绝缘栅双极型晶体管 - Google Patents

Abstract

一种绝缘栅双极型晶体管，属于功率半导体器件技术领域。本发明通过离子注入或杂质扩散方式在传统绝缘栅双极型晶体管的P⁺体区（6）中引入带有受主能级的深能级杂质（12）。在室温下，P⁺体区（6）中引入的深能级杂质（12）只有少部分电离，对器件正向导通工作的影响可以忽略。当器件内有大电流流过时，器件产生热损耗增大，深能级杂质（12）的电离率会随着器件温度的升高而增大，提高了IGBT器件中寄生NPNP晶闸管结构中NPN管基区有效掺杂浓度，降低了NPN管发射极注入效率γ，进而降低NPN管共基极放大系数α_NPN，可避免因α_NPN+α_PNP≥1而使器件寄生的晶闸管开启，器件因失去栅控能力无法关断而最终烧毁的后果，最终达到增大器件的正向安全工作区，提高器件可靠性的目的。

Description

一种绝缘栅双极型晶体管

技术领域

本发明属于功率半导体器件技术领域，涉及绝缘栅双极型晶体管（IGBT）器件结构及其制备方法。

背景技术

绝缘栅双极型晶体管（IGBT）是一种新型的功率半导体器件。它既具有MOSFET的输入阻抗高、驱动功率小、驱动电路简单、开关速度高的优点，又具有双极晶体管的电流密度大、饱和压降低、电流处理能力强的优点。因此，IGBT具有高压、大电流、高速的三大特点，这是其他功率器件所不能比拟的。IGBT作为功率开关管或功率输出管广泛应用于电磁炉、UPS不间断电源、汽车电子点火器、三相电动机变频器、电焊机开关电源等产品中，现已成为电力电子领域的主流产品之一。

传统的IGBT器件结构如图1所示，由N⁺源区7、P型基区5/P⁺体区6、N^-漂移区4/N⁺缓冲区3和P⁺集电区2形成器件内部寄生晶闸管的PNPN四层结构，其等效电路如图2所示。这个寄生的PNPN四层晶闸管结构可以看做一个PNP晶体管和一个NPN晶体管的连接。当两个晶体管的共基极放大系数之和大于1，即α_NPN+α_PNP≥1时，就会触发IGBT内寄生晶闸管的开启，发生闩锁效应，使器件失去栅控能力，无法关断，器件温度不断升高，形成正反馈，最终导致器件烧毁，限制了器件的工作温度和正向安全工作区。

提高IGBT器件可靠性的常用方法是，采用自对准工艺形成P⁺体区6以减小P型基区5中横向电阻和寄生NPN晶体管共基极放大系数，但是P⁺体区6的注入剂量和能量都不能很大。注入能量过大，多晶硅栅电极10和栅氧9的掩蔽作用可能失效；由于采用自对准工艺进行注入，注入剂量过大，可能导致P⁺体区6向沟道区扩展严重，将严重影响器件的阈值电压和开启能量。这也限制了这种方法对器件可靠性的进一步提高。

发明内容

本发明的目的是提供一种抗闩锁效应的绝缘栅双机型晶体管，在不影响器件正向导通特性的前提下，使器件具有较高的可靠性。

本发明的核心思想是在传统绝缘栅双击型晶体管的P⁺体区6中引入带有受主能级的深能级杂质12，如图3所示。这些深能级杂质12的杂质能级位于导带底以下0.15eV，在常温下电离率比较低，对器件的阈值电压影响非常小。当器件工作在大电流下，器件温度升高，上述深能级杂质12的电离率将得到大幅提高，相当于提高了P⁺体区6的有效掺杂水平，提高了IGBT器件中寄生NPNP晶闸管结构中NPN管基区有效掺杂浓度，降低了NPN管发射极注入效率γ，进而降低NPN管共基极放大系数α_NPN，可避免因α_NPN+α_PNP≥1而使器件寄生的晶闸管开启，器件因失去栅控能力无法关断而最终烧毁。由于常温下P⁺体区6有效掺杂浓度与传统IGBT器件相差很小，对器件正向导通特性基本没有影响，但增大了器件的正向安全工作区，使得器件的可靠性得到提高。

本发明技术方案如下：

一种绝缘栅双极型晶体管，其结构如图3、4所示，包括金属化集电极1、P型集电区2、N⁺缓冲层3、N^-漂移区4、P⁺体区6、P型基区5、N⁺源区7、二氧化硅栅氧化层8、多晶硅栅电极9、二氧化硅场氧化层10、金属化发射极11；金属化集电极1位于P型集电区2的背面，N⁺缓冲层3位于P型集电区2的正面，且上方同N^-漂移区4相连；N⁺源区7和P⁺体区6二者并排位于金属化发射极12下方、且与金属化发射极12相连，其中P⁺体区6下方与N^-漂移区4直接相连，N⁺源区7同N^-漂移区4之间隔着P型基区5；N^-漂移区4、P型基区5和N⁺源区7三者与多晶硅栅电极9之间隔着二氧化硅栅氧化层8，多晶硅栅电极9与金属化发射极11之间隔着二氧化硅场氧化层10；所述P⁺体区6中引入了带有受主能级的深能级杂质12。

所述带有受主能级的深能级杂质12的杂质能级位于导带底以下0.15eV，以保证在常温下深能级施主杂质的电离率非常低，对器件常温下的阈值电压影响很小。

所述带有受主能级的深能级杂质12可以带有一个受主能级或多个受主能级，可以是铟（In）、钛（Ti）、铍（Be）、锌（Zn）或镍（Ni）。

所述二氧化硅栅氧化层8和多晶硅栅电极9构成的栅极结构可以是平面栅结构（如图3所示），也可以是沟槽栅结构（如图4所示）。

本发明的工作原理：

对于传统IGBT器件（如图1所示）中，由N^-漂移区4、P型基区5/P⁺体区6和N⁺源区7组成的寄生NPN晶体管，其共基极放大系数可表示为：α_NPN=γ_Eα_T，可见其受到发射结注入效率γ_E和基区输运系数α_T的影响。而其中，发射结注入效率γ_E可表示为：N_B和N_E分别表示寄生NPN晶体管的基区和发射区掺杂浓度，也就是P型基区5/P⁺体区6和N^-漂移区4的掺杂浓度。D_E是少子（电子）扩散系数，D_P是空穴在发射极的扩散系数，W是基区宽度，L_E是少子扩散长度。在常规IGBT器件中，α_NPN由于受到基区输运系数α_T的影响表现为正温度系数。N_B/N_E的温度系数由N_B决定，有下式当P⁺体区6引入带有受主能级的深能级杂质12后（如图3所示）后，当器件开启后，由于器件的功耗很大，器件温度升高，硅的禁带宽度变窄，此时P⁺型体区6中引入的深能级施主杂质12的能级距离导带底的距离减小，电离率将大大增加，有N_B(T)∝C_ion(T)∝T，其中C_ion(T)是已经电离的受主深能级杂质。随着引入深能级杂质12的浓度越高，C_ion(T)∝T的系数越大。所引入的深能级杂质12杂质能级位于导带底以下0.15eV，以确保在常温下，电离的受主深能级杂质12的浓度比较底，对器件的阈值电压的影响非常小，而随着器件温度的升高，将有大量深能级杂质电离。在经过优化后寄生NPN晶体管的共基极放大系数α_NPN将是负的温度系数。当温度升高时，α_NPN会减小，可避免因α_NPN+α_PNP≥1而使器件寄生的晶闸管开启。同时，P⁺体区6的有效掺杂浓度提高，进一步减小P型基区5/P⁺体区6中的横向电阻，也可减小寄生NPN晶体管的开启几率。图4是通过仿真工具MEDICI来验证本发明所提供的结构同传统IGBT结构正向导通特性的对比。在图中可以看到，在器件进入饱和区之前，器件处在较低温度下，两者的正向曲线基本重合。随着阳极电压的升高，器件温度会逐渐升高，采用传统结构的器件在9V左右发生失效，本发明提出的结构发生失效时的阳极电压比传统结构高20%左右（约11V），正向安全工作区得到了扩展。

附图说明

图1是传统IGBT的剖面结构示意图。

其中，1是金属化集电极、2是P型集电区、3是N⁺缓冲层、4是N^-漂移区、5是P型基区、6是P⁺体区、7是N⁺源区、8是二氧化硅栅氧化层、9是平面多晶硅栅电极、10是二氧化硅场氧化层、11是金属化发射极。

图2是IGBT器件等效电路示意图。

其中，R_S是N⁺源区7下方，P型基区5和P⁺体区6间的横向电阻。

图3是本发明提供的一种引入深能级杂质的IGBT器件（平面栅）结构示意图。

其中，1是金属化集电极、2是P型集电区、3是N⁺缓冲层、4是N^-漂移区、5是P型基区、6是P⁺体区、7是N⁺源区、8是二氧化硅栅氧化层、9是平面多晶硅栅电极、10是二氧化硅场氧化层、11是金属化发射极、12是引入的深能级杂质。

图4是本发明提供的一种引入深能级杂质的IGBT器件（沟槽栅）结构示意图。

其中，1是金属化集电极、2是P型集电区、3是N⁺缓冲层、4是N^-漂移区、5是P型基区、6是P⁺体区、7是N⁺源区、8是二氧化硅栅氧化层、9是沟槽多晶硅栅电极、11是金属化发射极、12是引入的深能级杂质。

图5是本发明提供的一种引入深能级杂质的IGBT同传统IGBT通过仿真软件MEDICI所得到的正向导通特性的仿真结果。

具体实施方式

一种绝缘栅双极型晶体管，其结构如图3、4所示，包括金属化集电极1、P型集电区2、N⁺缓冲层3、N^-漂移区4、P⁺体区6、P型基区5、N⁺源区7、二氧化硅栅氧化层8、多晶硅栅电极9、二氧化硅场氧化层10、金属化发射极11；金属化集电极1位于P型集电区2的背面，N⁺缓冲层3位于P型集电区2的正面，且上方同N^-漂移区4相连；N⁺源区7和P⁺体区6二者并排位于金属化发射极12下方、且与金属化发射极12相连，其中P⁺体区6下方与N^-漂移区4直接相连，N⁺源区7同N^-漂移区4之间隔着P型基区5；N^-漂移区4、P型基区5和N⁺源区7三者与多晶硅栅电极9之间隔着二氧化硅栅氧化层8，多晶硅栅电极9与金属化发射极11之间隔着二氧化硅场氧化层10；所述P⁺体区6中引入了带有受主能级的深能级杂质12。

所述带有受主能级的深能级杂质12的杂质能级位于导带底以下0.15eV，以保证在常温下深能级施主杂质的电离率非常低，对器件常温下的阈值电压影响很小。

所述带有受主能级的深能级杂质12可以带有一个受主能级或多个受主能级，可以是铟（In）、钛（Ti）、铍（Be）、锌（Zn）或镍（Ni）。

所述二氧化硅栅氧化层8和多晶硅栅电极9构成的栅极结构可以是平面栅结构（如图3所示），也可以是沟槽栅结构（如图4所示）。

器件制备时，其主要工艺步骤包括：选取N型<100>晶向区熔单晶衬底、背面N+缓冲层3注入及推阱、正面生长栅氧化层、淀积多晶硅栅，光刻多晶硅形成栅电极、P型基区离子注入及推阱、P+体区注入、深能级杂质注入、再次推阱、N+源区注入、淀积BPSG、刻蚀引线接触孔、淀积金属铝、金属曝光刻蚀、背面P型集电区注入及推阱、背面金属化、钝化等。

上述实施方案中，所述深能级杂质的引入也可在P体区注入之前完成。

所述深能级杂质的引入方式可以是单独使用一张掩膜版进行离子注入或扩散，也可以通过多晶硅栅的掩蔽作用实现自对准工艺，从而不增加额外的掩膜版。

制作器件时还可以使用碳化硅、砷化镓、磷化铟或鍺硅半导体材料代替体硅材料。

在实施过程中可以根据具体情况，在基本结构不变的情况下，进行一定的变通设计。

Claims (6)

1.一种绝缘栅双极型晶体管，包括金属化集电极（1）、P型集电区（2）、N⁺缓冲层（3）、N^-漂移区（4）、P⁺体区（6）、P型基区（5）、N⁺源区（7）、二氧化硅栅氧化层（8）、多晶硅栅电极（9）、二氧化硅场氧化层（10）、金属化发射极（11）；金属化集电极（1）位于P型集电区（2）的背面，N⁺缓冲层（3）位于P型集电区（2）的正面，且上方同N^-漂移区（4）相连；N⁺源区（7）和P⁺体区（6）二者并排位于金属化发射极（12）下方、且与金属化发射极（12）相连，其中P⁺体区（6）下方与N^-漂移区（4）直接相连，N⁺源区（7）同N^-漂移区（4）之间隔着P型基区（5）；N^-漂移区（4）、P型基区（5）和N⁺源区（7）三者与多晶硅栅电极（9）之间隔着二氧化硅栅氧化层（8），多晶硅栅电极（9）与金属化发射极（11）之间隔着二氧化硅场氧化层（10）；其特征在于，所述P⁺体区（6）中引入了带有受主能级的深能级杂质（12）。

2.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述深能级杂质（12）的杂质能级位于导带底以下0.15eV。

3.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述深能级杂质（12）为铟、钛、铍、锌或镍。

4.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述深能级杂质（12）通过离子注入并推阱的方式引入到P⁺体区（6）中，或通过杂质扩散的方式引入到P⁺体区（6）中。

5.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述二氧化硅栅氧化层（8）和多晶硅栅电极（9）构成的栅极结构是平面栅结构或沟槽栅结构。

6.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述绝缘栅双极型晶体管半导体材料采用体硅、碳化硅、砷化镓、磷化铟或鍺硅半导体材料。