CN102780470A - 具有低电流损耗快速响应时间的振荡器结构以及用于操作这种振荡器结构的方法 - Google Patents

具有低电流损耗快速响应时间的振荡器结构以及用于操作这种振荡器结构的方法 Download PDF

Info

Publication number
CN102780470A
CN102780470A CN2012101402968A CN201210140296A CN102780470A CN 102780470 A CN102780470 A CN 102780470A CN 2012101402968 A CN2012101402968 A CN 2012101402968A CN 201210140296 A CN201210140296 A CN 201210140296A CN 102780470 A CN102780470 A CN 102780470A
Authority
CN
China
Prior art keywords
voltage
signal generator
oscillator
generator
reference signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101402968A
Other languages
English (en)
Other versions
CN102780470B (zh
Inventor
凯文·马胡提
山凯特·甘地
敏明·唐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN102780470A publication Critical patent/CN102780470A/zh
Application granted granted Critical
Publication of CN102780470B publication Critical patent/CN102780470B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明描述了一种振荡器结构和一种用于使所述振荡器结构加电/断电的方法。在一个实施例中，振荡器结构包括基准信号发生器，设置用于产生基准信号，以及同相/正交(IQ)振荡器，设置用于基于所述基准信号产生振荡信号。所述基准信号发生器包括含有多个启动电路的分布式启动电路系统。所述IQ振荡器包括至少一个具有低功率功能模式和turbo功能模式的turbo比较器。本发明还描述了其他实施例。

Description

具有低电流损耗快速响应时间的振荡器结构以及用于操作这种振荡器结构的方法
技术领域
本发明的实施例通常涉及电子系统以及用于操作这种电子系统的方法，以及更具体地涉及振荡器结构以及用于操作这种振荡器结构的方法。 
背景技术
在高精度的过程/电压/温度补偿振荡器中，振荡的精度很大程度上依赖于所述振荡器的电压/电流基准发生器的精度和所述振荡器的比较器的延迟。此外，所述振荡器的响应速度/延迟通常直接与所述基准发生器和所述比较器的响应速度/延迟有关。对于设计用于基于基准发生器和比较器来产生精确计时的振荡器，较快的响应时间典型地伴随着在基准发生器和比较器中较高的电流损耗。 
发明内容
本发明描述了一种振荡器结构和一种用于使这种振荡器结构加电/断电的方法。在一个实施例中，振荡器结构包括基准信号发生器，设置用于产生基准信号，以及同相/正交(IQ)振荡器，设置用于基于所述基准信号产生振荡信号。所述基准信号发生器包括含有多个启动电路的分布式启动电路系统。所述IQ振荡器包括具有低功率功能模式和turbo功能模式的至少一个turbo比较器。本发明还描述了其他实施例。 
在实施例中，振荡器结构包括基准信号发生器和IQ振荡器。所述基准信号发生器包括：电压基准信号发生器，设置用于产生恒定的基准电压，其中所述电压基准信号发生器包括含有多个启动电路的分布式启动电路系统；电压组(voltage bank)基准信号发生器，设置用于从所述电压基准信号发生器接收恒定的基准电压并且产生一组基准电压；以 及电流基准信号发生器，设置用于从所述电压组基准信号发生器接收一组基准电压并且产生偏置电压和基准电流。所述IQ振荡器设置用于基于所述偏置电压和所述基准电流产生振荡信号。所述IQ振荡器包括：锯齿波信号发生器(sawtooth generator)，设置用于产生具有180度相移的两个输出信号；具有低功率功能模式和turbo功能模式的两个turbo比较器，其中所述两个turbo比较器设置用于从所述锯齿波信号发生器接收两个输出信号，并且其中所述两个turbo比较器是基于跨导的比较器(transconductance based comparator)；以及置位/复位逻辑，设置用于为所述两个turbo比较器产生时钟信号。 
在实施例中，一种使振荡器结构顺序地加电/断电的方法，其中所述振荡器结构包括基准信号发生器和IQ振荡器，其中所述基准信号发生器包括电压基准信号发生器、电压组基准信号发生器和电流基准信号发生器，所述电压基准发生器包括具有多个启动电路的分布式启动电路系统，以及其中所述IQ振荡器包括锯齿波信号发生器、两个turbo比较器和置位/复位逻辑，所述方法包括首先使所述电压基准信号发生器和所述电压组基准信号发生器加电/断电，其次使所述电流基准信号发生器加电/断电，再次使所述IQ振荡器加电/断电。 
结合作为本原理示例描述的附图、根据以下详细描述，本发明实施例的其他方面和优点将变得清楚明白。 
附图说明
图1是根据本发明实施例的振荡器结构的示意方框图。 
图2描述了包含在图1的振荡器结构中的基准信号发生器的实施例。 
图3描述了包含在图2的基准信号发生器中的带有分布式启动电路系统的电压基准信号发生器的实施例。 
图4描述了包含在图2所示基准信号发生器中的带有单位增益放大器的电压组基准信号发生器的实施例。 
图5描述了包含在图2所示基准信号发生器中的带有电流数字模拟转换器(IDAC)的电流基准信号发生器的实施例。 
图6描述了包含在图1所示振荡器结构中的IQ振荡器的实施例。 
图7描述了图6的IQ振荡器的turbo比较器的实施例。 
图8示出了图7所示turbo比较器的实施例的晶体管级图。 
图9示出了用于图1的振荡器结构的示例顺序/分级加电和断电序列。 
图10示出了图1的振荡器结构的四种电源管理模式的一些示例。 
图11阐述了图10中的四种电源管理模式的示例状态图。 
图12描述了图1的振荡器结构的示例参数。 
图13是一种用于使根据本发明实施例的振荡器结构顺序地加电/断电方法的流程图。 
在整个说明书中，使用类似的参考数字表示类似的元件。 
具体实施方式
容易理解的是：在此一般描述并且在附图中说明的实施例的部件可以被设置并且设计在许多不同结构中。因此，各种实施例的以下详细描述(如图所示)并非意欲限制本公开的范围，而是只代表各种实施例。当在图中展现实施例的各个方面时，除非特殊说明，所述图不必按比例绘制。 
所述实施例被视为在各个方面仅作为阐述性的而非限制性的。因此，本发明的范围由所附权利要求而非这种详细描述来阐述。在所述权利要求等同的意义和范围内的所有变化都包含在它们的范围内。 
在整个说明书中涉及的特征、优点或者类似语言不意味着可由本发明实现的所述全部特征和优点都应该在或者都在任何一个单独的实施例中。相反，涉及特征和优点的语言应当被理解成结合一个实施例所述的具体特征、优点或者特点包括在至少一个实施例中。因此，在这个说明书中，所述特征和优点的讨论以及类似语言可以但不一定涉及相同的实施例。 
此外，所述本发明的特征、优点和特点可以以任何合适的方式组合在一个或者多个实施例中。根据在此描述，本领域普通技术人员将认识到可以在不包括一个或者多个特定实施例的具体特征或者优点的情况下 实现本发明。在其他情况下，可以在某些实施例中认识没有在本发明所有实施例中体现出来的附加特征和优点。 
在整个说明书中涉及“一个实施例”或者类似语言意味着结合所述实施例所述的特定特征、结构或者特点包括在至少一个实施例中。因此，在整个说明书中，短语“在一个实施例中”以及类似语言可以但不一定全部涉及相同的实施例。 
图1是根据本发明一个实施例的振荡器结构100的示意方框图。所述振荡器结构可用于各种设备和应用，诸如计算机、机械和通信设备。所述振荡器结构可以在单个电路中实现或者分布在多个电路中。在实施例中，所述振荡器结构是振荡器集成电路(IC)。 
在图1所述的实施例中，所述振荡器结构100包括基准信号发生器102和IQ振荡器104。所述基准信号发生器设置用于产生基准信号。所述IQ振荡器设置用于基于所述基准信号产生振荡信号。 
所述振荡器结构100的基准信号发生器102包括电压基准信号发生器106、电压组基准信号发生器108和电流基准信号发生器110。所述电压基准信号发生器设置用于产生基准电压。所述电压组基准信号发生器设置用于产生多个基准电压，例如利用来自所述电压基准信号发生器106的基准电压。所述电流基准信号发生器设置用于产生基准电流，例如利用来自所述电压组基准信号发生器108的基准电压。 
图2描述了图1的基准信号发生器102的实施例。在图2所示的实施例中，基准信号发生器202包括电压基准信号发生器206、电压组基准信号发生器208和电流基准信号发生器210。 
所述基准信号发生器202的电压基准信号发生器206设置用于接收输入电源电压和加电/断电信号，并且产生恒定的基准电压“Vref”。所述加电/断电信号由采用所述振荡器结构100的电路产生。在实施例中，所述加电/断电信号由电路核心(circuit core)或者中央处理单元(CPU)产生。恒定的基准电压是一种基准电压，其数值是固定的并且不随时间变化。在实施例中，所述电压基准信号发生器206可以包括至少一个启动电路，所述启动电路可以在所述振荡器结构100启动期间注入额外电流以便在预定的时间段内产生基准电压Vref。例如，所述启动电路可以在 所述振荡器结构100的一定的工作模式和/或一定的工作模式转换期间注入额外电流。在实施例中，所述启动电路在完全断电(total power down)(TPD)期间向所述振荡器结构100的活动模式(active mode)注入额外电流并且在断电(PD)期间向所述振荡器结构的活动模式注入额外电流。 
在实施例中，所述电压基准信号发生器206包括分布式启动电路系统，所述分布式启动电路系统包括多于一个启动电路。所述分布式启动电路系统可以提高所述振荡器结构100的响应速度，并且在不增加所述电压基准信号发生器206的电流消耗的情况下减小所述振荡器结构的响应延迟。在图3中描述了具有分布式启动电路系统的如图2所示的电压基准信号发生器206的实施例。在图3所述的实施例中，电压基准信号发生器306包括分布式启动电路系统330、延迟元件332、电源开关和控制单元334、完全断电(TPD)电路336、主要基准信号发生器338、断电(PD)电路340和顺序加电电路342-1、342-2。 
所述分布式启动电路系统330包括主控启动电路344和第二启动电路346。所述主控启动电路将从所述延迟元件332和所述TPD电路336接收指令信号，并且向所述主要基准信号发生器338注入电流。所述第二启动电路从所述TPD电路接收指令信号，并且向所述主要基准信号发生器注入3个电流。 
所述延迟元件332接收所述加电/断电信号并且产生已延迟的加电/断电信号，所述已延迟的加电/断电信号被输出至电源开关和控制单元334、所述TPD电路336和所述主控启动电路344。 
所述电源开关和控制单元334从所述延迟元件332接收所述输入电源电压和已延迟的加电/断电信号，并且选择性地连接内部电源。在实施例中，所述电源开关和控制单元包括互补金属氧化物半导体(CMOS)开关，当向所述电源开关和控制单元的已延迟的加电/断电信号被激活时，所述开关接通。 
所述TPD电路336从所述延迟元件332接收已延迟的加电/断电信号并且产生指令信号，所述指令信号被输出至所述主控启动电路344和所述第二启动电路346。 
所述主要基准信号发生器338从所述分布式启动电路系统330、所述延迟元件332、所述电源开关和控制单元334、所述TPD电路336和所述PD电路340接收输入信号，并且产生恒定的基准电压Vref，所述基准电压被输出至所述电压组基准信号发生器208(如图2所示)。此外，所述主要基准信号发生器产生输出信号给所述顺序加电电路342-1、342-2。在图3所述的实施例中，所述主要基准信号发生器包括晶体管348-366、368-1…368-N(其中N是大于2的整数)、370-1…370-M(其中M是大于1的整数)以及定时电容器(timing capacitor)372。，成所述主要基准信号发生器第一支路的所述晶体管348、354、360、366以及形成所述主要基准信号发生器第二支路的所述晶体管350、356、362、368-1至368-N产生与绝对温度成比例的电流(I)(IPTAT)。所述电流I被镜像到所述主要基准信号发生器的第三支路，所述第三支路由晶体管352和358组成。所述晶体管364和370-1至370-M产生补偿的基准电压，该电压是所述基准电压Vref。 
所述PD电路340向晶体管360与晶体管366之间的节点、晶体管356与晶体管362之间的节点以及晶体管358与晶体管364之间的节点施加放电信号，以便分别释放所述主要基准信号发生器338的第一、第二和第三支路上的电压。在实施例中，所述PD电路接收输入信号来产生所述放电信号，所述输入信号产生自用于使所述振荡器结构100顺序断电的顺序信号。所述顺序加电电路342-1从所述主要基准信号发生器接收输出信号并且产生输出电压“V1out”。所述顺序加电电路342-2从所述主要基准信号发生器和所述PD电路340接收输出信号并且产生输出电压“V2out”。所述输出电压V1out和V2out被输出至所述电压组基准信号发生器208(如图2所示)。 
返回至图2，所述基准信号发生器202的电压组基准信号发生器208设置用于从所述电压基准信号发生器206接收恒定的基准电压Vref并且产生一组基准电压(例如“Vref0”、“Vref1”和“Vref2”)，基于所述恒定的基准电压Vref，这组基准电压被输出至所述电流基准信号发生器210。在图2所示的实施例中，所述电压组基准信号发生器208包括放大器212和电阻器串数字模拟转换器(RDAC)214。 
所述电压组基准信号发生器208的放大器212设置用于从所述电压基准信号发生器206接收恒定的基准电压Vref并且产生输出电压“Vref_buf”给所述RDAC 214。在实施例中，所述放大器可以是单位增益放大器，维持所述恒定的基准电压Vref的数值。在这个实施例中，所述输出电压Vref_buf的数值与所述恒定的基准电压Vref相同。 
所述电压组基准信号生成器208的所述RDAC 214设置用于接收所述输出电压Vref_buf并且产生一组基准电压(例如三个基准电压Vref0、Vref1和Vref2)。所述RDAC还接收DC和AC微调比特(trim bits)，所述微调比特用于设定所述基准电压组的数值，诸如基准电压Vref0、Vref1和Vref2。所述DC微调比特代表用于为在RDAC的硅制造过程中所造成的误差调整所述基准电压组数值的微调比特。在所述硅制造过程中，有时所述硅制造结果与模型和模拟结果不同。在这些情况下，需要用DC微调比特来设定所述硅制造结果使之接近所述模型和模拟结果。所述AC微调比特代表用于主动地调整所述基准电压组数值的微调比特。典型地，DC整理执行一次而AC微调执行多次。 
在图4中描述了具有单位增益放大器412的图2所示的电压组基准信号发生器208的实施例。在图4所述的实施例中，电压组基准信号发生器408包括所述单位增益放大器412、RDAC 414、开关晶体管416和放大器控制电路418和420。 
所述单位增益放大器412由所述放大器控制电路418和420控制，以便产生与所述恒定的基准电压Vref具有相同数值的输出电压。所述开关晶体管416与所述单位增益放大器、RDAC 414和所述振荡器结构100的内部电源相连。所述开关晶体管从所述单位增益放大器接收恒定的基准电压Vref并且产生与所述恒定的基准电压Vref具有相同数值的输出电压。 
所述RDAC 414设置用于从所述开关晶体管416接收恒定的基准电压Vref以及DC和AC微调比特，并且产生三个基准电压Vref0、Vref1和Vref2和反馈信号给所述单位增益放大器412。在图4所述的实施例中，所述AC微调比特是“15∶0”，意味着所述AC微调比特具有16比特的控制输入和分辨率。所述DC微调比特是“3∶0”，意味着所述DC微调比特具有 4比特控制输入和分辨率。在图4所述的实施例中，所述RDAC 414接地。 
所述放大器控制电路418从所述内部电源接收输入信号以及从所述顺序加电电路342-1(如图3所示)接收输出电压V1out并且产生用于所述单位增益放大器412的控制信号。所述放大器控制电路420从顺序加电电路342-2(如图3所示)接收输出电压V2out并且产生用于所述单位增益放大器412的另一个控制信号。在图4所述的实施例中，所述放大器控制电路420接地。 
返回至图2，所述基准信号发生器202的电流基准信号发生器210设置用于从所述电压组基准信号发生器208接收基准电压组(例如Vref0、Vref1和Vref2)并且产生偏置电压“Pbias”和基准电流“Iref”。所述偏置电压Pbias和所述基准电流Iref被输出至所述IQ振荡器104(如图1所示)。在实施例中，所述基准电流Iref是经二阶温度补偿的基准电流，意味着所述电流随所述温度的变化具有抛物线形状。由于所述抛物线形状，将二阶温度补偿的基准电流具有较小变化。 
所述电流基准信号发生器210可以包括电流数字模拟转换器(IDAC)，设置用于将数字信号转换为所述基准电流Iref。图5描述了具有IDAC的图2所示的电流基准信号发生器210的实施例。在图5所述的实施例中，电流基准信号发生器510包括放大器550、552、554，串联电阻器556、558，串联电阻器560、562、串联电阻器564、566、568、570，晶体管572、574、576和Tr4-Tr9，以及包括晶体管Tr1-Tr3的IDAC 578。 
所述放大器550、串联电阻器556、558和晶体管572用于将来自所述RDAC 214或者414的所述基准电压Vref2转换至电流I2。具体地，所述放大器550从所述电阻器556和所述晶体管572之间的节点接收所述基准电压Vref2和反馈信号并且产生输出信号给所述晶体管572的栅极端子(gate terminal)，所述栅极端子将所述电流I2输出给所述IDAC 578。在图5所述的实施例中，所述电阻器558接地。可以调整所述串联电阻器556、558的数值以便产生不同的输出电流I2。 
所述放大器552、串联电阻器560、562和晶体管574用于将来自所述RDAC 214或者414的所述基准电压Vref1转换至电流I1。具体地，所述放大器552从所述电阻器560和所述晶体管574之间的节点接收所述 基准电压Vref1和反馈信号并且产生输出信号给所述晶体管574的栅极端子，所述栅极端子将所述电流I1输出给所述IDAC 578。在图5所述的实施例中，所述电阻器562接地。可以调整所述串联电阻器560、562的数值以便产生不同的输出电流I1。 
所述放大器554、串联电阻器564、566、568、570和晶体管576用于将来自所述RDAC 214或者414的所述基准电压Vref0转换至电流I0。具体地，所述放大器554从所述电阻器564和所述晶体管576之间的节点接收所述基准电压Vref0和反馈信号并且产生输出信号给所述晶体管576的栅极端子，所述栅极端子将所述电流I0输出给所述IDAC 578。在图5所述的实施例中，所述电阻器570接地。可以调整所述串联电阻器564、566、568、570的数值以便产生不同的输出电流I0。 
所述IDAC 578用于产生所述偏置电压Pbias和所述基准电流Iref。如图5所示，所述IDAC 578包括晶体管Tr1-Tr3。所述晶体管Tr1、Tr2、Tr4、Tr6和Tr8与所述振荡器结构100的内部电源相连。所述晶体管Tr2与所述晶体管Tr3级联。所述晶体管Tr2和所述晶体管Tr3都是二极管连接。所述晶体管Tr2和Tr3与所述晶体管Tr4和Tr5相连以便形成电流镜。所述晶体管Tr6与所述晶体管Tr7级联。所述晶体管Tr6和所述晶体管Tr7都是二极管连接。所述晶体管Tr6和Tr7与所述晶体管Tr8和Tr9相连以便形成电流镜像。对所述电流I2和所述电流I1进行组合以产生二极管相连的晶体管Tr2和Tr3两端加电压。由所述晶体管Tr2-Tr5形成的电流镜像产生电流It1。由所述晶体管Tr6-Tr9形成的电流镜处理所述电流I0以便产生所述电流I0的镜像版本。所述电流I0的镜像版本和所述电流It1组合产生所述基准电流Iref。 
返回至图1，所述振荡器结构100的IQ振荡器104设置用于基于来自所述基准信号发生器102的所述基准信号产生振荡信号。在图1所述的实施例中，所述IQ振荡器104包括锯齿波信号发生器112、turbo比较器114-1、114-2和置位/复位(SR)逻辑116。尽管描述所述IQ振荡器104具有某些部件和功能，但是所述IQ振荡器104的其中实施例可以包括较少或者较多的部件来实现较少或者较多的功能。例如，所述IQ 振荡器104可以只包括所述turbo比较器114-1、114-2中的一个。 
所述IQ振荡器104的所述锯齿波信号发生器112产生具有180度相移的两个输出信号。在实施例中，所述锯齿波信号发生器112输出两个信号A和B。所述输出信号A与所述输出信号B成180度异相。在实施例中，所述锯齿波信号发生器112包括两个定时电容器(未示出)，由所述基准电流Iref充电来产生电压，以便为所述输出信号设定定时。 
所述IQ振荡器104的所述turbo比较器114-1、114-2中的每一个都具有低功率功能模式和turbo功能模式。在所述低功率功能模式下，每一个turbo比较器114-1或者114-2都用低功率工作。在所述turbo功能模式下，每一个turbo比较器114-或者114-2都用较高电流工作以便加速所述比较过程(comparator process)。在实施例中，每一个turbo比较器114-1或者114-2都可以产生微弱的偏置电流和较强的偏置电流。在所述低功率功能模式下，所述微弱的偏置电流由每一个turbo比较器114-1或者114-2输出。在所述turbo功能模式下，所述较强偏置电流和所述微弱偏置电流的组合由每一个turbo比较器114-1或者114-2输出。由于所述偏置电流在所述turbo功能模式下是增强的，因此所述turbo比较器114-1或者114-2在所述turbo功能模式下可以具有比在所述低功率功能模式下更快的响应速度。传统的比较器有时关断来节省电力。与传统比较器相比，所述IQ振荡器104的所述turbo比较器114-1和114-2从不关断。具体地，每一个turbo比较器114-1或者114-2都切换至所有偏置都存在的所述低功率功能模式来代替关断。与所述传统的比较器相比，所述turbo比较器114-1和114-2节省电力并且具有较快的响应时间。 
在实施例中，每一个turbo比较器114-1、114-2都是基于跨导/Gm的比较器。基于跨导/Gm的比较器是一种其比较功能基于所述输出电流变化的比较器，所述输出电流变化由所述比较器的输入电压引入。与基于电压比较器相比，基于Gm比较器具有较快的响应速度。所述IQ振荡器104的响应速度与所述turbo比较器114-1、114-2的响应速度有关。由于所述基于Gm的turbo比较器114-1、114-2较快的响应速度，所述IQ振荡器104的响应速度提高了。 
所述IQ振荡器104的所述SR逻辑116设置用于产生和/或使能用于所述turbo比较器114-1、114-2的时钟信号。所述SR逻辑116可以包括逻辑门，诸如”或非”门和”或”门。在实施例中，所述SR逻辑16被设定为始终接通。 
图6描述了图1所述IQ振荡器104的一个实施例。在图6所述的实施例中，IQ振荡器604包括电源控制块618、锯齿波信号发生器612、turbo比较器614-1、614-2、SR逻辑616和控制电路620。 
所述电源控制块618用于控制所述IQ振荡器604其他块的电源。在图6所述的实施例中，所述电源控制块618包括反相器622、“与非门”门624和晶体管626、628，所述晶体管由用于模拟器件(avdd)的电源电压供电。所述反相器622将断电(PD)信号反相成反相的PD(PDN)信号。所述PD信号由采用所述振荡器结构100的电路系统产生。所述“与非门”门624将所述PDN信号和来自所述电流基准信号发生器210或者510的所述偏置电压Pbias转换成断电使能(EN_PD)信号。所述晶体管626在所述栅极端接收所述EN_PD信号，在所述源极端接收avdd并且在所述漏极端产生输出电压“Vd”。所述晶体管628在所述栅极端接收电压avdd并且在所述漏极端产生输出电压“dvdd”。所述晶体管628的栅极端接地，在此被称作模拟器件的地(AGND)。 
所述锯齿波信号发生器612由来自所述电源控制块618的所述输出电压Vd供电。所述锯齿波信号发生器612接收来自所述电流基准信号发生器210的所述基准电流Iref和另外两个输入信号“Ain”和“Bin”并且产生具有180度相移的两个输出信号“Aout”和“Bout”。所述两个输入信号Ain和Bin是输入控制信号，控制由所述锯齿波信号发生器612产生的输出信号。 
每一个turbo比较器614-1、614-2都由来自所述电源控制块618的所述输出电压Vd供电，并且分别由turbo时钟信号“Clkb”和turbo时钟信号“Clk”供电。所述turbo时钟信号Clkb与所述turbo时钟信号Clk具有180度相移。在图6所述的实施例中，Clk与Ain相连而Clkb与Bin相连。每一个turbo比较器614-1、614-2都接收所述电压Vref，来自所述基准信号 发生器102或202，例如来自所述电压基准信号发生器206，以及来自所述电流基准信号发生器210的所述偏置电压Pbias和来自所述锯齿波信号发生器612的输出信号Aout和Bout中的一个。具体地，所述turbo比较器614-1在输入端“Vin-”接收所述电压Vref并且在输入端“Vin+”处接收所述信号Aout。所述turbo比较器614-2在输入端“Vin-”接收所述电压Vref并且在输入端“Vin+”处接收所述信号Bout。 
图7描述了所述turbo比较器614-1、614-2其中之一的实施例。在图7所述的实施例中，turbo比较器714包括晶体管器件770、772和比较器774。所述晶体管器件770、772由所述电压Vd供电。在实施例中，所述晶体管器件770、772由所述电压avdd供电。所述晶体管器件770从所述电流基准信号发生器210或者510接收所述偏置电压Pbias。所述晶体管器件772接收时钟信号“Turbo_Clk”。所述时钟信号Turbo_Clk可以是所述时钟信号Clk或者所述时钟信号Clkb。所述晶体管器件770、772产生控制信号给所述比较器774。所述比较器774具有用于接收所述电压Vref的输入端“Vin-”、用于接收所述信号Aout或者Bout的输入端“Vin+”以及输出端“Vo”。 
图8示出了图7所示turbo比较器714的实施例的晶体管级图。如图8所示，turbo比较器814包括晶体管器件870、872、比较器874和晶体管876、878。所述晶体管器件870包括晶体管880、882。所述晶体管器件872包括晶体管884、886。所述比较器874包括晶体管888-898。 
返回至图6，所述控制电路620用于控制所述SR逻辑616。在实施例中，所述控制电路620执行所述SR逻辑616的启动。具体地，所述控制电路620迫使所述turbo比较器614-2的所述输出以及所述“或非”门644的所述输入接地。此外，所述控制电路620还迫使所述“或”门646和648的输入接地。在图6所述的实施例中，所述控制电路620包括晶体管630-640。所述晶体管630在所述源极端子或者所述漏极端子从所述电源控制块618接收所述EN_PD信号，在所述栅极端接收所述电压avdd，并且产生输出信号，所述输出信号等于所述漏极端子或者所述源极端子的所述EN_PD信号。所述晶体管632、634、636是串联的。所 述晶体管632、634、636在所述栅极端子接收所述EN_PD信号。所述晶体管636与所述AGND相连。所述晶体管638、640是串联的。所述晶体管638、640在所述栅极端从所述电源控制块618接收所述EN_PD信号。所述晶体管640与所述AGND相连。 
所述SR逻辑616包括两个“或非”门642、644和两个“或”门646、648，由来自所述电源控制块618的所述电压dvdd偏置。总是接通的所述SR逻辑616产生时钟信号Clk和Clkb给所述turbo比较器614-1、614。 
为了控制在所述振荡器结构100加电和断电中的电流损耗，采用顺序/分级加电/断电机制来使所述振荡器结构加电/断电。在图9中示出了用于所述振荡器结构的示例顺序/分级加电和断电序列。 
在所述顺序/分级加电中，当所述电压基准信号发生器106和所述电压组基准信号发生器108接收到完全断电(TPD)无效置位(deassertion)信号时，首先使所述电压基准信号发生器106和所述电压组基准信号发生器108加电。当所述电流基准信号发生器110接收到断电(PD)无效置位信号时，其次使所述电流基准信号发生器110加电。第三使所述IQ振荡器104加电。具体地，所述锯齿波信号发生器112加电，然后所述turbo比较器114-1、114-2中的至少一个加电，例如，当接收到断电振荡器(PD_OSC)无效置位信号时。在实施例中，所述无效置位信号是所述对应信号的下降沿(falling edge)。 
在所述顺序/分级断电中，当所述电压基准信号发生器106和所述电压组基准信号发生器108接收到TPD断言(assertion)信号时，首先使所述电压基准信号发生器106和所述电压组基准信号发生器108断电。在所述电压基准信号发生器106和所述电压组基准信号发生器108开始所述断电过程之后，当所述电流基准信号发生器110接收到PD断言信号时，所述电流基准信号发生器110断电。在所述电流基准信号发生器110开始所述断电过程之后，当接收到PD_OSC断言信号时所述IQ振荡器104断电。具体地，首先使所述turbo比较器114-1、114-2中的至少一个断电，然后使所述SR逻辑116断电，接着是所述锯齿波信号发生器112。在实施例中，所述断言信号是所述对应信号的上升沿。 
在实施例中，所述振荡器结构100按照四种电源管理模式下工作，包括活动模式、待机模式、剂量模式(dose mode)和休眠模式。在图10中示出了所述活动模式、待机模式、剂量模式和休眠模式的性质的一些示例。如图10所示，在所述主动模式下，使所述电压基准信号发生器106、所述电压组基准信号发生器108、所述电流基准信号发生器110和所述IQ振荡器104加电。在所述待机模式下，使所述电压基准信号发生器106、所述电压组基准信号发生器108和所述电流基准信号发生器110加电，而使所述IQ振荡器104断电。在剂量模式下，使所述电压基准信号发生器106和所述电压组基准信号发生器108加电，而使所述电流基准信号发生器110和所述IQ振荡器104断电。在休眠模式下，使所述电压基准信号发生器106、所述电压组基准信号发生器108、所述电流基准信号发生器110和所述IQ振荡器104断电。用于所述turbo比较器114-1、114-2的所述时钟信号，诸如用于所述turbo比较器614-1、614-2的时钟信号Clkb和Clk，在所述活动模式、待机模式、剂量模式和休眠模式下变化。如图10所示，所述时钟信号Clkb和Clk在所述活动模式下是正常的而在其他模式下是“L/H”，其中L表示逻辑低0V，而H表示逻辑高，是来自所述电源控制块618的电源电压dvdd。 
图11阐述了所述振荡器结构100的所述活动模式、待机模式、剂量模式和休眠模式的示例状态图。在所述待机模式下，所述PD_OSC信号是逻辑高并且所述IQ振荡器104关断。在所述剂量模式下，所述PD信号是逻辑高并且除了所述IQ振荡器104之外，使所述电流基准信号发生器110断电。在所述休眠模式下，所述TPD信号是逻辑高并且使所述电压基准信号发生器106和所述电压组基准信号发生器108也断电。为了从所述活动模式切换至所述待机模式，所述PD_OSC信号从逻辑低切换至逻辑高。为了从所述活动模式切换至所述剂量模式，所述PD信号从逻辑低切换至逻辑高。为了从所述活动模式切换至所述休眠模式，所述TPD信号从逻辑低切换至逻辑高。 
图12描述了所述振荡器结构100的示例参数。如图12所述，在所述活动模式下，所述TPD信号、所述PD信号和所述PD_OSC信号是逻辑 低，所述电流“I_total”是17.14微安(μA)，所述电流“I_Osc”是8.79μA，以及所述电流“I_bias”是9.59μA。所述电流I_total是所述振荡器结构的总电流。所述电流I_Osc是由所述IQ振荡器104抽取(drawn)的电流。所述电流I_bias是由所述基准信号发生器102抽取的电流。在所述待机模式下，所述TPD信号和所述PD信号是逻辑低，所述PD_OSC信号是逻辑高，所述电流I_total是5.16μA，所述电流I_Osc是12.8纳安(nA)，所述电流I_bias是5.15μA，所述启动时间是0.114微秒(μs)，所述频率稳定时间是0.81μs，以及所述峰值电流是73.3μA。所述启动时间是用于所述IQ振荡器104启动振荡的持续时间。所述频率稳定时间是用于所述振荡精确到所述振荡的标称精度的持续时间。所述峰值电流是当所述IQ振荡器104工作时其分掉的最高瞬时电流。在所述剂量模式下，所述TPD信号和所述PD_OSC信号是逻辑低，所述PD信号是逻辑低，所述电流I_total是430nA，所述电流I_Osc是13.7nA，所述电流I_bias是417nA，所述启动时间是1.232μs，所述频率稳定时间是1.95μs，以及所述峰值电流是106μA。在所述休眠模式下，所述PD_OSC信号和所述PD信号是逻辑低，所述TPD信号是逻辑高，所述电流I_total是23.5nA，所述电流I_Osc是11.94nA，所述电流I_bias是11.6nA，所述启动时间是0.382μs，所述频率稳定时间是1.8μs，以及所述峰值电流是158μA。如图12所示，所述振荡器结构的所述启动时间和所述频率稳定时间在毫秒范围。在高精度的振荡器中，较快的响应时间通常伴随着所述基准信号发生器和比较器中较高的电流损耗。然而，所述分布式电压基准信号发生器106和所述turbo模式比较器114-1、114-2可以组合以便获得具有亚微秒响应时间和微安电流损耗的精确振荡器。在某些实施例中，图9所述的分布式电压基准信号发生器106、turbo模式比较器114-1、114-2和加电/断电序列可以组合以便获得具有亚微秒响应时间和微安电流损耗的精确振荡器。 
图13是一种用于使根据本发明实施例所述的振荡器结构顺序地加电/断电方法的流程图。所述振荡器结构包括基准信号发生器和一个IQ振荡器。所述基准信号发生器包括含有多个启动电路的分布式启动电路系统的电压基准信号发生器/电压组基准信号发生器和电流基准信号发 生器。所述IQ振荡器包括锯齿波信号发生器、两个turbo比较器和SR逻辑。所述振荡器结构可以与图1所述的振荡器结构100相似或者相同。在方框1302处，首先使所述电压基准信号发生器和所述电压组基准信号发生器加电/断电。在方框1304处，其次使所述电流基准信号发生器加电/断电。在方框1306处，再次使所述IQ振荡器加电/断电。 
尽管在此以特定的顺序示出并且描述了所述方法的操作，但是所述方法的操作顺序可以改变，使得可以以相反的顺序执行某些操作或者使得与其他操作同步执行某些操作，至少部分地同步执行。在另外一个实施例中，可以以间歇的和/或交替的方式执行指令或者不同操作的子操作。 
此外，尽管本发明上述的具体实施例包括在此所述的一些部件，本发明的其他实施例可以包括较少或者较多的部件来实现较少或者较多的特征。 
此外，尽管已经描述了本发明的具体实施例，本发明不限于在此所述的部件的具体形式或者结构。本发明的范围由所附的权利要求及其等同限定。 

Claims (20)

1.一种振荡器结构，包括：
基准信号发生器，设置用于产生基准信号，其中所述基准信号发生器包括分布式启动电路系统，所述分布式启动电路系统包括多个启动电路；以及
同相/正交IQ振荡器，设置用于基于所述基准信号产生振荡信号，其中所述IQ振荡器包括具有低功率功能模式和turbo功能模式的至少一个turbo比较器。
2.根据权利要求1所述的振荡器结构，其中所述基准信号发生器包括电压基准信号发生器，设置用于产生恒定的基准电压，其中所述电压基准信号发生器包括所述分布式启动电路系统。
3.根据权利要求2所述的振荡器结构，其中所述基准信号发生器还包括：
电压组基准信号发生器，设置用于从所述电压基准信号发生器接收恒定的基准电压，并且产生一组基准电压；以及
电流基准信号发生器，设置用于从所述电压组基准信号发生器接收一组基准电压，并且产生偏置电压和基准电流。
4.根据权利要求3所述的振荡器结构，其中所述基准电流是经二阶温度补偿的基准电流。
5.根据权利要求3所述的振荡器结构，其中所述电流基准信号发生器包括电流数字模拟转换器，设置用于将数字信号转换为所述基准电流。
6.根据权利要求3所述的振荡器结构，其中所述电压组基准信号发生器包括：
单位增益放大器，设置用于从所述电压基准信号发生器接收所述恒定的基准电压，并且产生与所述恒定的基准电压具有相同值的输出电压；以及
电阻器串数字模拟转换器，设置用于从所述单位增益放大器接收所述输出电压，并且产生一组基准电压。
7.根据权利要求1所述的振荡器结构，其中所述至少一个turbo比较器包括具有所述低功率功能模式和所述turbo功能模式的两个turbo比较器。
8.根据权利要求7所述的振荡器结构，其中所述两个turbo比较器是基于跨导的比较器。
9.根据权利要求3所述的振荡器结构，其中所述IQ振荡器还包括：
锯齿波信号发生器，设置用于产生具有180度相移的两个输出信号，其中将所述两个输出信号输出给所述至少一个turbo比较器；以及
置位/复位逻辑，设置用于产生用于所述至少一个turbo比较器的时钟信号。
10.根据权利要求9所述的振荡器结构，其中顺序加电序列用于使所述振荡器结构加电，其中首先使所述电压基准信号发生器和所述电压组基准信号发生器加电，其次使所述电流基准信号发生器加电，再次使所述锯齿波信号发生器和所述至少一个turbo比较器加电。
11.根据权利要求9所述的振荡器结构，其中顺序断电序列用于使所述振荡器结构断电，其中首先使所述电压基准信号发生器和所述电压组基准信号发生器断电，其次使所述电流基准信号发生器断电，再次使所述IQ振荡器断电。
12.根据权利要求11所述的振荡器结构，其中首先使所述至少一个turbo比较器断电，其次使所述置位/复位逻辑断电，再次使所述锯齿波信号发生器断电。
13.根据权利要求3所述的振荡器结构，所述振荡器结构按照四种电源管理模式工作，包括活动模式、待机模式、剂量模式和休眠模式，其中在所述活动模式下，使所述电压基准信号发生器、所述电压组基准信号发生器、所述电流基准信号发生器和所述IQ振荡器加电，其中在所述待机模式下，使所述电压基准信号发生器、所述电压组基准信号发生器和所述电流基准信号发生器加电而所述IQ振荡器断电，其中在所述剂量模式下，使所述电压基准信号发生器和所述电压组基准信号发生器加电而所述电流基准信号发生器和所述IQ振荡器断电，以及其中在所述休眠模式下，使所述电压基准信号发生器、所述电压组基准信号发生器、所述电流基准信号发生器和所述IQ振荡器断电。
14.一种振荡器结构，包括：
基准信号发生器，包括：
电压基准信号发生器，设置用于产生恒定的基准电压，其中所述电压基准信号发生器包括含有多个启动电路的分布式启动电路系统；
电压组基准信号发生器，设置用于从所述电压基准信号发生器接收所述恒定的基准电压，并且产生一组基准电压；以及
电流基准信号发生器，设置用于从所述电压组基准信号发生器接收一组基准电压，并且产生偏置电压和基准电流；以及
同相/正交IQ振荡器，设置用于基于所述偏置电压和所述基准电流产生振荡信号，其中所述IQ振荡器包括：
锯齿波信号发生器，设置用于产生具有180度相移的两个输出信号；
具有低功率功能模式和turbo功能模式的两个turbo比较器，其中所述两个turbo比较器设置用于从所述锯齿波信号发生器接收所述两个输出信号，并且其中所述两个turbo比较器是基于跨导的比较器；以及
置位/复位逻辑，设置用于产生用于所述两个turbo比较器的时钟信号。
15.根据权利要求14所述的振荡器结构，其中所述电压组基准信号发生器包括：
单位增益放大器，设置用于从所述电压基准信号发生器接收所述恒定的基准电压，并且产生与所述恒定的基准电压具有相同值的输出电压；以及
电阻器串数字模拟转换器，设置用于从所述单位增益放大器接收所述输出电压，并且产生一组基准电压。
16.根据权利要求14所述的振荡器结构，其中所述电流基准信号发生器包括电流数字模拟转换器，设置用于将数字信号转换为所述基准电流，并且其中所述基准电流是经二阶温度补偿的基准电流。
17.根据权利要求14所述的振荡器结构，其中顺序加电序列用于使所述振荡器结构加电，其中首先使所述电压基准信号发生器和所述电压组基准信号发生器加电，其次使所述电流基准信号发生器加电，再次使所述锯齿波信号发生器和所述至少一个turbo比较器加电。
18.根据权利要求14所述的振荡器结构，其中顺序断电序列用于使所述振荡器结构断电，其中首先使所述电压基准信号发生器和所述电压组基准信号发生器断电，其次使所述电流基准信号发生器断电，再次使所述IQ振荡器断电。
19.根据权利要求14所述的振荡器结构，所述振荡器结构按照四种电源管理模式工作，包括活动模式、待机模式、剂量模式和休眠模式，其中在所述活动模式下，使所述电压基准信号发生器、所述电压组基准信号发生器、所述电流基准信号发生器和所述IQ振荡器加电，其中在所述待机模式下，使所述电压基准信号发生器、所述电压组基准信号发生器和所述电流基准信号发生器加电而所述IQ振荡器断电，其中在所述剂量模式下，使所述电压基准信号发生器和所述电压组基准信号发生器加电而所述电流基准信号发生器和所述IQ振荡器断电，以及其中在所述休眠模式下，使所述电压基准信号发生器、所述电压组基准信号发生器、所述电流基准信号发生器和所述IQ振荡器断电。
20.一种用于使振荡器结构顺序地加电/断电的方法，其中所述振荡器结构包括基准信号发生器和同相/正交(IQ)振荡器，其中所述基准信号发生器包括电压基准信号发生器、电压组基准信号发生器和电流基准信号发生器，所述电压基准信号发生器包括含有多个启动电路的分布式启动电路系统，并且其中所述IQ振荡器包括锯齿波信号发生器、两个turbo比较器和置位/复位逻辑，所述方法包括：
首先使所述电压基准信号发生器和所述电压组基准信号发生器加电/断电；
其次使所述电流基准信号发生器加电/断电；以及
再次使所述IQ振荡器加电/断电。
CN201210140296.8A 2011-05-10 2012-05-08 具有低电流损耗快速响应时间的振荡器结构以及用于操作这种振荡器结构的方法 Active CN102780470B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/104,361 US8358175B2 (en) 2011-05-10 2011-05-10 Oscillator architecture having fast response time with low current consumption and method for operating the oscillator architecture
US13/104,361 2011-05-10

Publications (2)

Publication Number Publication Date
CN102780470A true CN102780470A (zh) 2012-11-14
CN102780470B CN102780470B (zh) 2015-06-24

Family

ID=47125253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210140296.8A Active CN102780470B (zh) 2011-05-10 2012-05-08 具有低电流损耗快速响应时间的振荡器结构以及用于操作这种振荡器结构的方法

Country Status (2)

Country Link
US (1) US8358175B2 (zh)
CN (1) CN102780470B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10817043B2 (en) * 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
US8737120B2 (en) * 2011-07-29 2014-05-27 Micron Technology, Inc. Reference voltage generators and sensing circuits
US9007138B2 (en) 2013-05-31 2015-04-14 Freescale Semiconductor, Inc. Oscillator with startup circuitry
CN110061736A (zh) 2018-01-17 2019-07-26 恩智浦美国有限公司 具有起动电路的电流控制振荡器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5125112A (en) * 1990-09-17 1992-06-23 Motorola, Inc. Temperature compensated current source
US5440595A (en) * 1992-12-07 1995-08-08 Nec Corporation Communication apparatus with low power consumption
CN1296665A (zh) * 1998-12-04 2001-05-23 密克罗奇普技术公司 带有温度补偿和各种操作模式的精确弛豫振荡器
CN101030768A (zh) * 2006-02-27 2007-09-05 圆创科技股份有限公司 用于多通道切换式电压转换器的震荡信号产生电路
US20090027106A1 (en) * 2007-07-24 2009-01-29 Ati Technologies, Ulc Substantially Zero Temperature Coefficient Bias Generator

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005449A (en) 1997-12-31 1999-12-21 Aai Corporation Ultra low-power fast start precision RC oscillator
US6774735B2 (en) 2002-01-17 2004-08-10 Intel Corporation Low power self-biasing oscillator circuit
US7719373B2 (en) * 2006-10-27 2010-05-18 Imec Device and method for generating a signal with predefined transcient at start-up
US7847650B2 (en) * 2006-12-15 2010-12-07 Pentomics, Inc Low phase-noise oscillator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5125112A (en) * 1990-09-17 1992-06-23 Motorola, Inc. Temperature compensated current source
US5440595A (en) * 1992-12-07 1995-08-08 Nec Corporation Communication apparatus with low power consumption
CN1296665A (zh) * 1998-12-04 2001-05-23 密克罗奇普技术公司 带有温度补偿和各种操作模式的精确弛豫振荡器
CN101030768A (zh) * 2006-02-27 2007-09-05 圆创科技股份有限公司 用于多通道切换式电压转换器的震荡信号产生电路
US20090027106A1 (en) * 2007-07-24 2009-01-29 Ati Technologies, Ulc Substantially Zero Temperature Coefficient Bias Generator

Also Published As

Publication number Publication date
US20120286881A1 (en) 2012-11-15
CN102780470B (zh) 2015-06-24
US8358175B2 (en) 2013-01-22

Similar Documents

Publication Publication Date Title
US8115559B2 (en) Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator
US10256797B2 (en) Oscillator
US7908508B2 (en) Low power method of responsively initiating fast response to a detected change of condition
Jang et al. 5.8 A 4.7 nW 13.8 ppm/° C self-biased wakeup timer using a switched-resistor scheme
US20060071729A1 (en) Clock circuit and method
EP2498161A1 (en) Power efficient generation of bland gap referenced supply rail, voltage and current references, and method for dynamic control.
CN103516333B (zh) 振荡器装置
KR20120130091A (ko) 주파수-전류 피드백을 가진 온도-안정 발진기 회로
US9048821B2 (en) Low power relaxation oscillator
CN103051286A (zh) 一种可修调的高精度弛张振荡器
CN102780470B (zh) 具有低电流损耗快速响应时间的振荡器结构以及用于操作这种振荡器结构的方法
CN111404486B (zh) 一种基于自充电的低功耗晶体振荡器
JP3586172B2 (ja) 半導体集積回路およびフェーズ・ロックド・ループ回路
CN102347728A (zh) 高电源抑制比低温飘振荡器
JPH06196976A (ja) 信号発生器
CN112953526A (zh) 一种环形振荡电路、方法以及集成芯片
CN109245723B (zh) 一种片上rc振荡器电路
CN107317580B (zh) 一种高稳定性振荡器电路及其实现方法
CN202268843U (zh) 高电源抑制比低温飘振荡器
Li et al. A 300 nW 10 kHz Relaxation Oscillator with 105 ppm/∘ C Temperature Coefficient
MeVay et al. Predictive comparators with adaptive control
CN210041779U (zh) 一种支持多频率输出的精准振荡器电路
Ji et al. A Fully-Digital LDO with Adaptive Clock and Double-Edge-Triggered Shift Register for Quick Response
CN203071868U (zh) 一种可修调的高精度弛张振荡器
Kim et al. A start-up boosting circuit with 133× speed gain for 2-transistor voltage reference

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant