CN102779205A - 一种短沟道围栅结构mosfet的阈值电压解析模型 - Google Patents

一种短沟道围栅结构mosfet的阈值电压解析模型 Download PDF

Info

Publication number
CN102779205A
CN102779205A CN2012102044448A CN201210204444A CN102779205A CN 102779205 A CN102779205 A CN 102779205A CN 2012102044448 A CN2012102044448 A CN 2012102044448A CN 201210204444 A CN201210204444 A CN 201210204444A CN 102779205 A CN102779205 A CN 102779205A
Authority
CN
China
Prior art keywords
threshold voltage
mosfet
model
short channel
analytical model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102044448A
Other languages
English (en)
Other versions
CN102779205B (zh
Inventor
顾经纶
颜丙勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201210204444.8A priority Critical patent/CN102779205B/zh
Publication of CN102779205A publication Critical patent/CN102779205A/zh
Application granted granted Critical
Publication of CN102779205B publication Critical patent/CN102779205B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种计算短沟道围栅结构MOSFET阈值电压的解析模型。在全耗尽以及弱反型的假设下求解二维泊松方程，在一定边界条件的制约下得到沟道电势的分布模型。通过高斯盒子的方法得到栅氧化层的电压降，然后根据本发明定义阈值电压的方法以及本发明求出的沟道电势分布模型推导得到短沟道围栅器件阈值电压解析模型。本发明的阈值电压解析模型形式简洁、物理概念清晰，且计算精度高，为电路级仿真软件提供了新型围栅器件的阈值电压解析模型。

Description

一种短沟道围栅结构MOSFET的阈值电压解析模型
技术领域
本发明属于半导体技术领域，尤其涉及一种计算围栅结构金属-氧化物-半导体场效应晶体管（MOSFET）阈值电压的解析模型。
背景技术
为了提高集成电路的集成度以及芯片的性能，随着集成电路MOS器件工艺的发展，器件关键尺寸越来越小。对于传统的单栅平面工艺，器件的栅长不能无限制的缩小，并且随着器件尺寸缩小而出现一系列的二级效应统称短沟道效应。在长沟道器件情况下，传统的电学特性在短沟道情况下往往变得很差。为了克服短沟道效应对小尺寸MOS器件性能及可靠性的影响，提出一些新型的器件结构，围栅MOSFET结构被科研界和工业界视为最有希望成为纳米尺度下主流的器件。
对于新型的围栅MOSFET结构，其栅极将导电沟道完全包围，即使在短沟道情况下栅极也能极好的控制沟道导电，抑制短沟道效应能减小器件静态功耗，得到很好的亚阈值摆幅特性。工业界亟待在这种新型器件结构量产前发展其阈值电压模型，而以往的传统单栅平面结构MOSFET阈值电压模型已经不能符合新型器件建模的要求，故给新型围栅器件阈值电压模型的建模带来新的挑战。
阈值电压                                               
Figure 2012102044448100002DEST_PATH_IMAGE002
是MOSFET最为重要参数之一，阈值电压的定义为：形成导电沟道时的栅压，对于n型器件即当表面势等于2倍的电子准费米电势
Figure 2012102044448100002DEST_PATH_IMAGE004
时的器件状态，或者对于p型器件当表面势等于2倍的空穴准费米电势
Figure 2012102044448100002DEST_PATH_IMAGE006
时的器件状态。为了使电路仿真器能够准确模拟电路特性，建立器件的精确而高效的阈值电压模型是非常必要的。
发明内容
本发明的目的是通过对围栅MOSFET的泊松方程使用特殊方法求解，得出其阈值电压的一个简洁高效的解析表达式，从而为电路设计人员提供了短沟道围栅MOSFET一个精确而高效的电路仿真软件的阈值电压解析模型。 
为了实现上述目的提供一种短沟道围栅结构MOSFET的阈值电压解析模型，其特征在于该阈值电压模型的解析式为：
，
其中
Figure 2012102044448100002DEST_PATH_IMAGE010
是内建电势，是漏电压，是栅电压，
Figure 2012102044448100002DEST_PATH_IMAGE016
是平带电压，
Figure 2012102044448100002DEST_PATH_IMAGE018
。
Figure 2012102044448100002DEST_PATH_IMAGE020
和分别氧化层厚度以及氧化层介电常数，
Figure 2012102044448100002DEST_PATH_IMAGE024
和分别是沟道长度以及圆柱半径。
Figure 2012102044448100002DEST_PATH_IMAGE028
是氧化层单位面积电容。费米势
Figure 2012102044448100002DEST_PATH_IMAGE030
，
Figure 2012102044448100002DEST_PATH_IMAGE032
是掺杂的受主杂质浓度。
Figure 2012102044448100002DEST_PATH_IMAGE034
和
Figure DEST_PATH_IMAGE022A
分别是硅和栅氧化层的介电常数。
半导体表面处电势最低点，即虚拟阴极处，
Figure DEST_PATH_IMAGE037
，式子中：
Figure DEST_PATH_IMAGE039
，
Figure DEST_PATH_IMAGE041
，
Figure DEST_PATH_IMAGE043
，
Figure DEST_PATH_IMAGE045
，，
Figure DEST_PATH_IMAGE049
。
本发明提供的短沟道围栅结构MOSFET的阈值电压解析模型，通过高斯盒子的方法可以推导出器件全耗尽的圆柱体半径条件。模型预测的阈值电压随栅长及圆柱半径减小而减小，与实际相符。本发明的结果对超大规模集成电路设计有很大作用。这种新型的围栅MOSFET有短的栅长、大的栅极区域，较厚的氧化层以及小的隧穿电流。在以往的阈值电压模型中有较多的拟合参数，故其物理意义不明显，而本发明的阈值电压解析模型没有用拟合参数，物理概念清晰、计算精度高，为电路级仿真软件提供了新型围栅器件的阈值电压解析模型。
附图说明
图1（a）是围栅MOSFET示意图。
图1（b）是图1（a）的圆柱坐标示意图。
图1（c）是图1（a）的三维结构图。
图2是推导电场以及阈值电压表达式的高斯盒子示意图。
图3是不同结构的围栅MOSFET的阈值电压随沟道长度变化图。
图4是阈值电压建模流程示意图。
具体实施方式
本发明提供一种短沟道围栅结构MOSFET的阈值电压解析模型，为电路模拟软件在研究围栅结构器件时候，提供一种快速精准解析模型。
以下通过具体实施例对本发明提供的模型做详细的说明，以便更好理解本发明提供的模型，但实施例的内容并不限制本发明的保护范围。
如图1所示的围栅结构器件，在全耗尽以及忽略载流子对电势分布贡献的弱反型假设下，得到围栅MOSFET的电势分布的柱坐标形式下的泊松方程：
Figure DEST_PATH_IMAGE051
                （1）
其边界条件是：                            （2）
                   
Figure DEST_PATH_IMAGE055
                   （3）
Figure DEST_PATH_IMAGE057
                      （4）
Figure DEST_PATH_IMAGE059
              （5）
Figure DEST_PATH_IMAGE061
                  （6）
其中是内建电势，
Figure DEST_PATH_IMAGE065
是漏电压，
Figure DEST_PATH_IMAGE067
是栅电压，
Figure DEST_PATH_IMAGE069
是平带电压，。
Figure DEST_PATH_IMAGE073
和
Figure DEST_PATH_IMAGE075
分别氧化层厚度以及氧化层介电常数，
Figure DEST_PATH_IMAGE077
和
Figure DEST_PATH_IMAGE079
分别是沟道长度以及圆柱半径。
Figure DEST_PATH_IMAGE081
是氧化层单位面积电容。方程（6）是通过高斯定理得到的边界条件。
根据泊松方程以及边界条件我们求解得到电势分布表达式为：
            （7）
其中，
Figure DEST_PATH_IMAGE085
，      （8）
        
Figure DEST_PATH_IMAGE089
      （9）
                               （10）
                    （11）。
对于阈值电压，使用如图2所示高斯盒子的方法，根据高斯定理依图列出下式：
       
Figure DEST_PATH_IMAGE095
     （12）
其中下标
Figure DEST_PATH_IMAGE097
表示氧化层中的电厂，下标
Figure DEST_PATH_IMAGE099
代表沿着圆柱半径方向的电场，下标
Figure DEST_PATH_IMAGE101
代表沿着沟道方向的电场。
忽略电子电荷在半导体中的影响，根据静电场的边界条件得到：
      
Figure DEST_PATH_IMAGE103
    （13）
对上式积分得到氧化层的电势差：
Figure DEST_PATH_IMAGE105
  （14）
忽略氧化层中
Figure 18806DEST_PATH_IMAGE101
方向的电场的效应，即省略去上式中最后一项，得到：
                 
Figure DEST_PATH_IMAGE107
        （15）
则根据阈值电压的定义，找到半导体表面处电势最低点即虚拟阴极处
Figure DEST_PATH_IMAGE109
，令其表面势为
Figure DEST_PATH_IMAGE111
，得到阈值电压表达式：
       
Figure DEST_PATH_IMAGE113
     （16）
其中
Figure DEST_PATH_IMAGE115
通过令方程（7）
Figure DEST_PATH_IMAGE117
得到。
阈值电压最终形式为：
  （17）
本发明提供值电压的解析模型形式简洁，计算速度快且精度高的优点。
使用专业的器件仿真软件对阈值电压进行分析。设定
Figure 172445DEST_PATH_IMAGE073
为20 nm，
Figure 754605DEST_PATH_IMAGE063
为0.2 V，
Figure DEST_PATH_IMAGE120
为0.2 V，为0.1 V，假设
Figure 192146DEST_PATH_IMAGE069
为-0.87 V。绘制不同结构的围栅MOSFET的阈值电压随沟道长度变化图，结果如图3所示。圆圈代表的是由TCAD仿真软件建模分析得到的仿真数据结果，实线代表的是由本发明提供的解析模型计算得到的数据。两者相比，本发明提供的模型结果与仿真分析得到的结果相符合，说明本发明提供的模型能很好地使用在超大规模集成电路设计中。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims (1)

1.一种短沟道围栅结构MOSFET的阈值电压解析模型，其特征在于该阈值电压模型的解析式为：
Figure 2012102044448100001DEST_PATH_IMAGE002
，
其中是内建电势，是漏电压，是栅电压，是平带电压，
Figure 2012102044448100001DEST_PATH_IMAGE004
；
和
Figure DEST_PATH_IMAGE008
分别氧化层厚度以及氧化层介电常数，
Figure DEST_PATH_IMAGE010
和
Figure DEST_PATH_IMAGE012
分别是沟道长度以及圆柱半径；
Figure DEST_PATH_IMAGE014
Figure DEST_PATH_IMAGE016
是氧化层单位面积电容；
费米势
Figure DEST_PATH_IMAGE018
，
Figure DEST_PATH_IMAGE020
是掺杂的受主杂质浓度
Figure DEST_PATH_IMAGE022
；
和分别是硅和栅氧化层的介电常数；
半导体表面处电势最低点即虚拟阴极处
Figure DEST_PATH_IMAGE028
，式子中：
Figure DEST_PATH_IMAGE030
，
Figure DEST_PATH_IMAGE032
，，
Figure DEST_PATH_IMAGE036
，
Figure DEST_PATH_IMAGE038
，。
CN201210204444.8A 2012-06-20 2012-06-20 一种短沟道围栅结构mosfet的阈值电压解析模型 Active CN102779205B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210204444.8A CN102779205B (zh) 2012-06-20 2012-06-20 一种短沟道围栅结构mosfet的阈值电压解析模型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210204444.8A CN102779205B (zh) 2012-06-20 2012-06-20 一种短沟道围栅结构mosfet的阈值电压解析模型

Publications (2)

Publication Number Publication Date
CN102779205A true CN102779205A (zh) 2012-11-14
CN102779205B CN102779205B (zh) 2014-10-15

Family

ID=47124115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210204444.8A Active CN102779205B (zh) 2012-06-20 2012-06-20 一种短沟道围栅结构mosfet的阈值电压解析模型

Country Status (1)

Country Link
CN (1) CN102779205B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105005663A (zh) * 2015-07-24 2015-10-28 集美大学 一种体接电位pd-soi mosfet二维阈值电压解析模型及其建立方法和阈值电压计算方法
CN113868854A (zh) * 2021-09-24 2021-12-31 北京大学 一种分布式沟道铁电晶体管FeFET建模方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254072A (zh) * 2011-08-02 2011-11-23 复旦大学 一种围栅结构mosfet阈值电压解析模型
US20110313748A1 (en) * 2010-06-16 2011-12-22 Li Zhanming Method of simulation and design of a semiconductor device
CN102332045A (zh) * 2011-09-22 2012-01-25 复旦大学 一种双栅结构mosfet亚阈值摆幅解析模型

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110313748A1 (en) * 2010-06-16 2011-12-22 Li Zhanming Method of simulation and design of a semiconductor device
CN102254072A (zh) * 2011-08-02 2011-11-23 复旦大学 一种围栅结构mosfet阈值电压解析模型
CN102332045A (zh) * 2011-09-22 2012-01-25 复旦大学 一种双栅结构mosfet亚阈值摆幅解析模型

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
顾经纶等: ""A threshold voltage model for the surrounding-gate MOSFETs"", 《SOLID-STATE AND INTEGRATED CIRCUIT TECHNOLOGY,2010 10TH IEEE INTERNATIONAL CONFERENCE》 *
顾经纶等: ""Analytical model for subthreshold swing and threshold voltage of surrounding gate metal-oxide-semiconductor field-effect transistors"", 《JAPANESE JOUMAL OF APPLIED PHISICS》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105005663A (zh) * 2015-07-24 2015-10-28 集美大学 一种体接电位pd-soi mosfet二维阈值电压解析模型及其建立方法和阈值电压计算方法
CN105005663B (zh) * 2015-07-24 2018-02-16 集美大学 一种体接电位pd‑soi mosfet二维阈值电压解析模型及其建立方法和阈值电压计算方法
CN113868854A (zh) * 2021-09-24 2021-12-31 北京大学 一种分布式沟道铁电晶体管FeFET建模方法
CN113868854B (zh) * 2021-09-24 2024-06-18 北京大学 一种分布式沟道铁电晶体管FeFET建模方法

Also Published As

Publication number Publication date
CN102779205B (zh) 2014-10-15

Similar Documents

Publication Publication Date Title
Vishnoi et al. A pseudo-2-D-analytical model of dual material gate all-around nanowire tunneling FET
Xiao et al. A compact model of subthreshold current with source/drain depletion effect for the short-channel junctionless cylindrical surrounding-gate MOSFETs
Jena et al. Inner-gate-engineered GAA MOSFET to enhance the electrostatic integrity
Pandey et al. A full-range dual material gate tunnel field effect transistor drain current model considering both source and drain depletion region band-to-band tunneling
CN108108536A (zh) Sti氧化物陷阱电荷提取方法、装置、介质和计算机设备
Vijayvargiya et al. Analogue/RF performance attributes of underlap tunnel field effect transistor for low power applications
CN104881520B (zh) 一种三栅FinFET电势和亚阈值摆幅的提取方法
CN103186691A (zh) 一种独立双栅FinFET解析沟道电势分布模型
CN102779205A (zh) 一种短沟道围栅结构mosfet的阈值电压解析模型
He et al. A carrier-based approach for compact modeling of the long-channel undoped symmetric double-gate MOSFETs
CN102254072A (zh) 一种围栅结构mosfet阈值电压解析模型
Mitra et al. Physics‐based capacitance model of Gate‐on‐Source/Channel SOI TFET
Jung The analysis of breakdown voltage for the double-gate MOSFET using the Gaussian doping distribution
Yang et al. A compact model of silicon-based nanowire MOSFETs for circuit simulation and design
CN102270263B (zh) 一种肖特基源漏双栅结构mosfet阈值电压解析模型
Dubey et al. Analytical modelling and device design optimisation of epitaxial layer‐based III–V tunnel FET
Yadav et al. Compact modeling of gate capacitance in III–V channel quadruple-gate FETs
CN102332045A (zh) 一种双栅结构mosfet亚阈值摆幅解析模型
Prentki et al. Modeling of ballistic monolayer black phosphorus MOSFETs
Sudarsanan et al. Immunity to random fluctuations induced by interface trap variability in Si gate-all-around N-nanowire field-effect transistor devices
Sung et al. Statistical device simulation of characteristic fluctuation of 10-nm gate-all-around silicon nanowire MOSFETs induced by various discrete random dopants
CN104076266A (zh) 一种提取双材料双栅结构mosfet亚阈值摆幅的方法
Mohanty et al. A dual gate material tunnel field effect transistor model incorporating two‐dimensional Poisson and Schrodinger wave equations
Mei et al. Analytical model for subthreshold swing and threshold voltage of surrounding gate metal–oxide–semiconductor field-effect transistors
Gholizadeh et al. An analytical model for transfer characteristics and sub-threshold swings in double-gate tunnel FETs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant