CN102769550A - 一种测试接入点设备以及调整该设备工作模式的方法 - Google Patents

Abstract

本发明提供一种测试接入点设备以及调整该设备工作模式的方法。本发明解决的问题是：通过判断接口的类型，自动识别端口类型，并根据端口类型选择输入输出端是否进行自适应均衡，预加重以及时钟恢复等操作，一方面简化了系统的使用，另一方面也可以节省功耗，达到节能减排的目的；此外，通过数据通路的切换，还可以节省数据传输延迟。

Description

一种测试接入点设备以及调整该设备工作模式的方法

技术领域

 本发明属于网络技术领域，特别的，属于测试接入点设备。

背景技术

测试接入点（TAP，Test Access Point）设备是一种流量接入管理的网络设备，用于对高速以太网流量的数据监听和转发。近年来，随着数据中心和云计算，网络安全等方面的应用，对于高性能TAP设备提出了新的要求。传统的TAP多基于分光器与信号再生的方案，由于不能支持数据中心常用的SFP屏蔽铜缆（SFP direct attached twist pair）导致整体系统成本偏高。但是由于铜缆的衰减较大，支持铜缆必须加入预加重和均衡电路。由于预加重和均衡电路属于高速模拟电路，其参数多调整复杂，不适合设备维护人员进行调整，因此，有必要提出一种方案来满足用户快速简单配置参数的需求，并提高系统性能，降低功耗。

发明内容

本发明提供了一种测试接入点设备，包括输入SFP+插槽、输入电路、流量复制电路、多个输出电路、电源电路、输出SFP+插槽和控制电路等，  所述的输入电路包括自适应均衡器和第一直通通路的数据通路切换器；所述的输出电路包括输出预加重电路和第二直通通路的数据通路切换器。

所述的测试接入点设备，其中所述输入电路的自适应均衡器包括一输入端小信号放大器、多个级联的传输延迟线、多个连接在传输延迟线输出端的可变增益放大器、一累加器、一时钟恢复单元、多个级联的触发器、多个连接在触发器输出端的可变增益放大器以及一DEF输出缓冲器，所述第一直通通路的数据通路切换器耦合至所述DFE输出缓冲器以及所述输入端小信号放大器的输出端。

所述的测试接入点设备，其中所述流量复制电路包括多个级联的高速数据缓冲器构成，将输入端口的10G数据流复制到多个输出端口上。

 

所述的测试接入点设备，其中所述流量复制电路工作在10Gbps速率上。

 

所述的测试接入点设备，其中所述输出电路的输出预加重电路包括一输入均衡器、一时钟数据恢复电路、多个寄存器、多个乘法器、多个级联的加法器以及一输出端多路复用器，所述输出端多路复用器耦合于所述输入均衡器的输出端上以及所述多个级联的加法器的最后一级加法器的输出端上。

 

所述的测试接入点设备，其中控制电路包括微处理器和周边电路，所述周边电路包括随机访问存储器、只读存储器、以太网接口和相应的以太网控制器芯片。

 

本发明的另一方面，还提供了一种调整测试接入点设备工作模式的方法，所述测试接入点设备包括输入SFP+插槽、输入电路、流量复制电路、多个输出电路、电源电路、输出SFP+插槽和控制电路等， 

    所述的输入电路包括自适应均衡器和第一直通通路的数据通路切换器；

    所述的输出电路包括输出预加重电路和第二直通通路的数据通路切换器，

所述方法包括以下步骤：

    步骤1：控制电路通过I2C接口读取与SFP+插槽连接的模块的信息；

    步骤2：根据I2C接口的相应存储器位置判断与SFP+插槽连接的模块的类型，对与SFP+插槽连接的端口类型进行编码；

    步骤3：根据所述编码对输入电路进行控制，切换所述第一直通通路的数据通路切换器的输出选择；

    步骤4：根据所述编码对输出电路进行控制，切换所述第二直通通路的数据通路切换器的输出选择；

    步骤5，控制电路等待N秒，N为大于1的整数，重新进入步骤1。

 

附图说明

    图1为本发明的TAP的结构框图

    图2为本发明的输入电路的结构图

    图3为本发明的输出电路的结构图

    图4为本发明的SFP光模块的I2C存储器地址映射结构图

    图5为本发明的自动调整方法流程图

具体实施方式

 

    图1显示了本发明TAP的结构。TAP由输入SFP+插槽101，输入电路102，流量复制电路103，多个输出电路104，电源电路106，输出SFP+插槽105以及和控制电路107等部分构成。

 

    输入SFP+插槽101为符合SFP+规范的标准兼容光模块插槽。SFP+插槽101可以兼容1310，850的10Gb光模块，以及符合SPF+标准的无源或者有源铜缆。符合SFP+特性的光模块或者SFP+铜缆接入到输入SFP+插槽101中，输入的数据流被完整的复制到其他的多个复制端口SFP+ 插槽105上去。

 

    流量复制电路103由多个级联的高速数据缓冲器构成，将输入端口的10G数据流复制到多个输出端口上。为了降低传输延迟。所有电路工作在10Gbps速率上。

 

    输出电路104由多个驱动SFP+的驱动器组成。输出电路的驱动器中也可以包括时钟数据恢复电路。时钟数据恢复电路用来对数据流进行再次采样，从而消除确定性抖动。输出电路还包括3阶预加重输出电路，用于驱动符合10GE标准的铜缆。

 

    电源电路106包括输入的AC（110v or 220v）或者DC（-48v）电路转变成低压的直流电源，例如12v。再通过一系列电源管理芯片转变成高速芯片供电的3.3v或者2.5v等低压供电。

 

    控制电路107由微处理器和周边电路构成。典型的，微处理器可以采用基于ARM内核的嵌入式处理器，或者基于powerpc内核的嵌入式处理器。随机访问存储器（RAM）挂接在微处理器的存储器端口上，作为运行时程序和数据的存储单元，典型的，RAM可以采用DDR2（double data rate2）或者DDR3（double data rate3）芯片颗粒。只读存储器(ROM)挂接在微处理器的地址映射接口上，作为微处理器数据和程序的存储单元和启动时程序载入单元，典型的，ROM可以采用NOR FLASH芯片或者是NAND FLASH芯片来构成。以太网接口和相应的以太网控制器芯片作为和外部控制的接口。部分微处理器集成了以太网控制器，则系统中没有单独的以太网控制器芯片。以太网接口为标准的RJ45接口，支持百兆或者千兆网络。控制电路运行嵌入式操作系统，例如linux。控制电路通过SNMP协议和主机进行通讯，接收主机发送的配置指令，调整TAP的端口输出等参数。控制电路通过控制总线，例如I2C，PCIE（PCI express），或者是地址映射的局部地址总线（local bus）来和流量复制电路进行通讯，控制输入端口的选择，复制端口的打开以及各种参数的配置。控制电路通过I2C电路连接至多个输入SFP+插槽101以及多个输出SFP+插槽105，并通过I2C总线来访问插入SFP+的模块的内部存储器空间。

 

    图2显示的是输入电路的结构。由输入端小信号放大器201，多个级联的传输延迟线202，多个连接在传输延迟线202输出端的可变增益放大器203，累加器204，时钟恢复单元208，多个级联的触发器206，多个连接在触发器206输出端的可变增益放大器205，DEF输出缓冲器207以及输出端数据通路切换器209构成。输入电路的主要部分由自适应反馈决策均衡器（DFE，decision feedback equalizer）构成，通过多级的反馈来消除码间干扰（ISI，inter symbol interference），达到消除线路抖动，提高信号质量的效果。内置的信号调整模块，根据计算出来的眼图来进行误码统计，以获得最佳接收端眼图效果。10Gbps的串行数据从输入端管脚输入后，进入小信号限幅放大器201进行放大。放大后的信号分3路传递，一路输入至自适应DFE电路的第一级的多个延迟线单元202，一路输出至可变增益放大器203，另一路输入至输出选择器209。自适应DFE电路工作原理如下：输入信号经过多个延迟线单元202的延迟后，产生多个相位的信号抽头，并输入至多个可变增益放大器203进行信号放大处理。多个可变增益放大器的输出至累加器204进行求和计算，并将输出结果至时钟恢复单元208（CRU，clock recovery unit）进行时钟信号的提取和数据重定时（retiming）。时钟恢复单元208输出经过重定时的数据以及提取的串行时钟至多个级联的触发器206，并从每个触发器206的输出进行抽头，输入至多个可变增益放大器205，放大后的信号叠加至累加器204。DFE电路的输出信号取自最后一级触发器206的输出，并经过信号驱动缓冲器207放大后输出至选择器209。输出选择器在经过自适应DFE电路处理过的信号和经过小信号放大器201放大过的原始信号之间进行选择。在自适应逻辑判断输入为铜缆，不需要进行DFE操作时，通过输出端的选择器209进行信号切换，选择经过小信号放大器放大过的原始信号输出，以节省传输延迟和功耗。

 

    图3显示的是输出电路的结构。输出电路由输入均衡器301，时钟数据恢复电路（CDR, clock data recovery）302，寄存器303，304，乘法器305，306，307，加法器308，309，输出端多路复用器310以及输出驱动器311构成。串行数据信号从input输入后，经过均衡器301去掉确定性抖动，送入时钟数据恢复电路302进行时钟提取和数据重定时。经过时钟数据恢复电路后，数据进行重新定时，同时，恢复出的时钟用于驱动输出级的寄存器303，304。输出的数据经过符合IEEE802.3ap规范(section 72.7.1.10)的3阶有限响应滤波器（FIR ，finite impulse response），由寄存器303，304，乘法器305，306，307，加法器308，309等电路模块构成。通过设置pre tap，main tap和post tap的系数来调整输出的驱动波形，以应对不同信道的衰减。多路复用器310用来在传输路径中进行选择，如果是设定为铜缆模式，则MUX选择FIR电路的输出作为输出数据，如果是设定为光纤模式，则MUX选择输入均衡器的输出作为输出信号。通过选择输入均衡器的输出作为输出信号，可以有效的降低整个数据路径上的延迟多达3个周期，且可以选择关闭CDR和FIR等电路模块，达到节省功耗的目的。

    为了对输入的数据类型进行判断，需要检测输入的SFP模块或者铜缆中I2C电路中相关光模块的相关参数。

 

    图4显示了SFP+标准的模块中的I2C EPROM的配置信息。前128字节中，存放着和光模块波长相关的信息，以及和传输距离相关的信息。其中光模块波长信息以二进制码存储在地址0x60和0x61，如果读取到的模块波长为1310或者850，则判断为光模块，否则为铜缆。系统上电后，控制电路对多个输入SFP+和多个输出SFP+端口分别读取并记录参数。

 

    以下根据图5描述自适应工作的主流程

    步骤501：微处理器通过I2C接口读取SFP+模块的信息

    步骤502：根据I2C模块的相应存储器位判断接口的类型，对端口情况进行编码

    如果输入端是铜缆而输出电路是铜缆，控制编码为二进制00b；

    如果输入端是光缆而输出电路是铜缆，控制编码为二进制01b；

    如果输入端是铜缆且输出电路是光缆，控制编码为二进制10b；

    如果输入端是光缆且输出电路是光缆，控制编码为二进制11b；

    步骤503：根据控制编码对输入端电路进行控制，如果控制编码为00b或者10b，则打开输入端的DFE电路，输入端MUX切换到DFE输出上，输出经过DFE电路进行处理过的重新定时的10Gbps信号至能量复制电路。如果控制编码为01b或者11b，则关掉输入端的DFE电路，输入端MUX切换到小信号放大器201的输出上，输出经过简单放大后的电信号至能量复制电路。

 

    步骤504：根据控制编码对输出端电路进行控制，如果控制编码为00b或者10b，打开预加重电路，将数据通路开关310切换到预加重通路上，同时打开输出电路的CDR电路302，根据SFP接口EPROM中的铜缆长度信息，调整预加重参数，具体的调整方法为，当铜缆长度小于3米的时候，调整输出幅度至700mv，当铜缆长度大于3米而小于7米的时候，将输出幅度调整至900mv，同时将post tap的幅度调整至200mv，当铜缆长度大于7米的时候，调整输出幅度至1000mv，同时将post tap的幅度调整至250mv，将pre tap的幅度调整至100mv。如果控制编码为10b或者11b，则关掉输出端的预加重电路，输出数据通路开关310切换到均衡器301的输出端上，输出经过简单均衡处理的电信号至SFP+光模块。进入步骤505

    步骤505，等待N秒，N为大于1的整数，进入步骤501重新检测。

 

    通过以上的自适应电路设计，一方面简化了系统的使用，操作人员仅需要插上光模块或者铜缆就可以工作，而不需要人为设定各种参数；另一方面，通过关闭CDR等高功耗电路，保证在使用光模块的时候，系统的功耗降低，达到节能的目的；另一方面，通过切换数据通路，降低了整体系统的延迟，当系统运行在10G bps的时候，可以节省系统延迟300ps-900ps以上。

Claims (7)

1.一种测试接入点设备，包括输入SFP+插槽、输入电路、流量复制电路、多个输出电路、电源电路、输出SFP+插槽和控制电路等，其特征在于：所述的输入电路包括自适应均衡器和第一直通通路的数据通路切换器； 所述的输出电路包括输出预加重电路和第二直通通路的数据通路切换器。

2.如权利要求1所述的测试接入点设备，其中所述输入电路的自适应均衡器包括一输入端小信号放大器、多个级联的传输延迟线、多个连接在传输延迟线输出端的可变增益放大器、一累加器、一时钟恢复单元、多个级联的触发器、多个连接在触发器输出端的可变增益放大器以及一DEF输出缓冲器，所述第一直通通路的数据通路切换器耦合至所述DFE输出缓冲器以及所述输入端小信号放大器的输出端。

3.如权利要求1所述的测试接入点设备，其中所述流量复制电路包括多个级联的高速数据缓冲器构成，将输入端口的10G数据流复制到多个输出端口上。

4.如权利要求1所述的测试接入点设备，其中所述流量复制电路工作在10Gbps速率上。

5.如权利要求1所述的测试接入点设备，其中所述输出电路的输出预加重电路包括一输入均衡器、一时钟数据恢复电路、多个寄存器、多个乘法器、多个级联的加法器以及一输出端多路复用器，所述输出端多路复用器耦合于所述输入均衡器的输出端上以及所述多个级联的加法器的最后一级加法器的输出端上。

6.如权利要求1所述的测试接入点设备，其中控制电路包括微处理器和周边电路，所述周边电路包括随机访问存储器、只读存储器、以太网接口和相应的以太网控制器芯片。

7.一种调整测试接入点设备工作模式的方法，所述测试接入点设备包括输入SFP+插槽、输入电路、流量复制电路、多个输出电路、电源电路、输出SFP+插槽和控制电路等， 

    所述的输入电路包括自适应均衡器和第一直通通路的数据通路切换器；

    所述的输出电路包括输出预加重电路和第二直通通路的数据通路切换器，

所述方法包括以下步骤：

    步骤1：控制电路通过I2C接口读取与SFP+插槽连接的模块的信息；

    步骤2：根据I2C接口的相应存储器位置判断与SFP+插槽连接的模块的类型，对与SFP+插槽连接的端口类型进行编码；

    步骤3：根据所述编码对输入电路进行控制，切换所述第一直通通路的数据通路切换器的输出选择；

    步骤4：根据所述编码对输出电路进行控制，切换所述第二直通通路的数据通路切换器的输出选择；

    步骤5，控制电路等待N秒，N为大于1的整数，重新进入步骤1。

Images