CN102760106A - Pci学业数据挖掘芯片及其运行方法 - Google Patents

Pci学业数据挖掘芯片及其运行方法 Download PDF

Info

Publication number
CN102760106A
CN102760106A CN2011101084852A CN201110108485A CN102760106A CN 102760106 A CN102760106 A CN 102760106A CN 2011101084852 A CN2011101084852 A CN 2011101084852A CN 201110108485 A CN201110108485 A CN 201110108485A CN 102760106 A CN102760106 A CN 102760106A
Authority
CN
China
Prior art keywords
data
pci
chip
port ram
development board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101084852A
Other languages
English (en)
Inventor
钱永臣
周刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING JINGSHI LIYUN EDUCATION TECHNOLOGY Co Ltd
Original Assignee
BEIJING JINGSHI LIYUN EDUCATION TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING JINGSHI LIYUN EDUCATION TECHNOLOGY Co Ltd filed Critical BEIJING JINGSHI LIYUN EDUCATION TECHNOLOGY Co Ltd
Priority to CN2011101084852A priority Critical patent/CN102760106A/zh
Publication of CN102760106A publication Critical patent/CN102760106A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Stored Programmes (AREA)

Abstract

本发明提供一种PCI学业数据挖掘芯片及其运行方法，包括FPGA开发板，所述FPGA开发板上设有PCI总线接口模块、DMA控制模块，实现通过PCI总线从主机内存中直接读取数据，以及向内存写入数据，所述FPGA开发板上还设有双口RAM模块、EPCS控制器，所述双口RAM模块通过EMIF接口与DSP芯片通信连接，该芯片及其运行方法能大幅降低学业数据挖掘应用对服务器CPU及内存资源的占用，使得学业数据挖掘应用和其他应用程序能同时流畅运行。

Description

PCI学业数据挖掘芯片及其运行方法
技术领域
本发明属于PCI芯片，特别涉及一种PCI学业数据挖掘芯片及其运行方法。
背景技术
学业数据挖掘是以区域或学校学生考试成绩、在线测试及作业数据为蓝本，进行知识点的关联规则挖掘以及学生知识结构相关性分析，为区域教育、学校、教师和学生的学业诊断及教学效果评价提供诊断与评价模型。
理论依据：认知神经科学与学习理论认为学科知识是知识点及其相互关系的集合，这种集合被称为“知识空间”，知识空间中知识点之间的相互关系需要通过关联规则挖掘来建立。而学生对知识点及其相互关系的认识是一个动态的集合，这种集合被称为“知识状态”P＝P(t)，同一个年龄段的学生的“知识状态”是可以分类的，用数据挖掘就可以对学生的知识状态进行分类。学生或学生群的“知识状态”和“知识空间”进行比对就能够找出学生或学生群的“知识缺陷”，这样就能准确地对区域教育、学校、教师和学生的学习及教学效果进行诊断、评价和预警。
嵌入式系统是软件和硬件的综合体，还可以涵盖机械等附属装置。目前国内一个普遍被认同的定义是：以应用为中心、以计算机技术为基础、软件硬件可裁剪、适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。
学业数据挖掘的最大客户为学校，绝大部分学校的服务器会部署多个应用系统，用软件实现的数据挖掘对服务器CPU、内存资源的要求很高，运行时其他应用程序基本就不能运行了。这对于学业数据挖掘与应用在中小学的推广是一个很大的瓶颈。
发明内容
本发明目的为提供一种PCI学业数据挖掘芯片及其运行方法，该芯片及其运行方法能大幅降低学业数据挖掘应用对服务器CPU及内存资源的占用，使得学业数据挖掘应用和其他应用程序能同时流畅运行。
本发明的技术方案如下：
一种PCI学业数据挖掘芯片，包括FPGA开发板和DSP芯片，所述FPGA开发板上设有PCI总线接口模块、DMA控制模块，实现通过PCI总线从主机内存中直接读取数据，以及向内存写入数据，所述FPGA开发板上还设有双口RAM模块、EPCS控制器，所述双口RAM模块通过EMIF接口与DSP芯片通信连接。
所述DSP芯片与FPGA开发板连接同连接于一个电源，所述FPGA开发板上还设有定时器，所述DSP还连接有外扩FLASH。
FPGA开发板的初始化以及内部定时器的设置，开启定时中断启动数据的读取，然后对应双口RAM模块的标志位置位中等待DSP芯片的读取；FPGA开发板接收DSP芯片解算完成后将结果存入双口RAM模块的标志区域的中断信号，FPGA开发板响应中断从双口RAM模块中读取解算结果，然后通过PCI总线接口模块将数据发送给主机。
DSP芯片读取待处理数据，DSP芯片通过EMIF接口从双口RAM的指定区域读取数据.首先读取标志数据，如果有新的数据写入，则从标志数据中给出的地址读取数据；学业数据挖掘解算程序调用；解算后的数据写入双口RAM模块并向FPGA发中断。
本发明的技术效果在于：
学业数据挖掘用软件实现，其大数据量的读取与存储，以及大负荷的数据处理工作，是消耗CPU及内存资源的根本原因，本案解决这个问题的思路是将原来用软件实现的数据存取及处理逻辑，用一块PCI卡独立实现，这块PCI卡的核心是PCI学业数据挖掘芯片。
附图说明
图1为本发明所述PCI学业数据挖掘芯片结构示意图。
图2为本发明所述FPGA开发板程序运行流程图。
图3为本发明所述DSP芯片运行流程图。
具体实施方式
以下结合附图对本发明做进一步说明。
如图1所示，一种PCI学业数据挖掘芯片，包括FPGA开发板和DSP芯片，所述FPGA开发板上设有PCI总线接口模块、DMA控制模块，实现通过PCI总线从主机内存中直接读取数据，以及向内存写入数据，所述FPGA开发板上还设有双口RAM模块、EPCS控制器，所述双口RAM模块通过EMIF接口与DSP芯片通信连接。
关于双口RAM模块：由于FPGA开发板在硬件设计上的灵活性，在其内部构建一个双口RAM的模块，作为FPGA与DSP数据交换的缓冲。双口RAM具有通讯速度快、实时性强、接口比较简单的特点，两边CPU都可进行主动数据传输。双口RAM的存储空间分为两个部分，分别处理1)FPGA向RAM中写入待处理数据，由DSP读出；2)DSP向中RAM写入解算后数据由FPGA读出。
关于EPCS控制器：FPGA配置数据和NiosII程序都存放在EPCS器件中，NiosII通过执行EPCS控制器的片内ROM中的代码，把EPCS中的程序搬到RAM中执行。
DSP从RAM中读出数据后，需要进行大数据量的计算并要求较高的精度，因此用一块具有高速的浮点运算性能的DSP6722完成系统数据的解算；结算的结果写入RAM，由FPGA读出并通过PCI总线写入内存，DSP6722片上具有128K的RAM空间，已经满足程序运行的需求，本案用外扩FLASH来实现系统掉电后程序的储存。
如图2所示，FPGA开发板的初始化以及内部定时器的设置，开启定时中断启动数据的读取，然后对应双口RAM模块的标志位置位中等待DSP芯片的读取；FPGA开发板接收DSP芯片解算完成后将结果存入双口RAM模块的标志区域的中断信号，FPGA开发板响应中断从双口RAM模块中读取解算结果，然后通过PCI总线接口模块将数据发送给主机。
如图3所示，DSP运行方法：DSP芯片是整个系统的运算核心，读取待处理数据，DSP通过EMIF接口从双口RAM的指定区域读取数据.首先读取标志数据，如果有新的数据写入，则从标志数据中给出的地址读取数据；学业数据挖掘解算程序调用；解算后的数据写入双口RAM并向FPGA发中断。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种PCI学业数据挖掘芯片，其特征在于：包括FPGA开发板和DSP芯片，所述FPGA开发板上设有PCI总线接口模块、DMA控制模块，实现通过PCI总线从主机内存中直接读取数据，以及向内存写入数据，所述FPGA开发板上还设有双口RAM模块、EPCS控制器，所述双口RAM模块通过EMIF接口与DSP芯片通信连接。
2.根据权利要求1所述的PCI学业数据挖掘芯片，其特征在于：所述DSP芯片与FPGA开发板连接同连接于一个电源，所述FPGA开发板上还设有定时器，所述DSP还连接有外扩FLASH。
3.如权利要求1所述的一种PCI学业数据挖掘芯片的运行方法，其特征在于：FPGA开发板的初始化以及内部定时器的设置，开启定时中断启动数据的读取，然后对应双口RAM模块的标志位置位中等待DSP芯片的读取；FPGA开发板接收DSP芯片解算完成后将结果存入双口RAM模块的标志区域的中断信号，FPGA开发板响应中断从双口RAM模块中读取解算结果，然后通过PCI总线接口模块将数据发送给主机。
4.如权利要求1所述的一种PCI学业数据挖掘芯片的运行方法，其特征在于：DSP芯片读取待处理数据，DSP芯片通过EMIF接口从双口RAM的指定区域读取数据.首先读取标志数据，如果有新的数据写入，则从标志数据中给出的地址读取数据；学业数据挖掘解算程序调用；解算后的数据写入双口RAM模块并向FPGA发中断。
5.根据权利要求3所述的一种PCI学业数据挖掘芯片的运行方法，其特征在于：DSP芯片读取待处理数据，DSP芯片通过EMIF接口从双口RAM的指定区域读取数据.首先读取标志数据，如果有新的数据写入，则从标志数据中给出的地址读取数据；学业数据挖掘解算程序调用；解算后的数据写入双口RAM模块并向FPGA发中断。
CN2011101084852A 2011-04-28 2011-04-28 Pci学业数据挖掘芯片及其运行方法 Pending CN102760106A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101084852A CN102760106A (zh) 2011-04-28 2011-04-28 Pci学业数据挖掘芯片及其运行方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101084852A CN102760106A (zh) 2011-04-28 2011-04-28 Pci学业数据挖掘芯片及其运行方法

Publications (1)

Publication Number Publication Date
CN102760106A true CN102760106A (zh) 2012-10-31

Family

ID=47054568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101084852A Pending CN102760106A (zh) 2011-04-28 2011-04-28 Pci学业数据挖掘芯片及其运行方法

Country Status (1)

Country Link
CN (1) CN102760106A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102999363A (zh) * 2012-11-30 2013-03-27 北京遥测技术研究所 一种fpga/dsp嵌入式系统的启动方法
CN103198042A (zh) * 2013-04-22 2013-07-10 哈尔滨工业大学 Pci航空串行总线板卡及实现动态加载数据处理方法
CN103809596A (zh) * 2012-11-12 2014-05-21 哈尔滨恒誉名翔科技有限公司 一种基于混合控制方法的四旋翼无人飞行器平台
CN105182377A (zh) * 2015-08-21 2015-12-23 上海海积信息科技股份有限公司 一种接收机板卡及接收机
CN105608028A (zh) * 2015-10-19 2016-05-25 陕西宝成航空仪表有限责任公司 基于emif接口和双口ram实现dsp与fpga高速通信方法
CN107678980A (zh) * 2017-10-19 2018-02-09 歌尔科技有限公司 数据存储方法、装置及可穿戴设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604957A (zh) * 2009-07-13 2009-12-16 中国船舶重工集团公司第七一五研究所 一种大规模光纤水听器阵列pgc复解调方法
CN101667169A (zh) * 2008-09-03 2010-03-10 中国科学院上海技术物理研究所 一种数字信号的多处理器并行处理系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667169A (zh) * 2008-09-03 2010-03-10 中国科学院上海技术物理研究所 一种数字信号的多处理器并行处理系统
CN101604957A (zh) * 2009-07-13 2009-12-16 中国船舶重工集团公司第七一五研究所 一种大规模光纤水听器阵列pgc复解调方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
何文波: ""基于FPGA和DSP的红外图像预处理算法研究"", 《中国优秀硕士学位论文全文数据库（电子期刊）信息科技辑》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103809596A (zh) * 2012-11-12 2014-05-21 哈尔滨恒誉名翔科技有限公司 一种基于混合控制方法的四旋翼无人飞行器平台
CN102999363A (zh) * 2012-11-30 2013-03-27 北京遥测技术研究所 一种fpga/dsp嵌入式系统的启动方法
CN102999363B (zh) * 2012-11-30 2015-11-25 北京遥测技术研究所 一种fpga/dsp嵌入式系统的启动方法
CN103198042A (zh) * 2013-04-22 2013-07-10 哈尔滨工业大学 Pci航空串行总线板卡及实现动态加载数据处理方法
CN105182377A (zh) * 2015-08-21 2015-12-23 上海海积信息科技股份有限公司 一种接收机板卡及接收机
CN105608028A (zh) * 2015-10-19 2016-05-25 陕西宝成航空仪表有限责任公司 基于emif接口和双口ram实现dsp与fpga高速通信方法
CN107678980A (zh) * 2017-10-19 2018-02-09 歌尔科技有限公司 数据存储方法、装置及可穿戴设备
CN107678980B (zh) * 2017-10-19 2021-04-16 歌尔科技有限公司 数据存储方法、装置及可穿戴设备

Similar Documents

Publication Publication Date Title
US11042297B2 (en) Techniques to configure a solid state drive to operate in a storage mode or a memory mode
US20230367711A1 (en) Systems and methods for scalable and coherent memory devices
CN103020002B (zh) 可重构多处理器系统
CN102760106A (zh) Pci学业数据挖掘芯片及其运行方法
US10007435B2 (en) Translation lookaside buffer in memory
US9256545B2 (en) Shared memory access using independent memory maps
KR102554496B1 (ko) 복수개의 메모리 모듈을 포함하는 데이터 처리 시스템
DE602007002628D1 (de) Migrieren von daten, die einem zugang durch eingabe-/ausgabeeinrichtungen ausgesetzt sind
CN202614902U (zh) 一种dsp芯片功能测试装置
CN104657224A (zh) 一种进程间通信的方法和装置
CN103714034A (zh) 片上系统(soc)应用于个人计算机(pc)系统
US20200379546A1 (en) Dynamic power management network for memory devices
US20220114115A1 (en) Interleaving of heterogeneous memory targets
US20150234687A1 (en) Thread migration across cores of a multi-core processor
CN104714907A (zh) 一种pci总线转换为isa和apb总线设计方法
CN103440373A (zh) 一种多dsp系统的互联配置模拟方法
Klenk et al. Analyzing communication models for distributed thread-collaborative processors in terms of energy and time
CN102043723B (zh) 用于通用流处理器的可变访存模式的片上缓存结构
CN104123246A (zh) 接口扩展装置及串行连接接口扩展器
CN204270293U (zh) 多通道Flash控制器
CN105824682A (zh) 一种虚拟机的监控方法、装置和系统
KR102643803B1 (ko) 멀티 호스트 컨트롤러와 이를 포함하는 반도체 장치
WO2021061373A1 (en) Debugging unit and processor
CN104732849A (zh) 基于动态部分可重构fpga的计算机系列课程实验平台装置
Zou et al. XORiM: A case of in-memory bit-comparator implementation and its performance implications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20121031