CN102740010A

CN102740010A - Tdi ccd输出信号处理器

Info

Publication number: CN102740010A
Application number: CN2012101502383A
Authority: CN
Inventors: 刘有军; 于苒; 赵夕; 陆建荣; 刘荣黎
Original assignee: Beijing University of Technology
Current assignee: Beijing University of Technology
Priority date: 2012-05-15
Filing date: 2012-05-15
Publication date: 2012-10-17

Abstract

TDI CCD输出信号处理器，用于将TDI CCD输出的视频信号经滤波放大处理后转换为数字信号。信号预处理电路对TDI CCD输出信号进行阻抗匹配、隔直、低通滤波和初级放大；相关双采样电路将信号预处理电路输出的信号进行采样保持，得到仅携带TDI CCD输出信号中像元信号幅值信息的信号；可变增益放大电路将相关双采样电路输出的信号进行信号直流电位和信号增益的调节；模数转换电路将可变增益放大电路输出的信号进行模数转换，输出数据；时序产生电路产生采样脉冲和模数转换电路所需的外触发和外时钟脉冲，采样脉冲频率在1MHz~4MHz可调；供电电源电路为上述电路提供电压。本发明只需外接220V、50Hz交流电，即将TDI CCD输出信号转换为数字信号，对频率在1MHz~4MHz的TDI CCD输出信号普遍适用。

Description

TDI CCD输出信号处理器

所属技术领域

本发明涉及了一种信号处理器，特别是一种TDI CCD输出信号处理器，属于信号处理领域。

背景技术

TDI CCD是一种新型的线阵光电传感器，它通过时间延迟积分的方法对同一目标多次曝光，增加对目标的光能收集。与CMOS图像传感器相比，TDI CCD具有色彩饱和度好，图像更锐利和质感更真实等优点，特别是在低照度环境下可获得高质量的图像信息，信噪比高。因此，TDI CCD被广泛用于航天、医学、化工以及军事等诸多领域。由于不同类型的TDI CCD器件输出信号频率不尽相同，使用时需根据其自身的结构特点设计信号处理电路，且未能实现信号处理电路和供电电源的集成化，本文提供的TDI CCD输出信号处理器可对频率在1MHz~4MHz之间的TDI CCD输出信号进行信号处理，且操作简单，只需提供220V、50Hz的交流电即可通过USB接口输出数据，电路集成化更高，应用范围更广，且可缩短TDI CCD成像系统的开发周期。

发明内容

本发明的目的是提供一种TDI CCD输出信号处理器，具体技术方案如下：

包括信号预处理电路、相关双采样电路、可变增益放大电路、模数转换电路、时序产生电路和供电电源电路。其连接关系为：信号预处理电路对TDI CCD输出信号进行阻抗匹配、隔直流、低通滤波和直流恢复后输入给相关双采样电路；相关双采样电路对经信号预处理电路后输出的信号进行采样与保持，得到滤除复位噪声的信号输入给可变增益放大电路；可变增益放大电路对经相关双采样电路后的信号进行信号幅值的调节和放大；可变增益放大电路的输出信号输入给模数转换电路进行信号的采样和数字化，并经USB接口输出数据；时序产生电路用于产生相关双采样电路所需的参考电平采样脉冲SHP和信号电平采样脉冲SHD，以及模数转换电路所需的触发方式信号Trigger和采样时钟信号clk；供电电源电路为信号预处理电路、相关双采样电路、可变增益放大电路、时序产生电路提供所需的直流电压。

信号预处理电路包括阻抗匹配电阻、隔直电容、低通滤波电路和直流恢复电路；所述的阻抗匹配电阻采用电位器Rt1，可匹配不同输出阻抗的TDI CCD器件，提高其带负载能力；所述的隔直电容采用无极性0.1uF电容C1，可滤除TDI CCD输出信号中的直流电位，以免造成低通滤波电路输入信号的饱和；所述的低通滤波电路采用运算放大器AD744滤除经隔直电容后的TDI CCD输出信号中的高频噪声；所述的直流恢复电路采用运算放大器AD830对经AD744滤波后的信号OS1进行箝位，通过电位器Rt2可调节运算放大器AD830输出信号OS2的直流电位。

相关双采样电路包括两片TL1591芯片和一片AD830芯片；所述的TL1591芯片分别接收时序产生电路产生的参考电平采样信号SHP和信号电平采样信号SHD后，对信号预处理电路的输出信号OS2进行采样和保持；得到分别携带TDI CCD输出信号参考电平信息的信号High和信号电平信息的信号Low；所述的AD830芯片对经TL1591采样保持后的携带参考电平信息的信号High和携带信号电平信息的信号Low进行做差，得到仅携带TDI CCD输出信号中像元信号幅值信息的信号OS3。

可变增益放大电路包括一片AD830芯片；可实现信号直流电位的调节和信号增益的调节，通过电位器Rt3进行信号直流电位的调节，且通过电位器Rt4进行信号增益的调节，最终得到输出信号OS4。

模数转换电路包括AD9238芯片、FIFO存储器、FPGA控制器和USB2.0接口；所述的AD9238芯片以可变增益放大电路的输出信号OS4作为输入信号，由FPGA控制器控制的触发方式信号Trigger和采样时钟信号clk也作为AD9238的输入信号，AD9238芯片的输出信号接128M字节的FIFO存储器；FIFO存储器输出端接FPGA控制器输入端；FPGA控制器的输出端接USB2.0接口。

时序产生电路包括晶振、拨码开关和CPLD器件；所述的晶振为20MHz的有源晶振，为CPLD器件提供全局时钟；所述的拨码开关为5位二进制输入十进制输出的拨码开关，为CPLD器件提供高低电平信号；CPLD器件采用EPM7128芯片，接收晶振提供的全局时钟信号和拨码开关提供的高低电平信号，输出相关双采样电路中的参考电平采样信号SHP和信号电平采样信号SHD，以及模数转换电路中的触发方式信号Trigger和采样时钟信号clk。

供电电源电路包括AC/DC电源模块和线性稳压管；交流电经过AC/DC电源模块转换为直流电，然后分别经过线性稳压管为信号预处理电路、相关双采样电路、可变增益放大电路和时序产生电路供电。

本发明提供的TDI CCD输出信号处理器，将信号的滤波放大、相关双采样、模数转换和供电电源集成在一起，实现了TDI CCD信号处理电路的集成化，而且操作简单，只需外接220V、50Hz交流电，即可得到由TDI CCD输出信号转换而来的数字信号。同时，可以通过调节拨码开关来产生不同频率的相关双采样电路所需的采样脉冲，因而本发明提供的TDI CCD输出信号处理器可用于频率为1MHz~4MHz的TDI CCD输出信号的处理。与现有的CCD信号处理芯片和CCD信号处理电路相比，具有更高的集成化，更广的应用范围，更短的调试时间，在TDI CCD成像系统的开发中可缩短开发周期。

附图说明

图1为TDI CCD输出信号处理器系统框图

图2为信号预处理电路、相关双采样电路和可变增益放大电路连接示意图

图3为模数转换电路框图

图4为时序产生电路连接示意图

图5为供电电源电路连接示意图

具体实施方式

本发明提供了一种TDI CCD输出信号处理器，结合图1、图2、图3、图4、和图5做进一步的说明：

本发明提供的TDI CCD输出信号处理器包括信号预处理电路、相关双采样电路、可变增益放大电路、模数转换电路、时序产生电路和供电电源电路，TDI CCD输出信号处理器系统框图如图1所示。其中，信号预处理电路包括阻抗匹配电阻、隔直电容、低通滤波电路和直流恢复电路。本实施例中，阻抗匹配电阻为10K的电位器Rt1，隔直电容为无极性0.1uF电容C1，低通滤波电路采用运算放大器AD744，直流恢复电路采用运算放大器AD830；相关双采样电路包括两片TL1591和一片AD830；可变增益放大电路包括一片AD830。信号预处理电路、相关双采样电路和可变增益放大电路连接关系如图2所示，TDI CCD输出信号OS接电位器Rt1的2管脚和3管脚，电位器Rt1的1管脚接地，通过调节电位器Rt1得到不同阻值的匹配电阻，然后经隔直电容C1后输入给低通滤波电路中AD744的同相输入端3管脚，AD744的输出端6管脚经负反馈电路接AD744的反相输入端2管脚，低通滤波电路输出信号OS1作为直流恢复电路中AD830的输入信号，接AD830的1管脚，+5V直流电压接电位器Rt2的3管脚，电位器Rt2的2管脚接AD830的3管脚，直流恢复电路输出信号为OS2；直流恢复电路输出信号OS2作为相关双采样电路的输入信号分别接TL1591的2号管脚，TL1591的7管脚分别接时序产生电路的SHP和SHD信号，两路TL1591的输出信号High和Low分别接AD830芯片的1管脚和2管脚，AD830的输出端7管脚经负反馈电路接AD830的4管脚，AD830的输出信号为OS3，即相关双采样电路的输出信号；+12V直流电压接电位器Rt3的3管脚，电位器Rt3的1管脚接地，相关双采样电路的输出信号OS3接电位器Rt3的2管脚后，作为可变增益放大电路中AD830的输入信号，AD830的输出端7管脚经负反馈电路接AD830的4管脚，其中，AD830的输出端7管脚接电位器Rt4的3管脚和2管脚，通过调节电位器Rt3可改变可变增益放大电路输出信号OS4的直流电位，通过调节电位器Rt4改变OS4的放大倍数。

模数转换电路包括A/D转换器、FIFO存储器、FPGA控制器和USB接口四部分，其连接关系框图如图3所示。其中，FPGA控制器来控制触发方式和时钟信号的选择，触发方式信号Trigger和采样时钟信号clk由时序产生电路产生；可变增益放大电路输出信号OS4作为A/D转换器的输入信号。本实施中，A/D转换器采用AD9238芯片，FPGA控制器采用ALTERA公司的EP1C6Q系列芯片，USB接口采用CYPRESS公司的CY7C68013芯片。

时序产生电路包括晶振、拨码开关和CPLD器件，其连接关系如图4所示。其中，有源晶振3管脚的输出信号接CPLD器件的12管脚；5位拨码开关的输出信号data[0]～data[4]分别输入给CPLD的15、16、17、18、20管脚，图4中仅画出data[0]；CPLD经28、29、30、31管脚分别输出相关双采样电路中的参考电平采样信号SHP、信号电平采样信号SHD、模数转换电路中的触发方式信号Trigger和采样时钟信号clk。本实施例中，晶振为20MHz的有源晶振，CPLD为EPM7128系列芯片。

信号预处理电路中AD744和AD830所需的±5V电压；相关双采样电路中TL1591所需的+5V电压，AD830所需的±5V电压；可变增益放大电路中AD830 所需的±12V电压，时序产生电路中晶振和CPLD所需的+5V电压均由供电电源电路产生。

供电电源电路包括AC/DC电源模块和线性稳压管，其连接关系如图5所示。220V、50Hz交流电经过AC/DC电源模块后转换为直流电，然后经线性稳压管得到所需直流电压。本实施例中，用线性稳压管7812得到+12V电压，用7912得到-12V电压，用7805得到+5V电压，用7905得到-5V电压。

Claims

1.一种TDI CCD输出信号处理器，包括信号预处理电路、相关双采样电路、可变增益放大电路、模数转换电路、时序产生电路和供电电源电路；其特征在于：信号预处理电路对TDI CCD输出信号进行阻抗匹配、隔直流、低通滤波和直流恢复后输入给相关双采样电路；相关双采样电路对经信号预处理电路后输出的信号进行采样与保持，得到滤除复位噪声的信号输入给可变增益放大电路；可变增益放大电路对经相关双采样电路后的信号进行信号直流电位的调节和信号放大；可变增益放大电路的输出信号输入给模数转换电路进行信号的采样和数字化，并经USB接口输出数据；时序产生电路用于产生相关双采样电路所需的参考电平采样脉冲SHP和信号电平采样脉冲SHD，以及模数转换电路所需的外触发信号Trigger和外时钟信号clk；供电电源电路为信号预处理电路、相关双采样电路、可变增益放大电路、时序产生电路提供所需的直流电压。

2.如权利要求1所述的TDI CCD输出信号处理器，其特征在于：所述的信号预处理电路包括阻抗匹配电阻、隔直电容、低通滤波电路和直流恢复电路；所述的阻抗匹配电阻采用电位器Rt1，可匹配不同输出阻抗的TDI CCD器件，提高其带负载能力；所述的隔直电容采用无极性电容C1，可滤除TDI CCD输出信号中的直流电位，以免造成低通滤波电路输入信号的饱和；所述的低通滤波电路采用运算放大器AD744滤除经隔直电容后的TDI CCD输出信号中的高频噪声；所述的直流恢复电路采用运算放大器AD830对经AD744滤波后的信号OS1进行箝位，通过电位器Rt2调节运算放大器AD830的输出信号OS2的直流电位。

3.如权利要求1所述的TDI CCD输出信号处理器，其特征在于：所述的相关双采样电路包括两片TL1591芯片和一片AD830芯片；所述的TL1591芯片分别接收时序产生电路产生的参考电平采样信号SHP和信号电平采样信号SHD后，对信号预处理电路的输出信号OS2进行采样和保持，得到分别携带TDI CCD输出信号参考电平信息的信号High和信号电平信息的信号Low；所述的AD830芯片对经TL1591采样保持后的携带参考电平信息的信号High和携带信号电平信息的信号Low进行做差，得到仅携带TDI CCD输出信号中像元信号幅值信息的信号OS3。

4.如权利要求1所述的TDI CCD输出信号处理器，其特征在于：所述的可变增益放大电路包括一片AD830芯片，用于信号直流电位的调节和信号增益的调节，通过电位器Rt3进行信号直流电位的调节，通过电位器Rt4进行信号增益的调节，最终得到输出信号OS4。

5.如权利要求1所述的TDI CCD输出信号处理器，其特征在于：所述的模数转换电路包括AD9238芯片、FIFO存储器、FPGA控制器和USB2.0接口；所述的AD9238芯片以可变增益放大电路的输出信号OS4作为输入信号，由FPGA控制器控制的触发方式信号Trigger和采样时钟信号clk也作为AD9238的输入信号，AD9238芯片的输出信号接FIFO存储器输入端；FIFO存储器输出端接FPGA控制器输入端；FPGA控制器的输出端接USB2.0接口。

6.如权利要求1所述的TDI CCD输出信号处理器，其特征在于：所述的时序产生电路包括晶振、拨码开关和CPLD器件；所述的晶振为20MHz的有源晶振，为CPLD器件提供全局时钟；所述的拨码开关为5位二进制输入十进制输出的拨码开关，为CPLD器件提供高低电平信号；CPLD器件采用EPM7128芯片，接收晶振提供的全局时钟信号和拨码开关提供的高低电平信号，输出相关双采样电路中的参考电平采样信号SHP和信号电平采样信号SHD，以及模数转换电路中的触发方式信号Trigger和采样时钟信号clk。