CN107277397B - 通用型电子倍增ccd驱动系统及其方法 - Google Patents
通用型电子倍增ccd驱动系统及其方法 Download PDFInfo
- Publication number
- CN107277397B CN107277397B CN201710524708.0A CN201710524708A CN107277397B CN 107277397 B CN107277397 B CN 107277397B CN 201710524708 A CN201710524708 A CN 201710524708A CN 107277397 B CN107277397 B CN 107277397B
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- voltage
- electron multiplication
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
本发明公开了一种通用型电子倍增CCD驱动系统及其方法,该系统包括NI主机、电子倍增CCD器件背板、转移时钟驱动电路、倍增时钟驱动电路、第一直流偏置电压电路A、第二直流偏置电压电路B、相关双采样电路以及为上述电路提供稳定工作电压的供电电源,NI主机包括两个模拟信号板卡、FPGA板卡以及量化采样板卡;电子倍增CCD器件背板的输出端口连接相关双采样电路的输入端口,相关双采样电路的输出端口连接NI主机中量化采样板卡的输入端口。本发明通过NI主机设置与修改转移时钟驱动信号的时序、幅值、频率等参数,便于针对不同型号电子倍增CCD的驱动。
Description
技术领域
本发明属于微光成像与测试技术领域,特别是一种通用型电子倍增CCD驱动系统及其方法。
背景技术
近年来,CCD在工业检测、安防监控、天文观测和空间探测等领域得到广泛应用,应用范围由可见光拓展到微光环境。夜间或者低照度环境条件下比较微弱的光或是能量低到不足以引起人类视觉感官的光,泛称为微光。微光成像技术则是在远低于正常光的照度下进行成像的技术,其原理是增强夜间微光条件或在低照度条件下通过微光成像器件获取目标的微弱光学信号,从而实现在微光条件下直接观察目标,它的最大优势就在于无需人工主动照明,直接依靠背景光的光反射成像。
传统的微光成像技术的图像增强手段主要有三种技术:一是用图像增强器件与CCD摄像器件通过纤维光学系统耦合而得到增强图像,即ICCD技术;二是采用电子轰击CCD模式来获得增强图像,即EBCCD技术;三是在信号电荷读出时利用“雪崩效应”,对信号进行电荷级别放大从而增强图像,即EMCCD。基于这三种技术,有了目前使用较广的三种CCD传感器,即像增强CCD(ICCD)、电子轰击电耦合CCD(EBCCD)和电子倍增CCD(EMCCD)。但是,ICCD背景噪声大,图像存在失真,影响了系统性能;而EBCCD由于其采用电子束直接轰击CCD,导致对CCD的损伤非常大,工作寿命短,成品率低,限制了EBCCD实际应用。电子倍增CCD(EMCCD)是将可控的全固态电子倍增寄存器嵌入到固体成像器件中,使信号电荷在连续读出过程中得到倍增增强,即完成信号的“片内放大”,实现超高灵敏度的成像探测。因为EMCCD对信号进行电荷级别的放大,所以无需像增强器即可完成在低照度条件下较为清晰的成像,同时EMCCD的读出噪声不会随着读出频率的增加而增大,使得读出噪声可以降到最小,具备高速成像的条件。
美国TI公司基于impactronTM技术,率先推出低噪声、高灵敏度、小尺寸的黑白图像传感器TC系列。与此同时,英国E2V公司于2001年通过商业渠道获得了EMCCD技术,其生产的CCD65芯片器件首次采用了L3(Low Light Lever)成像技术,读出噪声可以降低到1个电子rms,随后还推出CCD07、CCD201等芯片。Andor公司通过多年的研究,推出了名为L3Vision的CCD60、CCD65等相机。近年来,国外很多公司都开始涉足基于电子倍增CCD器件芯片的相机制作,例如英国的安道尔(Andor)、日本的滨松(Hamamatsu)。
伴随着半导体制造工艺与生产工艺上的先后突破,美国、英国、俄罗斯和乌克兰等国家在EMCCD的制造方面取得了不少成果。例如俄罗斯的Geo2sphera公司与Electron公司合作建成的基于片上增益的CCD像管生产线;美国的Scientific Imaging Technologies公司生产的512*512pixel的CCD产品,已经广泛应用近贴聚焦型片上增益CCD,并且这些国家拥有成熟的电子倍增CCD驱动及测试平台。
综上,电子倍增CCD是一种新型固态成像器件,采用片上增益技术实现了和ICCD相近的高灵敏度,有低噪声、高量子效率等优点,在微光成像探测这方面有广阔的应用发展前景。我国在电子倍增CCD方面的研究处于起步阶段,电子倍增CCD的生产工艺落后于国外发达国家,没有建立标准的电子倍增CCD芯片性能测试指标和测试系统。目前国外的电子倍增CCD驱动和测试系统通常只针对一种型号芯片,而国内的电子倍增CCD驱动系统的发展着重于小型化相机的研制,同样只适用于单一型号电子倍增CCD的驱动,这样在使用时具有很大的局限性。
发明内容
本发明的目的在于提供一种通用型电子倍增CCD驱动系统及其方法,可实现对多种型号电子倍增CCD器件的驱动。
实现本发明目的的技术解决方案为:一种通用型电子倍增CCD驱动系统及其方法,包括NI主机、电子倍增CCD器件背板、转移时钟驱动电路、倍增时钟驱动电路、第一直流偏置电压电路A、第二直流偏置电压电路B、相关双采样电路以及为上述电路提供稳定工作电压的供电电源,NI主机包括第一模拟信号板卡A和第二模拟信号板卡B、FPGA板卡以及量化采样板卡,FPGA板卡的两个输出端口分别连接转移时钟驱动电路、倍增时钟驱动电路和相关双采样电路的输入端口,第一模拟信号板卡A的输出端口连接第一直流偏置电压电路A上的输入端口,第二模拟信号板卡B的输出端口连接第二直流偏置电压电路B上的输入端口,第一直流偏置电压电路A的输出端口连接转移时钟驱动电路的输入端口,第二直流偏置电压电路B的输出端口、时钟驱动电路的输出端口和倍增时钟驱动电路的输出端口分别连接电子倍增CCD器件背板的三个输入端口;电子倍增CCD器件背板的输出端口连接相关双采样电路的输入端口,相关双采样电路的输出端口连接NI主机中量化采样板卡的输入端口。
本发明与现有技术相比,其显著优点:(1)通过NI主机,设置与修改转移时钟驱动信号的时序、幅值、频率等参数,便于针对不同型号电子倍增CCD的驱动。(2)通过NI主机,设置与修改倍增时钟驱动信号的幅值与频率等参数,便于针对不同型号电子倍增CCD器件的驱动。(3)通过NI主机,设置与修改模拟电平信号的幅值,该模拟电平信号由模拟信号板卡发送至直流偏置电压电路,经直流偏置电压电路的放大器单元对电压信号进行放大,从而改变转移时钟驱动信号与直流偏置电压信号的幅值,便于不同型号电子倍增CCD的驱动。(4)系统硬件电路里采用DC-DC芯片进行电压转换,为各芯片提供工作电压,利用DC-DC电源高效率低功耗的优点,降低系统整体功耗。(5)系统的硬件电路具有兼容性和通用性,只需替换电子倍增CCD器件背板,即可满足目前多种型号电子倍增CCD的驱动。(6)通过NI主机,将量化采样板卡得到的图像信号进行量化与采样,在显示器上实时成像,并以图像数据形式保存,方便后续的分析处理。
下面结合附图对本发明作进一步详细描述。
附图说明
图1是本发明的总体结构示意图。
图2是本发明时钟驱动电路中电压转换单元的连接示意图。
图3是本发明倍增时钟驱动电路滤波放大单元的连接示意图。
图4是本发明可直流偏置电压电路中放大单元的连接示意图。
图5是本发明相关双采样电路中相关双采样单元的连接示意图。
图6是系统控制主界面的示意图。
图7是使用电子倍增CCD芯片TC253的室外成像图。
图8是使用电子倍增CCD芯片CCD97的室内成像图。
具体实施方式
结合图1,本发明通用型电子倍增CCD驱动系统,包括NI主机、电子倍增CCD器件背板、转移时钟驱动电路、倍增时钟驱动电路、第一直流偏置电压电路A、第二直流偏置电压电路B、相关双采样电路以及为上述电路提供稳定工作电压的供电电源,NI主机包括第一模拟信号板卡A和第二模拟信号板卡B、FPGA板卡以及量化采样板卡,FPGA板卡的两个输出端口分别连接转移时钟驱动电路、倍增时钟驱动电路和相关双采样电路的输入端口,第一模拟信号板卡A的输出端口连接第一直流偏置电压电路A上的输入端口,第二模拟信号板卡B的输出端口连接第二直流偏置电压电路B上的输入端口,第一直流偏置电压电路A的输出端口连接转移时钟驱动电路的输入端口,第二直流偏置电压电路B的输出端口、时钟驱动电路的输出端口和倍增时钟驱动电路的输出端口分别连接电子倍增CCD器件背板的三个输入端口;电子倍增CCD器件背板的输出端口连接相关双采样电路的输入端口,相关双采样电路的输出端口连接NI主机中量化采样板卡的输入端口。本发明通过NI主机对驱动系统发送数字和模拟信号,对电子倍增CCD的驱动时序和直流偏置电压进行设置,完成器件正常工作所需的时钟驱动信号和偏置电压信号。
本发明的供电电源包括电源V1、V2、V3,电源V1的电压输出端口连接转移时钟驱动电路和相关双采样电路的电源管脚,电源V2的电压输出端口连接直流偏置电压电路的电源管脚,电源V3的电压输出端口连接倍增时钟驱动电路的电源管脚。
本发明的转移时钟驱动电路包括信号转换单元和电压转换单元。每个信号转换单元的信号输入管脚接收到NI主机发送的低压差分形式时序信号后,将低压差分输入信号转换为CMOS电平信号,每个信号转换单元的各个输出管脚分别与电压转换单元的输入管脚连接,将不同的时钟驱动信号发送到电压转换单元;每个电压转换单元根据第一直流偏置电压电路A发送的电压值,分别将其对应的时钟驱动信号进行电压转换,信号的高、低电平转换为驱动电子倍增CCD器件工作所需要的电压值;各电压转换单元通过传输线与电子倍增CCD器件背板连接,提供电子倍增CCD器件工作所需的时钟驱动信号。
本发明的第一直流偏置电压电路A、第二直流偏置电压电路B的电路板结构相同,第一、第二直流偏置电压电路均包括放大单元和二极管保护单元,放大单元和二极管保护单元连接,每个放大单元都能接收NI主机对应模拟信号板卡发送的模拟电压信号,按照运算放大器设置的反馈增益,将模拟电压放大,经过二极管保护单元,防止电压出现尖峰;第一直流偏置电压电路A的输出端口与转移时钟驱动电路的电压转换单元连接,将对应的模拟电压发送到电压转换单元。
本发明的倍增时钟驱动电路包括FPGA控制单元、DAC单元和滤波放大单元,FPGA板卡输出的控制信号,发送到倍增时钟驱动电路的输入端口,进入FPGA控制单元的输入管脚,控制FPGA产生正弦波数字信号,通过DAC单元将数字信号转换成模拟正弦波信号,进入滤波放大单元的输入管脚,对该信号进行滤波和倍增放大处理,得到满足电子倍增CCD器件工作要求的倍增驱动信号,送至倍增时钟驱动电路的输出端口。
本发明的电子倍增CCD器件背板,包括终端匹配单元、电子倍增CCD器件和信号读出单元,转移时钟驱动电路、倍增时钟驱动电路和第一、第二直流偏置电压电路输出的时钟驱动信号、偏置电压通过传输线和连接器送至电子倍增CCD器件背板的输入端口,时钟驱动信号经由终端匹配单元进行阻抗匹配,调整信号波形,输出到电子倍增CCD器件的转移时钟驱动信号输入管脚;直流偏置电压则输出到电子倍增CCD器件的偏置电压输入管脚;电子倍增CCD输出的图像信号经过信号读出单元,将输出阻抗降低,输出到相关双采样电路。
本发明的相关双采样电路包括相关双采样单元和低通滤波单元,NI主机的FPGA板卡将数字采样控制信号发送到相关双采样单元的采样点控制输入管脚,电子倍增CCD器件背板的信号输出到相关双采样单元的信号输入管脚,信号经相关双采样后,输出到低通滤波单元,经低通滤波处理后的信号通过传输线输出到NI主机的量化采样板卡,量化采样板卡对相关双采样电路的输出信号进行量化采样,在NI主机上可以对图像信号进行实时显示,并以矩阵形式保存图像数据。
本发明通过上述通用型电子倍增CCD驱动系统实现的驱动方法为:通过NILabView实现NI主机设置转移时钟驱动信号、倍增时钟驱动信号和直流偏置电压信号的工作参数,由FPGA板卡和模拟信号板卡将时序信号、电压信号和控制信号发送至转移时钟驱动电路、倍增时钟驱动电路、直流偏置电压电路和相关双采样电路,得到电子倍增CCD器件正常工作所需的时钟驱动信号和偏置电压;
将电子倍增CCD安装于电子倍增CCD背板,在时钟驱动信号和偏置电压的作用下进行工作,即转移时钟驱动电路输出电子倍增CCD工作所需的转移时钟驱动信号;倍增时钟驱动电路输出电子倍增CCD工作所需的倍增时钟驱动信号;直流偏置电压电路输出电子倍增CCD工作所需的偏置电压信号,这三种驱动经由传输线发送至电子倍增CCD器件背板电路,驱动电子倍增CCD正常工作;
电子倍增CCD输出的图像信号通过相关双采样电路处理后,回传至NI主机的量化采样板卡接收,由NI主机控制信号采样,将图像信号量化采样,以图像数据形式保存;同时,NI主机对图像信号进行实时成像显示。
实施例
结合图1,本发明通用型电子倍增CCD驱动系统包括NI主机、三台供电电源V1、V2和V3、转移时钟驱动电路、倍增时钟驱动电路、第一直流偏置电压电路A、第二直流偏置电压电路B、相关双采样电路和电子倍增CCD器件背板。
NI主机包括第一模拟信号板卡A和第二模拟信号板卡B、FPGA板卡以及量化采样板卡。FPGA板卡的两个输出端口分别连接转移时钟驱动电路、倍增时钟驱动电路和相关双采样电路的输入端口,具体而言FPGA板卡分别与转移时钟驱动电路上的信号转换单元、倍增时钟驱动电路上的FPGA控制单元和相关双采样电路板上的相关双采样单元连接。通过NI主机设置电子倍增CCD转移时钟驱动信号的时序、工作频率、积分时间等参数,由FPGA板卡选择相应的通道输出时钟驱动信号,以低压差分信号形式通过传输线发送到转移时钟驱动电路;通过NI主机,设置倍增时钟信号的幅值与频率,由FPGA板卡选择相应的通道输出控制信号,经传输线发送到倍增时钟驱动电路;通过NI进行采样控制,设置相关双采样的采样点位置,由FPGA板卡选择相应的通道输出采样控制信号,经传输线发送到相关双采样电路。第一模拟信号板卡A的输出端口连接第一直流偏置电压电路A上的输入端口,第二模拟信号板卡B的输出端口连接第二直流偏置电压电路B上的输入端口,具体而言,第一模拟信号板卡A与第一直流偏置电压电路A上的放大单元连接,第二模拟信号板卡B与第二直流偏置电压电路B上的放大单元连接,通过NI主机控制模拟电平,根据需要设置模拟电平值,选择相应的通道从模拟信号板卡输出,发送到直流偏置电压电路。
第一直流偏置电压电路A、第二直流偏置电压电路B的电路板结构相同。第二直流偏置电压电路B与电子倍增CCD器件背板连接,第一直流偏置电压电路A与转移时钟驱动电路连接,即第一直流偏置电压电路A的输出端口连接转移时钟驱动电路的输入端口,第二直流偏置电压电路B的输出端口、时钟驱动电路的输出端口和倍增时钟驱动电路的输出端口分别连接电子倍增CCD器件背板的三个输入端口。第一、第二直流偏置电压电路均包括32个放大单元和二极管保护单元,放大单元和二极管保护单元连接。每个放大单元都能接收NI主机发送的模拟电压信号,按照运算放大器设置的反馈增益,将模拟电压放大,经过二极管保护单元,防止电压出现尖峰。第一直流偏置电压电路A的输出端口与转移时钟驱动电路的电压转换单元连接,将对应的模拟电压发送到电压转换单元。电子倍增CCD器件背板的输出端口连接相关双采样电路的输入端口,相关双采样电路的输出端口连接NI主机中量化采样板卡的输入端口。
转移时钟驱动电路包括4个信号转换单元和16个电压转换单元。每个信号转换单元有4组信号输入管脚,接收到NI主机发送的低压差分形式时序信号后,将4组低压差分输入信号转换为4路CMOS电平信号。每个信号转换单元有4个输出管脚,分别与4个电压转换单元的输入管脚连接,将4路不同的时钟驱动信号发送到电压转换单元。每个电压转换单元根据第一直流偏置电压电路A发送的电压值,分别将其对应的时钟驱动信号进行电压转换,信号的高、低电平转换为驱动电子倍增CCD器件工作所需要的电压值。各电压转换单元通过传输线与电子倍增CCD器件背板连接,提供电子倍增CCD器件工作所需的时钟驱动信号。
倍增时钟驱动电路包括FPGA控制单元、DAC单元和滤波放大单元。FPGA板卡输出的控制信号,发送到倍增时钟驱动电路的输入端口,进入FPGA控制单元的输入管脚,控制FPGA产生14位正弦波数字信号,即FPGA控制单元接收NI主机FPGA板卡发送的控制信号,产生相应的14位低压差分数字信号。DAC单元有14组输入管脚,接收FPGA控制单元发送的14位低压差分数字信号,将数字信号转换为模拟正弦波信号。滤波放大单元接收模拟正弦波信号,对该信号进行滤波和倍增放大处理,得到满足电子倍增CCD器件工作要求的倍增驱动信号,送至倍增时钟驱动电路的输出端口,使其能够达到电子倍增CCD的倍增驱动要求。
电子倍增CCD器件背板,包括终端匹配单元、电子倍增CCD器件和信号读出单元,通过传输线和连接器接收时钟驱动电路、倍增时钟驱动电路和直流偏置电压电路输出的时钟驱动信号和偏置电压,并经过终端匹配单元使得信号传输线路的阻抗保持一致,即时钟驱动信号经由终端匹配单元进行阻抗匹配,调整信号波形,输出到电子倍增CCD器件的转移时钟驱动信号输入管脚;直流偏置电压则输出到电子倍增CCD器件的偏置电压输入管脚。在时钟驱动信号以及偏置电压的作用下,电子倍增CCD产生并转移光生电荷,从内部的读出寄存器中输出图像信号。图像信号经过信号读出单元,并通过BNC传输线发送至相关双采样电路。这里的信号读出单元即电压跟随电路,该电路结构具有较大输入阻抗和较小输出阻抗的特点,使得电子倍增CCD的输出阻抗和相关双采样电路的输入阻抗相对应,避免因电路阻抗不一致产生导致信号失真。
相关双采样电路包括相关双采样单元和低通滤波单元。NI主机的FPGA板卡将数字采样控制信号发送到相关双采样单元的采样点控制输入管脚,电子倍增CCD器件背板的信号输出到相关双采样单元的信号输入管脚,信号经相关双采样后,输出到低通滤波单元,经低通滤波处理后的信号通过传输线输出到NI主机的量化采样板卡。具体工作过程为:相关双采样单元接收电子倍增CCD背板输出的图像信号,同时接收NI主机发送的采样点控制信号,对电子倍增CCD的图像信号作相关双采样处理并输出。输出信号经由低通滤波单元,消除信号中的高频分量,并通过BNC传输线发送至NI主机的量化采样板卡。量化采样板卡对相关双采样电路的输出信号进行量化采样,在NI主机上可以对图像信号进行实时显示,并以矩阵形式保存图像数据。
结合图2,本发明的电压转换单元选用EL7156芯片和TVS二极管。EL7156的1、2、5管脚与配置电压相连,提供芯片工作所需的电压,4管脚接地,3管脚接LVDS转COMS信号转换电路的输出作为EL7156的输入,7管脚为EL7156的输出。6、8管脚与直流偏置电压电路的输出相连,6管脚接低电平,8管脚接高电平,两个管脚均有TVS二极管接地起保护作用,防止输入的电压值突变。EL7156对输入的时钟驱动信号进行电压转换,改变其高低电平的值,使其和6、8管脚的输入电压一致。经EL7156处理的时钟驱动信号,通过传输线送至电子倍增CCD器件背板,供电子倍增CCD器件工作使用。
结合图3,本发明中倍增时钟驱动电路的滤波放大单元采用LMH6715芯片。该电路构造如下:前级的正弦波信号输出经过电阻R4与3管脚相连,第一级输出信号1管脚与电阻R1相连,R1与2管脚相连,相连形成反馈电路,并且1管脚与R2相连,R2与5管脚相连。第二级输出信号7管脚与电阻R3相连,R3与6管脚相连形成反馈电路,并且通过7管脚输出放大的正弦波信号。4管脚和8管脚分别与电源V1提供的-5V和+5V电压相连,供芯片工作使用。
结合图4,本发明中直流偏置电压电路的放大单元选用OPA544芯片。该电路构造如下:NI主机上模拟信号板卡输出的模拟电压信号输入放大器电路,输入电压信号与OPA544的2管脚相连,OPA544的1管脚接地,3管脚与电源V2的-30V电压输出相连,5管脚与电源V2的+30V电压输出相连。4管脚与电阻R5相连,R5与电容C4相连,R5、C4串联接地,作为稳压作用。OPA544的4管脚与电感L1的1管脚相连,L1的2管脚与电阻R6的1管脚相连,R6的2管脚与OPA544的2管脚相连,形成放大器的反馈电路。R6和R3的比值即为放大器电路设置的增益。OPA544的输出电压经过R2,与肖特基二极管D1的2管脚和D2的1管脚相连,D1的1管脚接电源V2的+30V输出,D2的2管脚接电源V2的-30V输出,D1、D2起到保护作用,防止电压出现尖峰。直流偏置电压电路的输出电压分别输出到电子倍增CCD器件背板和转移时钟驱动电路的电压转换单元,供其工作使用。
结合图5,本发明的相关双采样电路选用AD9823芯片。AD9823的1、13、14管脚接收NI主机上FPGA板卡发送的采样点控制信号,1管脚的输入信号控制暗电平钳位,13、14管脚的输入信号控制相关双采样的采样点位置。电子倍增CCD的输出信号从AD9823的11管脚输入,经相关双采样后,输出到后续的低通滤波单元。AD9823的供电为+3.3V,供电电源V1提供+5V电压到相关双采样电路,通过DC-DC电压模块PTH08080W,降至+3.3V,输入到AD9823的3管脚,为芯片提供工作电压。
结合图6,本发明的系统控制主界面中,在界面右边有总开关,负责系统的运行与停止;在界面中间的设置框内可以对时钟驱动信号的频率和积分时间进行修改;在界面下方有直流偏置电压的开关按钮和配置按钮,开关按钮负责偏置电压的通断,而点击配置按钮则会进入到每个通道的模拟电压设置界面。
结合图7和图8,本发明的成像效果如图所示,图7为室外成像图片,使用的电子倍增CCD型号为TC253;图8为室内成像图片,使用的电子倍增CCD型号为CCD97。两张图片说明本发明可以对不同型号电子倍增CCD进行驱动及成像。
本发明通用型电子倍增CCD驱动系统实现通用型电子倍增CCD驱动的过程如下:通过NI LabView实现NI主机设置转移时钟驱动信号、倍增时钟驱动信号和直流偏置电压信号的工作参数,由FPGA板卡和模拟信号板卡将时序信号、电压信号和控制信号发送至转移时钟驱动电路、倍增时钟驱动电路、直流偏置电压电路和相关双采样电路,得到电子倍增CCD器件正常工作所需的时钟驱动信号和偏置电压。将电子倍增CCD安装于电子倍增CCD背板,在时钟驱动信号和偏置电压的作用下进行工作,即转移时钟驱动电路输出电子倍增CCD工作所需的转移时钟驱动信号;倍增时钟驱动电路输出电子倍增CCD工作所需的倍增时钟驱动信号;直流偏置电压电路输出电子倍增CCD工作所需的偏置电压信号,这三种驱动经由传输线发送至电子倍增CCD器件背板电路,驱动电子倍增CCD正常工作。电子倍增CCD输出的图像信号通过相关双采样电路处理后,回传至NI主机的量化采样板卡接收,由NI主机控制信号采样,将图像信号量化采样,以图像数据形式保存。同时,NI主机对图像信号进行实时成像显示。本发明可以在NI主机这一端进行控制,能够对时钟驱动信号和直流偏置电压的参数进行设置与修改,并根据电子倍增CCD的型号更换电子倍增CCD器件背板,满足多种型号电子倍增CCD的工作需求,从而为不同型号电子倍增CCD的驱动和性能测试提供平台。
以型号为TC253的电子倍增CCD为例,首先设置并打开电源V1、V2、V3,其次在NI主机上选择与该型号电子倍增CCD对应的驱动控制设置工作频率积分时间等参数,然后点击系统运行开关,时序信号、模拟电压、控制信号和采样信号将被发送至系统电路,经过电路处理得到TC253工作所需的驱动信号与偏置电压。在这些信号作用下,TC253开始工作并输出图像信号,图像信号通过相关双采样电路,被量化采样板卡采集,并在NI主机上显示与保存。
以型号为CCD97的电子倍增CCD为例,首先设置并打开电源V1、V2、V3,其次在NI主机上选择与该型号电子倍增CCD对应的驱动控制,设置工作频率、积分时间等参数,由于驱动CCD97工作需要高压倍增信号驱动,因此这里还要对倍增信号的幅值、频率等参数进行设置。设置完毕后,点击系统运行开关,时序信号、模拟电压、控制信号和采样信号将被发送至系统电路,经过电路处理得到CCD97工作所需的驱动信号与偏置电压。在这些信号作用下,CCD97开始工作并输出图像信号,图像信号通过相关双采样电路,被量化采样板卡采集,并在NI主机上显示与保存。
Claims (7)
1.一种通用型电子倍增CCD驱动系统,其特征在于包括NI主机、电子倍增CCD器件背板、转移时钟驱动电路、倍增时钟驱动电路、第一直流偏置电压电路A、第二直流偏置电压电路B、相关双采样电路以及为上述电路提供稳定工作电压的供电电源,NI主机包括第一模拟信号板卡A和第二模拟信号板卡B、FPGA板卡以及量化采样板卡,FPGA板卡的两个输出端口分别连接转移时钟驱动电路、倍增时钟驱动电路和相关双采样电路的输入端口,第一模拟信号板卡A的输出端口连接第一直流偏置电压电路A上的输入端口,第二模拟信号板卡B的输出端口连接第二直流偏置电压电路B上的输入端口,第一直流偏置电压电路A的输出端口连接转移时钟驱动电路的输入端口,第二直流偏置电压电路B的输出端口、时钟驱动电路的输出端口和倍增时钟驱动电路的输出端口分别连接电子倍增CCD器件背板的三个输入端口;电子倍增CCD器件背板的输出端口连接相关双采样电路的输入端口,相关双采样电路的输出端口连接NI主机中量化采样板卡的输入端口;
通过NI LabView实现NI主机设置转移时钟驱动信号、倍增时钟驱动信号和直流偏置电压信号的工作参数,由FPGA板卡和模拟信号板卡将时序信号、电压信号和控制信号发送至转移时钟驱动电路、倍增时钟驱动电路、直流偏置电压电路和相关双采样电路,得到电子倍增CCD器件正常工作所需的时钟驱动信号和偏置电压;
将电子倍增CCD安装于电子倍增CCD背板,在时钟驱动信号和偏置电压的作用下进行工作,即转移时钟驱动电路输出电子倍增CCD工作所需的转移时钟驱动信号;倍增时钟驱动电路输出电子倍增CCD工作所需的倍增时钟驱动信号;直流偏置电压电路输出电子倍增CCD工作所需的偏置电压信号,这三种驱动经由传输线发送至电子倍增CCD器件背板电路,驱动电子倍增CCD正常工作;
电子倍增CCD输出的图像信号通过相关双采样电路处理后,回传至NI主机的量化采样板卡接收,由NI主机控制信号采样,将图像信号量化采样,以图像数据形式保存;同时,NI主机对图像信号进行实时成像显示。
2.根据权利要求1所述的通用型电子倍增CCD驱动系统,其特征在于所述供电电源包括电源V1、V2、V3,电源V1的电压输出端口连接转移时钟驱动电路和相关双采样电路的电源管脚,电源V2的电压输出端口连接直流偏置电压电路的电源管脚,电源V3的电压输出端口连接倍增时钟驱动电路的电源管脚。
3.根据权利要求1所述的通用型电子倍增CCD驱动系统,其特征在于所述的转移时钟驱动电路包括信号转换单元和电压转换单元,每个信号转换单元的信号输入管脚接收到NI主机发送的低压差分形式时序信号后,将低压差分输入信号转换为CMOS电平信号,每个信号转换单元的各个输出管脚分别与电压转换单元的输入管脚连接,将不同的时钟驱动信号发送到电压转换单元;每个电压转换单元根据第一直流偏置电压电路A发送的电压值,分别将其对应的时钟驱动信号进行电压转换,信号的高、低电平转换为驱动电子倍增CCD器件工作所需要的电压值;各电压转换单元通过传输线与电子倍增CCD器件背板连接,提供电子倍增CCD器件工作所需的时钟驱动信号。
4.根据权利要求1所述的通用型电子倍增CCD驱动系统,其特征在于所述的第一直流偏置电压电路A、第二直流偏置电压电路B的电路板结构相同,第一、第二直流偏置电压电路均包括放大单元和二极管保护单元,放大单元和二极管保护单元连接,每个放大单元都能接收NI主机对应模拟信号板卡发送的模拟电压信号,按照运算放大器设置的反馈增益,将模拟电压放大,经过二极管保护单元,防止电压出现尖峰;第一直流偏置电压电路A的输出端口与转移时钟驱动电路的电压转换单元连接,将对应的模拟电压发送到电压转换单元。
5.根据权利要求1所述的通用型电子倍增CCD驱动系统,其特征在于所述的倍增时钟驱动电路包括FPGA控制单元、DAC单元和滤波放大单元,FPGA板卡输出的控制信号,发送到倍增时钟驱动电路的输入端口,进入FPGA控制单元的输入管脚,控制FPGA产生正弦波数字信号,通过DAC单元将数字信号转换成模拟正弦波信号,进入滤波放大单元的输入管脚,对该信号进行滤波和倍增放大处理,得到满足电子倍增CCD器件工作要求的倍增驱动信号,送至倍增时钟驱动电路的输出端口。
6.根据权利要求1所述的通用型电子倍增CCD驱动系统,其特征在于所述电子倍增CCD器件背板,包括终端匹配单元、电子倍增CCD器件和信号读出单元,转移时钟驱动电路、倍增时钟驱动电路和第一、第二直流偏置电压电路输出的时钟驱动信号、偏置电压通过传输线和连接器送至电子倍增CCD器件背板的输入端口,时钟驱动信号经由终端匹配单元进行阻抗匹配,调整信号波形,输出到电子倍增CCD器件的转移时钟驱动信号输入管脚;直流偏置电压则输出到电子倍增CCD器件的偏置电压输入管脚;电子倍增CCD输出的图像信号经过信号读出单元,将输出阻抗降低,输出到相关双采样电路。
7.根据权利要求1所述的通用型电子倍增CCD驱动系统,其特征在于所述相关双采样电路包括相关双采样单元和低通滤波单元,NI主机的FPGA板卡将数字采样控制信号发送到相关双采样单元的采样点控制输入管脚,电子倍增CCD器件背板的信号输出到相关双采样单元的信号输入管脚,信号经相关双采样后,输出到低通滤波单元,经低通滤波处理后的信号通过传输线输出到NI主机的量化采样板卡,量化采样板卡对相关双采样电路的输出信号进行量化采样,在NI主机上可以对图像信号进行实时显示,并以矩阵形式保存图像数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710524708.0A CN107277397B (zh) | 2017-06-30 | 2017-06-30 | 通用型电子倍增ccd驱动系统及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710524708.0A CN107277397B (zh) | 2017-06-30 | 2017-06-30 | 通用型电子倍增ccd驱动系统及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107277397A CN107277397A (zh) | 2017-10-20 |
CN107277397B true CN107277397B (zh) | 2019-09-13 |
Family
ID=60071135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710524708.0A Active CN107277397B (zh) | 2017-06-30 | 2017-06-30 | 通用型电子倍增ccd驱动系统及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107277397B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107816938B (zh) * | 2017-10-23 | 2020-02-07 | 扬州智锐光电科技有限公司 | 低对比度下干涉系统自动调零和调幅的电路及其使用方法 |
CN108055527B (zh) * | 2017-12-14 | 2020-06-19 | 南京理工大学 | 通用型emccd测试系统 |
CN109085788A (zh) * | 2018-10-12 | 2018-12-25 | 湖北视拓光电科技有限公司 | 一种低噪声电压可调电路及系统 |
CN109413312B (zh) * | 2018-11-08 | 2021-01-05 | 北京智芯微电子科技有限公司 | Emccd的功率驱动电路 |
CN110855914B (zh) * | 2019-11-01 | 2022-02-18 | 南京理工大学 | 一种通用型emccd单板相机系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007243343A (ja) * | 2006-03-06 | 2007-09-20 | Yamaha Corp | 撮像装置 |
CN105338232A (zh) * | 2015-12-07 | 2016-02-17 | 南京理工大学 | Ccd相机、多参数可控电子倍增ccd成像系统及方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7466344B2 (en) * | 2002-06-07 | 2008-12-16 | Scimeasure Analytical Systems, Inc. | High-speed low noise CCD controller |
-
2017
- 2017-06-30 CN CN201710524708.0A patent/CN107277397B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007243343A (ja) * | 2006-03-06 | 2007-09-20 | Yamaha Corp | 撮像装置 |
CN105338232A (zh) * | 2015-12-07 | 2016-02-17 | 南京理工大学 | Ccd相机、多参数可控电子倍增ccd成像系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN107277397A (zh) | 2017-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107277397B (zh) | 通用型电子倍增ccd驱动系统及其方法 | |
CN105338232B (zh) | Ccd相机、多参数可控电子倍增ccd成像系统及方法 | |
CN108055527B (zh) | 通用型emccd测试系统 | |
CN102664621B (zh) | 电子互感器信号采集的隔离方法和电路 | |
CN203747909U (zh) | 一种emccd相机成像与数据传输系统 | |
CN105578074A (zh) | 图像传感器及具有其的终端 | |
CN109451210A (zh) | 一种制冷型电子倍增ccd相机系统 | |
CN103763484B (zh) | 一种emccd相机成像与数据传输系统 | |
WO2009017184A1 (ja) | カラー撮像素子及びこれを用いた撮像装置及びフィルタ | |
CN101800860B (zh) | 一种应用于科学级ccd的增益滤波电路 | |
CN207652564U (zh) | 一种基于fpga的非制冷红外热成像系统 | |
CN105222900B (zh) | 红外焦平面阵列读出电路 | |
CN207010652U (zh) | 一种pwm脉宽信号da转换微型隔离变送器 | |
CN106454274B (zh) | 一种适应特殊环境的监视摄像机系统 | |
CN207150724U (zh) | 智能型ccd图像传感器片上系统 | |
CN110855914B (zh) | 一种通用型emccd单板相机系统 | |
CN201533352U (zh) | 天文用ccd相机的模拟信号处理电路 | |
CN206531899U (zh) | 一种基于v/f的数据采集系统 | |
CN102547154B (zh) | 一种基于背照ccd的极紫外成像电路 | |
CN103487631B (zh) | 一种调制解调型电流传感器 | |
CN209198313U (zh) | 一种近红外接收与发射控制装置 | |
Liu et al. | CCD signal processing based on correlated double sampling | |
CN201369771Y (zh) | 应用于科学级ccd的可控增益滤波电路 | |
Lin et al. | Realization of imaging system of low light level night vision based on EMCCD | |
CN104394339B (zh) | 一种实现cmos图像传感器像素单元自动合并的结构和实现方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |