CN103791928B - 电容编码器的读出电路及方法 - Google Patents

Abstract

本发明提出了一种用于电容编码器的读出电路及方法，所述电容编码器包括发射板和接收板，发射板发射周期性变化的静电场，接收板接收响应于定转子之间的相对运动而被调制的静电场，所述读出电路包括：第一开关，连接在产生静电场激励信号的激励源和发射板之间；第二开关，连接在发射板和地之间；运算放大器，反相输入端连接到接收板，正相输入端接地；第三开关，连接在运算放大器的反相输入端和输出端之间；第四开关，连接在运算放大器的输出端和第一节点之间；第五开关，连接在第一节点和地之间；以及积分电容器，一端连接到运算放大器的反相输入端，另一端连接到第一节点。通过本发明提出的读出电路，提高了电容编码器的测量精度和动态范围。

Description

电容编码器的读出电路及方法

技术领域

本发明涉及电容编码器，具体涉及一种用于电容编码器的读出电路和相应的方法。

背景技术

在运动控制领域，经常需要使用位置传感器对轴的旋转角度或者线性位移进行测量，以便控制运动对象的位置、速度和加速度等各种参量。光学编码器和旋转变压器是两类常用的位置传感器。光学编码器一般分为增量式光学编码器和绝对式光学编码器。增量式光学编码器由于结构简单、成本低廉，测量具有很高的精度，因此使用比较普遍。然而，增量式光学编码器只能够测量相对位置。相反，绝对式光学编码器能够测量绝对位置，但结构较为复杂，成本相对较高。近些年来，还开发了混合式光电编码器，其在增量式光电编码器的基础上，组合了绝对式光学编码器。然而，由于光学编码器对机械安装和环境的要求比较高，可靠性较差，而且使用寿命相对短。作为替代，旋转变压器能够测量绝对位置，对机械安装的要求和环境的敏感度低，可靠性较高。然而，旋转变压器的测量精度有限，不能够满足高精度测量的要求。要提高测量分辨率和精度，需要增加极对数，然而这使得结构复杂，增加了制造成本。

近年来，提出了一种电容编码器，其利用激励源产生静电场，通过转子与定子之间的相对运动对静电场进行调制，并且检测由此引起的耦合电容的变化来确定转子的位置，从而确定轴的位置。相比于光学编码器，电容编码器具有低成本、可靠性高、低功耗等诸多优点。然而，电容编码器的正常工作通常要求在存在寄生电容、噪声和外部干扰的情况下，能够以毫微微法拉（10^-15F）的精度来分辨由于定转子之间的相对运动引起的耦合电容的变化。因此，如何最小化甚至消除编码器自身的寄生电容、噪声，以及外部干扰对耦合电容测量的影响，保持测量的稳定性，并且以高分辨率来测量耦合电容的变化，是电容编码器能否正常工作并且实现高精度测量的关键。

现有技术中，主要存在两种拓扑结构的电容编码器：三板式电容编码器和两板式电容编码器。三板式电容编码器通常包括三个板，其中第一个作为发射板，发射由激励源产生的静电场，第二个作为接收板，接收被定转子之间的相对运动调制后的静电场，而第三个作为屏蔽板。在两板式电容编码器中，在一个板上集成了发射板和接收板，另一个板作为反射板。图1示出了两板式电容编码器的结构示意图，如图1所示，接收板和发射板被集成在一个板上，与之在轴向方向上相对的是反射板，二者之间是绝缘层，例如，气隙。图2和图3分别示出了三板式电容编码器和两板式电容编码器的等效电路图。如图2中所示，Ve1-Ve4表示静电场激励信号源，C1,C2,C3,C4表示发射板和屏蔽板之间的耦合电容，C0表示屏蔽板和接收板之间的耦合电容，并且通过后级处理电路对随转子的运动而变化的耦合电容的电容值进行处理。图3是两板式电容编码器的等效电路图，如上所述，两板式电容编码器中不存在单独的屏蔽板，而是将发射板和接收板集成在一个板上，并且在轴向上存在与之相对的反射板，接收板通过反射板对静电场的反射而接收调制的静电场。如图3所示，由于不存在单独的屏蔽板，耦合电容C0被消除，而C1,C2,C3,C4表示发射板和接收板之间的耦合电容。然而，在这两种电容编码器中，没有采取措施来降低甚至消除由于低频噪声、运算放大器的直流偏置和有限增益，以及电容编码器自身存在的寄生电容对编码器的测量精度和动态范围造成的不利影响。

发明内容

有鉴于此，本发明的实施例提出了一种用于电容编码器的读出电路及方法，其利用相关双采样（CDS）技术，提高了电容编码器的测量精度和动态范围，同时降低了由于低频噪声、运算放大器的直流偏置和有限增益，以及寄生电容对测量的不利影响。

根据本发明的实施例，提出了一种用于电容编码器的读出电路，所述电容编码器包括发射板和接收板，发射板发射周期性变化的静电场，接收板接收响应于定转子之间的相对运动而被调制的静电场，读出电路包括：第一开关，连接在产生静电场激励信号的激励源和发射板之间；第二开关，连接在发射板和地之间；运算放大器，反相输入端连接到接收板，正相输入端接地；第三开关，连接在运算放大器的反相输入端和输出端之间；第四开关，连接在运算放大器的输出端和第一节点之间；第五开关，连接在第一节点和地之间；以及积分电容器，一端连接到运算放大器的反相输入端，另一端连接到第一节点。

根据本发明的一实施例的读出电路，其中，在第一阶段期间，第一开关、第三开关和第五开关导通，并且第二开关和第四开关关断；在第二阶段期间，第一开关、第三开关和第五开关关断，并且第二开关和第四开关导通。

根据本发明的一实施例的读出电路，其中，第一阶段是预充电阶段，第二阶段是采样和电荷积分阶段。

根据本发明的一实施例的读出电路，其中，控制第一开关、第三开关和第五开关的时钟信号的时序彼此不同步。

根据本发明的一实施例，其中所述读出电路还包括：抗混叠滤波器，对运算放大器输出的信号进行滤波；模数转换器，将抗混叠滤波器输出的模拟信号转换为数字信号；以及控制器，产生并输出用于控制第一至第五开关的时钟信号以及用于启动模数转换器的时钟信号。

根据本发明的一实施例的读出电路，其中，控制第二开关、第四开关的时钟信号与启动模数转换器的时钟信号的时序彼此同步。

根据本发明的一实施例的读出电路，其中，控制器还处理模数转换器输出的数字信号，并输出与电容编码器所测量的轴位置对应的数字值。

根据本发明的一实施例的读出电路，其中，积分电容器的电容值被设置为等于电容编码器的发射板与接收板之间形成的第一耦合电容的电容值。

根据本发明的一实施例的读出电路，其中，第一开关和第二开关均为N个；其中每一个第一开关连接在对应的激励源与电容编码器的发射板上形成的发射子板之间，每一个第二开关连接在发射子板和地之间，N≥1。

根据本发明的一实施例的读出电路，其中，N个第一开关的时钟信号的时序彼此同步，N个第二开关的时钟信号的时序彼此同步。

根据本发明的一实施例的读出电路，其中，N个第一开关中的每一个分别与N个激励源中相应的一个连接，并且N个激励源提供彼此相位错开360°/N的方波或者正弦波激励信号。

根据本发明的一实施例的读出电路，其中，第一开关、第二开关、第三开关、第四开关、第五开关中的每一个包括由互补时钟控制的主开关和虚拟开关，虚拟开关在主开关关断时导通。

根据本发明的一实施例的读出电路，其中，主开关和虚拟开关为MOS管，虚拟开关的漏极和源极连接在一起，并且与相应主开关的输出极连接。

根据本发明的一实施例，还提出了一种开关式电容编码器，其中集成了上述的读出电路。

根据本发明的一实施例，还提出了一种读取电容编码器的方法，电容编码器包括发射板和接收板，发射板发射周期性变化的静电场，接收板接收响应于定转子之间的相对运动而被调制的静电场，所述方法包括以下步骤：将第一开关连接在产生静电场激励信号的激励源和发射板之间；将第二开关连接在发射板和地之间；将运算放大器的反相输入端连接到接收板，将其正相输入端接地；将第三开关连接在运算放大器的反相输入端和输出端之间；将第四开关连接在运算放大器的输出端和第一节点之间；将第五开关连接在第一节点和地之间；以及将电容器的一端连接到运算放大器的反相输入端，另一端连接到第一节点；其中，在第一阶段期间，控制第一开关、第三开关和第五开关导通，并且控制第二开关和第四开关关断；在第二阶段期间，控制第一开关、第三开关和第五开关关断，并且控制第二开关和第四开关导通。

从上述方案中可以看出，由于本发明利用相关双采样技术进行控制，提高了电容编码器的测量稳定性、精度和动态范围，尤其在有限信号振幅的情况下，减小了运算放大器的有限增益、DC偏置和低频噪声对电容编码器的测量精度和稳定性的影响；并且通过对各个开关的控制，消除了电容编码器的发射板和接收板上存在的寄生电容对编码器测量精度的影响，使得能够检测到最微小的耦合电容的变化，具有广阔的应用前景。

附图说明

下面将通过参照附图详细描述本发明的优选实施例，使本领域的普通技术人员更清楚本发明的上述及其它特征和优点，附图中：

图1为典型的两板式电容编码器的结构的示意图。

图2为典型的三板式电容编码器及其读出电路的等效电路图。

图3为典型的两板式电容编码器及其读出电路的等效电路图。

图4为根据本发明的实施例的、作为示例的两板式电容编码器及其读出电路的等效电路图。

图5为根据本发明的优选实施例的两板式电容编码器及其读出电路的等效电路图。

图6为根据本发明的实施例的、控制图5中的各个开关的时钟信号的示例性的时序图。

图7是根据本发明的实施例的读出电路在预充电阶段的等效电路图。

图8是根据本发明的实施例的读出电路在采样和电荷积分阶段的等效电路图。

图9是根据本发明的实施例的用于读出电路的互补型开关的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下举实施例对本发明进一步详细说明。

为了便于对本发明的理解，以下以两板式电容编码器作为示例进行阐述。实际上，本领域技术人员根据说明书中所描述的两板式电容编码器的原理和结构，完全能够将其应用到三板式电容编码器。如图4所示，示出了根据本发明实施例的两板式电容编码器及其读出电路的等效电路图。优选地，根据本发明的实施例，可以通过涂覆或者蚀刻等方式在作为一个整体的发射板上实际形成四个发射子板，C1,C2,C3,C4表示相应的发射子板和接收板之间的耦合电容，如图5所示。Vc1-Vc4表示四路静电场激励信号源，其典型地向相应的发射子板提供频率为10KHz-20KHz的、相位彼此之间的相差90度的方波或者正弦波激励信号。当然，根据本发明的原理，不限于采用四个静电场激励信号源，而是可以根据实际需要采用更多或者更少的静电场激励信号源，诸如彼此相位相差180度的2个激励信号源，或者彼此相位相差45度的8个激励信号源。而且，它们的频率也不限于10KHz-20KHz，还可以更高或更低，例如40KHz或8KHz。同样，在发射板上形成的发射子板的数量也不限于四个，而是考虑到激励信号源等各种因素，根据实际需要来进行调整。在本发明的实施例中，优选地，选择4个发射子板和四个静电场激励信号源。如图5所示，根据本发明的优选实施例，读出电路的主要结构如下：四个第一开关S1-1,S1-2,S1-3,S1-4，分别连接在对应的静电场激励信号源与发射子板之间；四个第二开关S2-1,S2-2,S2-3,S2-4，分别连接在对应的发射子板和地之间；运算放大器A1，其反相输入端连接到接收板，正相输入端接地；第三开关S3，连接在运算放大器A1的反相输入端和输出端之间；第四开关S4，连接在运算放大器A1的输出端和第一节点之间；第五开关S5，连接在第一节点和地之间；以及积分电容器Ci，一端连接到运算放大器A1的反相输入端，另一端连接到第一节点。其中，第一开关、第二开关和第三开关主要用于实现电容式编码器的开关电容电路，第四开关和第五开关主要用于实现相关双采样。其中，所有开关是由时钟信号来控制的。在第一阶段期间，即，预充电阶段期间，时钟信号控制第一开关、第三开关和第五开关导通，并且控制第二开关和第四开关关断；在第二阶段期间，即，采样和电荷积分阶段期间，时钟信号控制第一开关、第三开关和第五开关关断，并且控制第二开关和第四开关导通。在图6示出了控制各个开关的时钟信号的示意性时序图。如图6所示，四个第一开关的时钟信号的时序彼此同步，四个第二开关的时钟信号的时序也彼此同步。在第一阶段期间，第一开关、第三开关和第五开关被导通，而第二开关、第四开关保持关断；在第二阶段期间，第一开关、第三开关和第五开关被关断，而第二开关、第四开关被导通。另外，优选地，根据本发明的实施例，即使在第一阶段期间，控制第一、第三和第五开关的时钟信号的时序彼此并不同步，而是存在延迟，如图6中所示。这主要是考虑到实际使用的开关，诸如MOS管，存在沟道电荷注入效应等非理想特性。为避免该效应对耦合电容检测的影响，而使得控制第一开关、第三开关和第五开关的时钟信号的时序彼此不同步。当然，也可以采用其它方式来降低该效应的影响，使得在第一阶段期间，用于控制第一开关、第三开关和第五开关的时钟信号的时序彼此严格同步。在本发明的实施例中，优选地，将时钟信号的频率选择为400KHz。根据实际需要，当然可以选择其它频率的时钟信号。作为示例，在本发明的实施例中，选择N沟道MOS管，所有开关在各自的时钟信号为高电平时导通，而在各自的时钟信号为低电平时关断。当然，取决于所选择的开关的类型，可以采用完全相反的控制逻辑，在此不赘述。

根据本发明的实施例，优选地，将运算放大器A1的输出端连接到抗混叠滤波器，以便对运算放大器A1输出的信号进行滤波；利用模数转换器ADC1将抗混叠滤波器输出的模拟信号转换为数字信号；以及利用控制器来产生并输出控制各个开关的时钟信号以及用于启动模数转换器进行AD转换的时钟信号。根据本发明的实施例，控制器还处理模数转换器输出的数字信号，并输出与电容编码器所测量的轴位置对应的数字值。优选地，所述控制器利用FPGA实现。根据本发明的实施例，优选地，启动模数转换器的时钟信号与控制第二开关、第四开关的时钟信号的时序彼此同步，如图6所示。

在本说明书中，考虑到在图5所示的等效电路中，整个电路的响应可以被视为电容编码器在每一个静电场激励信号的作用下所产生的各个响应的总和。因此，可以以电容编码器对第一静电场激励信号Vc1的响应作为示例，来简化对本发明的用于电容编码器的读出电路的工作原理的阐述。

下面，参照图7和图8来阐述本发明的读出电路的工作原理。如上所述，根据本发明的实施例的读出电路主要存在两种工作阶段：a.预充电阶段;以及b.采样和电荷积分阶段，以下分别对此进行详细的解释。

a.预充电阶段

在该阶段期间，如图5-6所示，第一、第三和第五开关被高电平时钟信号导通，而第二、第四开关的时钟信号为低电平，而保持关断。图7示出了这种情况下的等效电路图，其中，由于第一开关被导通，并且第二开关保持关断，因此发射板和接收板之间形成的耦合电容C1的左极板被连接到静电场激励信号Vc1；由于第三开关导通，使得运算放大器A1的输出端直接与其反相输入端连接，运算放大器A1输出的信号Vo被直接反馈到运算放大器A1的反相输入端；由于第五开关被导通，并且第四开关保持关断，积分电容器Ci的右极板被接地。耦合电容C1和积分电容器Ci上的电荷分别是：

$Q_1\left(C_1\right)=C_1*(V_{c1-1}-\frac{A}{A+1}{V}_{\mathrm{os}})$

$Q_1\left(C_i\right)=-C_i*\frac{A}{A+1}{V}_{\mathrm{os}}---\left(1\right)$

其中，V_c1-1是在第一开关S1-1导通时激励信号Vc1的瞬时电压值；V_os是运算放大器A1的DC偏置，而A是运算放大器A1的开环增益。

b.采样和电荷积分阶段

在该阶段期间，如图5-6所示，第一第三和第五开关被低电平时钟信号关断，而第二、第四开关被高电平的时钟信号导通。图8示出了这种情况下的等效电路图，其中，由于第一开关被关断，并且第二开关被导通，因此耦合电容C1的左极板被接地；由于第三、第五开关被关断，并且第四开关被导通，使得积分电容器Ci的右极板被连接到运算放大器A1的输出端，运算放大器A1的输出信号Vo经由积分电容器Ci而被反馈到运算放大器A1的反相输入端。耦合电容C1和积分电容器Ci上的电荷分别是：

$Q_2\left(C_1\right)=C_1*(V_{c1-2}+\frac{1}{A}{V}_O-V_{\mathrm{os}})$

$Q_2\left(C_i\right)=C_i*(V_O+\frac{1}{A}{V}_O-V_{\mathrm{os}})---\left(2\right)$

其中，V_c1-2是在第二开关S2-1导通时耦合电容C1左极板的电压值，理想情况下应为零；V_O是运算放大器A1输出的电压值。

根据运算放大器A1的反相输入端的电荷守恒原理，可以得到运算放大器A1输出的电压值Vo为：

$V_O=\frac{{\mathrm{AC}}_i}{{\mathrm{AC}}_i+C_i+C_1}*[(\frac{1}{A+1}*\frac{C_1}{C_i}+\frac{1}{A+1})*V_{\mathrm{os}}+\frac{C_1}{C_i}(V_{c1-1}-V_{c1-2})]---\left(3\right)$

对于公式(3)中的第一项

$V_O=\frac{{\mathrm{AC}}_i}{{\mathrm{AC}}_i+C_i+C_1}*(\frac{1}{A+1}*\frac{C_1}{C_i}+\frac{1}{A+1})*V_{\mathrm{os}},$

在该等效电路中，将积分电容器Ci的电容值选择为耦合电容C1的最大电容值，使得运算放大器A1的DC偏置对运算放大器A1输出电压Vo的最大影响为

$\frac{A}{A+2}*\frac{1}{A+1}*(1+\frac{C_1}{C_i})*V_{\mathrm{os}}$

考虑到运算放大器的开环增益相当大，约等于1，与传统的电容编码器读出电路情况下的运算放大器的DC偏置对输出电压的影响相比，在本发明的读出电路中，运算放大器的DC偏置对输出电压的影响被降低为原来的并且随着运算放大器的开环增益的增大，该影响会进一步降低。

对于公式(3)中的第二项，

$V_O=\frac{{\mathrm{AC}}_i}{{\mathrm{AC}}_i+C_i+C_1}*\frac{C_1}{C_i}*(V_{c1-1}-V_{c1-2})$

由于本发明的读出电路利用了相关双采样（CDS）技术进行操作，即，在第一阶段期间，导通第五开关S7，并且利用模数转换器ADC1对运算放大器A1的输出信号进行一次采样，得到随后对运算放大器的输出信号进行二次采样，得到由于模数转换器ADC1的采样频率非常高，两次采样之间的低频噪声可以被视为是相关的，并且由于(V_c1-1-V_c1-2)而几乎被消除。因此，例如对于具有MOS输入器件的放大器而言，低频噪声，诸如1/f频率噪声的影响被消除。

由此可见，本发明的用于电容编码器的读出电路利用相关双采样技术不仅消除了放大器的DC偏置，而且大大降低了放大器的低频噪声，诸如1/f频率噪声。

根据本发明的一个实施例，读出电路中采用的开关可以是MOS管，但不限于此，还可以采用例如开关晶体管。在采用MOS管作为开关的情况下，由于MOS管在实际工作时的非理想特性，例如，存在诸如沟道电荷注入效应以及时钟馈通效应。其中，沟道电荷注入效应是指在MOS管在从导通状态转换到关断状态时，原导电沟道中存在的电荷需要消散，以便使导电沟道消失，才能真正地进入关断状态。然而，由于沟道内电荷消散的途径一般是漏源区，因此，在开关关断的瞬间，就会发生沟道电荷向漏源区注入的现象。另外，当MOS管栅极电压发生变化时，由于栅极与漏源区之间存在的寄生的交叠电容，使得该变化可以耦合到漏源端，从而影响漏源端电压的变化，这种现象被称为时钟馈通效应。为降低甚至消除开关的沟道电荷注入效应和时钟馈通效应对电容编码器的测量稳定性和精度的影响，根据本发明的一个实施例，优选地，采用虚拟开关与主开关组合的结构来消除沟道电荷注入和时钟馈通效应的影响。如图9所示，虚拟开关M2的漏极和源极连接在一起，然后与主开关M1的输出极连接，虚拟开关M2的栅极与主开关M1的栅极的控制时钟信号的相位彼此相反，使得在主开关M1关断时，虚拟开关M2导通，从而有效地消除沟道电荷注入和时钟馈通效应对电容编码器的测量稳定性和精度的影响。

另外，根据本发明的实施例，由于电容编码器的接收板被连接到运算放大器的反相输入端，而运算放大器的正相输入端被接地，使得电容编码器的接收板实际被接到运算放大器的“虚拟地”上，因此电容编码器的接收板上的寄生电容被短路并且不会被充电。

根据本发明的实施例，对于电容编码器发射板上的寄生电容而言，在预充电阶段期间，该寄生电容被充电到与静电场激励信号相同的电压，而在采样和电荷积分阶段期间，它被开关短路并且被放电到接近于零电平。

由此可见，根据本发明的实施例的读出电路，消除了电容编码器的接收板和发射板上存在的寄生电容对测量精度的影响。

综上所述，根据本发明提出的用于电容编码器的读出电路，通过利用相关双采样技术进行控制，提高了电容编码器的测量稳定性、精度和动态范围，尤其在有限信号振幅的情况下，减小了运算放大器的有限增益、DC偏置和低频噪声对电容编码器的测量精度和稳定性的影响；并且通过对各个开关的控制，消除了电容编码器的发射板和接收板上存在的寄生电容对编码器测量精度的影响，使得能够检测到最微小的耦合电容的变化，并因此可以应用于微电机的轴位置测量，具有广阔的应用前景。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种用于电容编码器的读出电路，所述电容编码器包括发射板和接收板，所述发射板发射周期性变化的静电场，所述接收板接收响应于定转子之间的相对运动而被调制的静电场，其特征在于，所述读出电路包括：

第一开关(S1)，连接在产生静电场激励信号的激励源和发射板之间；

第二开关(S2)，连接在发射板和地之间；

运算放大器(A1)，反相输入端连接到接收板，正相输入端接地；

第三开关(S3)，连接在所述运算放大器(A1)的反相输入端和输出端之间；

第四开关(S4)，连接在所述运算放大器(A1)的输出端和第一节点之间；

第五开关(S5)，连接在所述第一节点和地之间；以及

积分电容器(Ci)，一端连接到所述运算放大器(A1)的反相输入端，另一端连接到所述第一节点，

其中，在第一阶段期间，第一开关(S1)、第三开关(S3)和第五开关(S5)导通，并且第二开关(S2)和第四开关(S4)关断；在第二阶段期间，第一开关(S1)、第三开关(S3)和第五开关(S5)关断，并且第二开关(S2)和第四开关(S4)导通。

2.根据权利要求1所述的读出电路，其特征在于，所述第一阶段是预充电阶段，所述第二阶段是采样和电荷积分阶段。

3.根据权利要求1所述的读出电路，其特征在于，控制第一开关(S1)、第三开关(S3)和第五开关(S5)的时钟信号的时序彼此不同步。

4.根据权利要求1所述的读出电路，其特征在于，还包括：

抗混叠滤波器，对所述运算放大器(A1)输出的信号进行滤波；

模数转换器，将抗混叠滤波器输出的模拟信号转换为数字信号；以及

控制器，产生并输出用于控制第一至第五开关的时钟信号以及用于启动模数转换器的时钟信号。

5.根据权利要求4所述的读出电路，其特征在于，控制第二开关(S2)、第四开关(S4)的时钟信号与启动模数转换器的时钟信号的时序彼此同步。

6.根据权利要求4所述的读出电路，其特征在于，所述控制器还处理模数转换器输出的数字信号，并输出与电容编码器所测量的轴位置对应的数字值。

7.根据权利要求1所述的读出电路，其特征在于，所述积分电容器(Ci)的电容值被设置为等于所述电容编码器的发射板与接收板之间形成的第一耦合电容(C1)的电容值。

8.根据权利要求1所述的读出电路，其特征在于，第一开关和第二开关均为N个；其中每一个第一开关连接在对应的激励源与电容编码器的发射板上形成的发射子板之间，每一个第二开关连接在所述发射子板和地之间，N≥1。

9.根据权利要求8所述的读出电路，其特征在于，N个第一开关的时钟信号的时序彼此同步，N个第二开关的时钟信号的时序彼此同步。

10.根据权利要求8所述的读出电路，其特征在于，N个第一开关中的每一个分别与N个激励源中相应的一个连接，并且所述N个激励源提供彼此相位错开360°/N的方波或者正弦波激励信号。

11.根据权利要求1-10任一项所述的读出电路，其特征在于，所述第一开关、第二开关、第三开关、第四开关、第五开关中的每一个包括由互补时钟控制的主开关和虚拟开关，所述虚拟开关在主开关关断时导通。

12.根据权利要求11所述的读出电路，其特征在于，所述主开关和所述虚拟开关为MOS管，所述虚拟开关的漏极和源极连接在一起，并且与相应主开关的输出极连接。

13.一种开关式电容编码器，其中集成了权利要求1-10中任一项所述的读出电路。

14.一种读取电容编码器的方法，所述电容编码器包括发射板和接收板，所述发射板发射周期性变化的静电场，所述接收板接收响应于定转子之间的相对运动而被调制的静电场，所述方法包括以下步骤：

将第一开关(S1-1)连接在产生静电场激励信号的激励源和发射板之间；

将第二开关(S1-2)连接在发射板和地之间；

将运算放大器(A1)的反相输入端连接到接收板，将其正相输入端接地；

将第三开关(S3)连接在所述运算放大器(A1)的反相输入端和输出端之间；

将第四开关(S4)连接在所述运算放大器(A1)的输出端和第一节点之间；

将第五开关(S5)连接在所述第一节点和地之间；以及

将积分电容器(Ci)的一端连接到所述运算放大器(A1)的反相输入端，另一端连接到所述第一节点；

其中，在第一阶段期间，控制第一开关(S1)、第三开关(S3)和第五开关(S5)导通，并且控制第二开关(S2)和第四开关(S4)关断；在第二阶段期间，控制第一开关(S1)、第三开关(S3)和第五开关(S5)关断，并且控制第二开关(S2)和第四开关(S4)导通。