CN102736938B

CN102736938B - Fpga配置程序的烧写方法

Info

Publication number: CN102736938B
Application number: CN201210201314.9A
Authority: CN
Inventors: 卢华; 李燕斌
Original assignee: CETC 10 Research Institute
Current assignee: CETC 10 Research Institute
Priority date: 2012-06-18
Filing date: 2012-06-18
Publication date: 2015-07-29
Anticipated expiration: 2032-06-18
Also published as: CN102736938A

Abstract

本发明提出的一种FPGA配置程序的烧写方法，旨在提出一种启动快，可维护性好，配置程序烧写方便，支持多种烧写手段，不受FPGA环境条件限制的烧写方法。本发明通过下述技术方案予以实现：在烧写过程中，运行在配置器中的配置软件读取位于配置器内的配置程序文件，将读取的数据按照包长度、数据包编号、FPGA配置数据、校验和包格式组成烧写请求包；微处理器将烧写请求包中的数据依次写入配置芯片的地址空间内；微处理器将写入配置芯片中的配置程序读出和写入的配置数据进行比较，完成烧写请求包的校验；校验后，微处理器发送烧写成功确认包。

Description

FPGA配置程序的烧写方法

技术领域

本发明涉及一种可编程逻辑阵列（FPGA）配置程序的烧写方法。

背景技术

常用的FPGA各种组合逻辑的功能通常通过查找表实现。FPGA查找表的物理结构为静态存储器（SRAM）。SRAM中的内容决定了查找表的功能。由于SRAM的易失性，断电后会丢失数据，每次工作之前需要从外部加载配置程序。一般加载配置程序分为主动式和被动式，主动式FPGA将配置程序从外部的配置芯片读入查找表的SRAM；被动式由外部的CPU控制加载过程，CPU将配置程序写入FPGA的SRAM中。

现有典型的配置程序烧写方法有以下两种：

方法1：参阅图4，用厂家提供的专用烧写电缆，将配置程序下载到配置芯片中，上电启动的时候FPGA从配置芯片中读取配置信息。该方法简单适用，是开发者常用的一种方式，但是下载电缆需要连接到专用下载口上，如果电路板装入设备内部后要升级FPGA配置程序，只能将电路板拆卸下来才能烧写程序，设备的可维护性差，也有的设计中将专用下载口通过电缆连接到设备外部来解决升级时可维护性差的问题，但是这样会破坏外观，或者增加板卡接插件引脚数量，从而增加成本。

方法2：参阅图5，配置器通过系统中已有网口、USB、串口等将配置信息写入微处理器,配置信息通过微处理器写入连接到微处理器上的配置芯片中。上电启动的时候，首先微处理器启动，然后微处理器将配置信息从与之连接的配置芯片中读取FPGA的配置程序，并将配置程序按照FPGA被动配置的时序写入FPGA中，完成FPGA的配置。该方法可以通过连接在微处理器上的已有网口，USB，串口等更新FPGA的配置程序，设备可维护性好，不用在设备的外部额外增加FPGA的专用下载口。如果用网口的话也可以进行远程网络升级FPGA配置程序。但该方法有两个缺点：

1、配置器、微处理器中程序没有开发好之前不能够烧写FPGA程序，因此FPGA的调试滞于系统中其他的部分的调试；

2、FPGA启动慢，上电后必须等微处理器启动完毕以后，才能够开始加载FPGA的配置程序。

发明内容

本发明的任务是针对上述现有技术存在的不足之处，提出一种启动快，可维护性好，配置程序烧写方便，支持多种烧写手段的烧写方法。

本发明的上述目的可以通过以下措施来达到，一种FPGA配置程序的烧写方法，其特征在于具有如下技术特征，用计算机作为配置器，以带网络接口的PowerPC作为微处理器，将包含接口转换电路的FPGA通过烧写电缆连接配置器，配置芯片通过Flash接口采用主动配置的方式连接FPGA，经FPGA双向Flash接口连接读写配置芯片数据的微处理器连接在配置器与FPGA之间组成一个FPGA配置程序烧写系统；在烧写过程中，配置软件从位于配置器内的配置程序文件中读取配置数据，组成包含数据长度、配置数据、数据包编号、校验和的烧写请求包，配置软件通过微处理器和配置器之间的自定义烧写电缆将烧写请求包发送到微处理器；微处理器根据烧写请求包的数据包编号，计算配置数据在配置芯片中的地址ADDRESS，将烧写请求包中的数据依次写入配置芯片中ADDRESS到ADDRESS+N的地址空间内；写完后将配置数据读出和写入的配置数据进行比较，完成烧写请求包的校验；校验后，微处理器向配置器发送烧写成功确认包。

本发明相比于现有技术具有如下有益效果。

本发明通过在配置芯片和FPGA之间采用主动配置的方式连接烧写配置程序，可以采用原厂提供的下载线烧写配置程序；FPGA的主动配置引脚在完成FPGA配置以后可以设置为用户使用的引脚，可以通过微处理器和FPGA访问配置芯片，因此烧写配置程序可以通过网口，串口，USB将烧写数据发送到微处器，由微处理器和FPGA完成对配置芯片的烧写，因此本发明支持原厂提供的下载线烧写、网口、串口、USB烧写。

本发明烧写配置程序方法相对于现有技术方法1可以支持网口，串口，USB等多种烧写手段，配置程序烧写方便，因此采用该配置程序烧写方法的设备具有可维护性好的特点；相对于现有技术方法2，在微处理器启动的同时可以加载FPGA配置程序，因此具有启动快的特点。

附图说明

图1本发明所述FPGA烧写方法一个实施例的硬件线路连接框图。

图2 是本发明FPGA中接口转换电路。

图3是上述图中烧写FPGA 配置芯片流程图。

图4表示现有方法1实施例的硬件线路连接框图。

图5表示现有方法2实施例的硬件线路连接框图。

具体实施方式

下面结合附图及具体实施例对本发明再作进一步详细说明。

参阅图1。根据本发明，用计算机作为配置器，以带网络接口的PowerPC作为微处理器。首先将需要配置的FPGA通过烧写电缆连接配置器，配置芯片通过FPGA接口，采用主动配置方式连接FPGA，并将通过FPGA读写配置芯片数据的PowerPC连接在配置器与FPGA之间组成一个FPGA配置程序的烧写系统；配置器和PowerPC之间可以通过网口，串口或者USB等方式连接，网线，串口或者USB线等作为自定义下载线。配置器通过网口、串口或者USB与PowerPC连接；PowerPC和FPGA之间通过PowerPC的60X总线连接，原厂烧写电缆通过FPGA的边界扫描口（JTAG）和FPGA连接，配置芯片Flash通过配置芯片接口采用主动配置的方式连接FPGA，可以通过原厂烧写电缆烧写FPGA的配置芯片；XCF128X作为FPGA的配置芯片，FPGA选用主动并行的配置方式，通过专用管脚和XCF128X连接，专用管脚在FPGA加载成功以后，配置成普通管脚为PowerPC对FPGA的读写提供通道。FPGA内部的接口转换电路完成PowerPC和配置芯片之间的接口转换，PowerPC通过FPGA读写配置芯片的数据。配置器通过网口、串口、USB将烧写请求包发送给微处理器，由微处理器将网口、串口、USB接收到的配置芯片烧写请求包进行第一次校验，PowerPC校验烧写请求包，PowerPC通过FPGA将数据写入烧写Flash， PowerPC通过FPGA读取Flash数据进行第二次校验，通过校验后PowerPC向配置器发送烧写成功确认包。

在烧写过程中，运行在配置器中的配置软件读取位于配置器中的FPGA的MCS格式的配置程序文件，将读取的数据组成包含数据长度、配置数据、数据包编号、校验和的烧写请求包，每次读取数据长度为固定值N字节。配置器通过网口、串口或者USB将烧写请求包发送给微处理器，将网口、串口或者USB接收到的配置芯片烧写请求包进行校验，PowerPC校验烧写请求包，PowerPC通过FPGA将数据写入烧写Flash，PowerPC写完烧写请求包的配置数据后，将刚写入配置芯片中的数据依次读出，同时将上述读出和写入的数据进行比较，若比较一致PowerPC向配置发送烧写成功确认包。

配置器将配置数据组成的烧写请求包通过网口、串口或者USB发送到PowerPC， PowerPC对网口、串口或者USB接收到的数据烧写请求包进行第一次校验，根据校验结果判断数据是否正确，对已通过PowerPC校验的烧写请求包通过FPGA写入Flash， PowerPC根据烧写请求包的数据包号，计算配置数据在配置芯片中的地址ADDRESS，每包数据的起始地址ADDRESS为包号乘以N，N为自然数。对没有通过PowerPC校验的烧写请求包，向配置器发送包含重发包编号的重发请求包。

PowerPC向Flash中写完一包配置数据以后，从Flash中读出刚写入的配置数据和烧写请求包中的FPGA配置数据进行第二次校验，配置芯片中的数据通过校验后，PowerPC向配置器发送包含烧写成功包编号的烧写成功确认包。如果没有通过第二次校验，则进行重写，直到通过第二次校验为止。

PowerPC校验收到的烧写请求包，PowerPC计算出烧写请求包的累加和，并将累加和与烧写请求包中的校验和比较，比较一致后，PowerPC将烧写请求包中的数据依次写入配置芯片中ADDRESS到ADDRESS+N的地址空间内。配置器通过这样的流程将整个配置程序文件写入FPGA的配置芯片中，完成整个烧写过程。

参阅图2。嵌入在FPGA程序中，将PowerPC的60X总线转换为配置芯片接口的接口转换电路，包括，相连比较器201输入端的Flash基地址 202和PowerPC地址总线31到23位，比较器201的输出端和PowerPC片选信号反向器203输出相连与门，与门输出端上的反向器输出Flash使能信号，Flash使能信号传输到配置芯片Flash的读写使能输入端口。Flash基地址202为FPGA中的一个寄存器可以设置为二进制的100000000是配置芯片Flash在PowerPC地址空间中的起始地址。当PowerPC的60X总线片选信号有效并且地址线高9位的值为Flash基地址数值时，配置芯片的片选信号Flash使能信号有效。接口转换电路把PowerPC输出的PowerPC地址总线的22到0位连接到配置芯片的Flash地址线输入端口；把双向的PowerPC数据总线的7到0位连接到配置芯片的双向Flash数据总线端口，把PowerPC输出的PowerPC读使能信号传输到配置芯片的Flash读使能输入端口，把PowerPC输出的PowerPC写使能信号传输到配置芯片的Flash写使能输入端口。当FPGA中包含接口转换电路的时候才能够通过PowerPC读写配置芯片Flash的数据，因此第一次只能通过原厂烧写电缆烧写包含接口转换电路的配置程序。第一次烧写完成以后能够同时支持原厂烧写电缆烧写方式和网口、串口或USB烧写方式。

在图3所示的通过网口、串口或者USB口烧写配置芯片的流程中，配置器读取位于配置器内部的FPGA开发软件生成的FPGA的MCS格式的配置程序文件数据，将配置程序文件数据打包发送给PowerPC，PowerPC通过FPGA中的接口转换电路配置将配置程序文件数据写入与FPGA连接的配置配置芯片中。微处理器写完烧写请求包的配置数据后，将刚写入配置芯片中的数据依次读出，同时将上述读出和写入的数据进行比较，如果不一致则回到PowerPC校验的烧写请求包，重新将数据写入配置芯片，直至比较一致为止；

具体包括如下所述步骤：

运行在配置器中的配置软件读取位于配置器内部的FPGA的MCS格式的配置程序文件，配置器中的配置软件将读取的数据组成包含数据长度、配置数据、数据包编号、校验和的烧写请求包，发送烧写请求包至PowerPC进行第一次校验，每次读取数据长度为固定值N字节。最后一次读取长度可以小于N字节，该固定值可以取512,1024等。

配置器通过网口、串口或者USB口将烧写请求包发送给PowerPC，由PowerPC将网口、串口或者USB口接收到的配置芯片烧写请求包进行第一次校验。PowerPC计算出烧写请求包的累加和，并将累加和与烧写请求包中的校验和比较，如果比较一致则将烧写请求包中的FPGA配置数据字段通过FPGA写入配置芯片Flash中。PowerPC根据烧写请求包的数据包号，计算配置数据在配置芯片中的地址ADDRESS，将每包数据的起始地址ADDRESS为烧写请求包中的数据包编号乘以N，由PowerPC将烧写请求包中的数据依次写入配置芯片中ADDRESS到ADDRESS+N的地址空间内；如果累加和与烧写请求包中的校验和不一致，则由PowerPC向配置器发送重发请求包，直到PowerPC收到正确的烧写请求包。

PowerPC写完一包烧写请求包的配置数据后，将刚写入配置芯片中的配置数据依次读出进行第二次校验，PowerPC将上述步读出和写入的数据进行比较，如果不一致则PowerPC重新将配置数据写入配置芯片，直至比较一致为止；

写入配置芯片中的配置数据通过PowerPC第二次校验后，PowerPC向配置器发送烧写成功确认包；

配置器收到烧写确认包以后，从MCS格式的配置程序文件中继续读取配置数据，重复上述步骤，直至MCS格式的配置程序文件读取完，结束烧写流程在用户界面报告烧写成功。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的包含范围值内。

Claims

1.一种FPGA配置程序的烧写方法，其特征在于具有如下技术特征，用计算机作为配置器，以带网络接口的PowerPC作为微处理器，将包含接口转换电路的FPGA通过烧写电缆连接配置器，配置芯片通过Flash接口采用主动配置的方式连接FPGA，经FPGA双向Flash接口连接读写配置芯片数据的微处理器连接在配置器与FPGA之间，组成一个FPGA配置程序烧写系统；在烧写过程中，配置软件从位于配置器内的FPGA配置程序文件中，将配置程序文件数据打包发送给微处理器，微处理器通过FPGA中的接口转换电路将配置程序文件数据写入与FPGA连接的配置芯片中，组成包含数据长度、配置数据、数据包编号、校验和的烧写请求包，配置器通过网口、串口或者USB经由自定义烧写电缆将烧写请求包发送给微处理器PowerPC；微处理器根据烧写请求包的数据包编号，计算配置数据在配置芯片中的地址ADDRESS；微处理器对由网口、串口或者USB接收到的配置芯片烧写请求包进行校验，PowerPC校验烧写请求包，将写入配置芯片中的数据依次读出，同时将上述读出和写入的数据进行比较，如果比较一致，微处理器向配置器发送烧写成功确认包。

2.如权利要求1所述的FPGA配置程序的烧写方法，其特征在于，当微处理器的60X总线片选信号有效并且地址线高9位的值为Flash基地址数值时，配置芯片的片选信号Flash使能信号有效。

3.如权利要求1所述的FPGA配置程序的烧写方法，其特征在于，配置器将配置程序文件组成的所述烧写请求包通过网口、串口或者USB发送到PowerPC，PowerPC对数据烧写请求包进行第一次校验，对已通过PowerPC校验的烧写请求包通过FPGA写入Flash，对没有通过PowerPC校验的烧写请求包，向配置器发送包含重发包编号的重发请求包。

4.如权利要求3所述的FPGA配置程序的烧写方法，其特征在于，PowerPC向Flash中写完一包配置数据以后，从Flash中读出刚写入的配置数据和烧写请求包中的FPGA配置数据进行第二次校验，配置芯片中的数据通过校验后，PowerPC向配置器发送包含烧写成功包编号的烧写成功确认包，如果没有通过第二次校验，则进行重写，直到通过第二次校验为止。

5.如权利要求1所述的FPGA配置程序的烧写方法，其特征在于，微处理器对已通过PowerPC校验的烧写请求包，由PowerPC将数据写入Flash，PowerPC根据烧写请求包的数据包号，计算配置数据在配置芯片中的地址ADDRESS，将每包数据的起始地址ADDRESS为包号乘以N，N为自然数。

6.如权利要求1所述的FPGA配置程序的烧写方法，其特征在于，嵌入在FPGA程序中，将PowerPC的60X总线转换为配置芯片接口的接口转换电路，包括，相连比较器（201）输入端的Flash基地址（202）和PowerPC地址总线31到23位，比较器（201）的输出端和PowerPC片选信号反向器（203）输出相连与门，与门输出端上的反向器输出Flash使能信号，Flash使能信号传输到配置芯片Flash的读写使能输入端口。

7.如权利要求1所述的FPGA配置程序的烧写方法，其特征在于，微处理器写完烧写请求包的配置数据后，将刚写入配置芯片中的数据依次读出，同时将上述读出和写入的数据进行比较，如果不一致则回到PowerPC校验的烧写请求包，重新将数据写入配置芯片，直至比较一致为止。

8.如权利要求1所述的FPGA配置程序的烧写方法，其特征在于，PowerPC计算出烧写请求包的累加和，并将累加和与烧写请求包中的校验和比较，如果比较一致则将烧写请求包中的FPGA配置数据字段通过FPGA写入配置芯片Flash中；如果累加和与烧写请求包中的校验和不一致，则由PowerPC向配置器发送包格式的重发请求包，直到PowerPC收到正确的烧写请求包。