CN102736016B - 具有芯片上监视器电路和控制电路的电路装置及对应方法 - Google Patents

具有芯片上监视器电路和控制电路的电路装置及对应方法 Download PDF

Info

Publication number
CN102736016B
CN102736016B CN201210089956.4A CN201210089956A CN102736016B CN 102736016 B CN102736016 B CN 102736016B CN 201210089956 A CN201210089956 A CN 201210089956A CN 102736016 B CN102736016 B CN 102736016B
Authority
CN
China
Prior art keywords
chip
monitor circuit
circuit
measurement result
described multiple
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210089956.4A
Other languages
English (en)
Other versions
CN102736016A (zh
Inventor
T.鲍曼
C.帕哈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Intel Mobile Communications GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Mobile Communications GmbH filed Critical Intel Mobile Communications GmbH
Publication of CN102736016A publication Critical patent/CN102736016A/zh
Application granted granted Critical
Publication of CN102736016B publication Critical patent/CN102736016B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2843In-circuit-testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D18/00Testing or calibrating apparatus or arrangements provided for in groups G01D1/00 - G01D15/00
    • G01D18/002Automatic recalibration
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage

Abstract

本发明涉及具有芯片上监视器电路和控制电路的电路装置及对应方法。这里给出的实施方式包括多个芯片上监视器电路以及控制器。所述多个芯片上监视器电路中的每一个被配置为测量半导体芯片的参数。所述控制器耦合至所述多个芯片上监视器电路。所述控制器被配置为从所述多个芯片上监视器电路中的至少一个接收测量结果,并根据所述测量结果来控制所述多个芯片上监视器电路中的另一个芯片上监视器电路的校准。

Description

具有芯片上监视器电路和控制电路的电路装置及对应方法
技术领域
各个实施例涉及具有多个芯片上(on-chip)监视器电路和控制电路的电路装置以及对应的方法。
背景技术
现代电子系统(例如移动电话、数码摄像机和个人数字助理)具有对高度集成且高能效的半导体电路的不断增长的需要。为了满足这些需求,减小了半导体电路内的场效应晶体管(FET)的物理大小。由于缩小的大小,FET变得更易受半导体电路的参数(例如过程、供电电压、器件的老化、和温度)的变化影响。传统地,通过防护频带(guard-banding)来对这些变化进行建模,即,可以添加安全余量,以虑及半导体电路的健壮操作。然而,安全余量在面积和功率耗散方面是昂贵的。
可以实现芯片上监视器电路,以关于特定变化测量半导体电路的实际状态。响应于芯片上监视器电路的测量结果,可以在电路级或系统级上发起对策或自适应技术。典型地,具体的芯片上监视器电路被设计为以高测量精度测量一个具体效应,例如过程性能类别。另外的变化(例如过程或供电电压)在测量期间充当干扰效应,并将降低具体的芯片上监视器电路的测量精度。
芯片上监视器电路对干扰效应的灵敏度应当尽可能小,以避免对测量结果的破坏。芯片上监视器的彻底设计可以降低对干扰效应的灵敏度。如果无法完全消除芯片上监视器电路对干扰效应的灵敏度,则可能需要对芯片上监视器电路校准以补偿干扰效应。可以在芯片上监视器电路的制造期间、制造后或者操作期间执行该校准。可以通过提供对监视器的电气行为进行修改的电路(即,可在若干预定义配置设置之间切换监视器操作)来实现对芯片上监视器的校准。在校准期间,可以选择提供最佳测量精度的一个具体预定义配置设置,并将其存储以便以后在测量模式中使用监视器。可以将所选择的配置设置存储在寄存器、易失性存储器、非易失性存储器或电熔丝中。可以在与芯片上监视器相同的半导体衬底上实现或者在分离的半导体衬底上实现该寄存器、易失性存储器、非易失性存储器或电熔丝。
附图说明
参照附图来描述具体实施方式。在附图中,参考标记的最左侧数字标识该参考标记首次出现的图。相似参考标记在说明书和附图中的不同实例中的使用可以指示相似或相同的项目。
图1示意了具有多个芯片上监视器电路和控制器的示例电路装置。
图2示意了示出要在校准期间校准的芯片上监视器电路的供电电压的曲线图。
图3示意了示出要在校准期间校准的芯片上监视器电路的供电电压的另一曲线图。
图4示意了具有多个芯片上监视器电路和控制器的另一示例电路装置。
图5示意了示例自校准芯片上监视器电路。
图6示意了具有外部校准的示例芯片上监视器电路。
图7示意了具有多个芯片上监视器电路、控制器和多个后处理器的示例电路装置。
图8示意了具有电路装置、功能电路和调节器电路的示例系统。
图9示意了包括监管芯片上监视器电路的多个操作的流程图。
图10示意了包括校准芯片上监视器电路的多个操作的流程图。
具体实施方式
这里公开了用于监视半导体芯片的参数的技术。根据一个实施方式,一种电路装置包括多个芯片上监视器电路。所述多个芯片上监视器电路中的每一个被配置为测量半导体芯片的参数。所述电路装置还包括:控制器,其耦合至所述多个芯片上监视器电路。所述控制器被配置为从所述多个芯片上监视器电路中的至少一个接收测量结果,并根据所述测量结果来控制对所述多个芯片上监视器电路中的另一个芯片上监视器电路的校准。
在各个实施例中,控制器可以由任何类型的逻辑(例如数字逻辑(诸如例如硬接线逻辑和/或可编程逻辑))实现。在各个实施例中,控制器可以被实现为例如处理器(例如微处理器(如CISC微处理器或RISC微处理器))、可编程门阵列(PGA)或现场可编程门阵列(FPGA)等。
根据另一实施方式,一种电路装置包括布置在网络中的多个芯片上监视器电路。所述多个芯片上监视器电路中的每一个被配置为测量半导体芯片的至少一个参数。所述电路装置还包括:控制器,其耦合至芯片上监视器电路的网络。所述控制器被配置为从所述多个芯片上监视器电路接收测量结果,并根据对所述测量结果的评估来生成输出。所述电路装置还包括:至少一个反馈回路,其耦合至所述控制器和所述网络。所述至少一个反馈回路被配置为根据所述输出来控制对所述多个芯片上监视器电路中的至少一个芯片上监视器电路的校准。
根据另一实施例,提供了一种用于监管芯片上监视器电路的方法。启动多个芯片上监视器电路中的至少一个芯片上监视器电路的测量,并且,所述多个芯片上监视器电路中的每一个被配置为测量半导体芯片的参数。此外,启动要监管的芯片上监视器电路的测量,并且,要监管的芯片上监视器电路被配置为测量所述半导体芯片的参数。此外,对来自所述多个芯片上监视器电路中的该至少一个芯片上监视器电路的至少一个测量结果进行处理。如果来自所述多个芯片上监视器电路中的该至少一个芯片上监视器电路的该至少一个测量结果偏离于预定范围,则将要监管的芯片上监视器电路的测量结果表示为无效。
根据另一实施例,提供了一种用于校准芯片上监视器电路的方法。对被配置为测量半导体芯片的至少一个参数的多个芯片上监视器电路进行激活。此外,对要校准的芯片上监视器电路进行激活。将来自所述多个芯片上监视器电路的测量结果进行组合。此外,根据所述测量结果的组合来控制要校准的芯片上监视器电路的校准。
由此示意和描述的实施方式可以允许对芯片上监视器电路的精确校准和对芯片参数的精确测量。可以在校准阶段或测量阶段期间检测操作条件的变化,并可以在操作条件的显著变化的情况下重复校准或测量。此外,由此示意和描述的实施方式可以仅需要小面积并可以仅具有低功率消耗。
可以以多种方式实现这里描述的技术。以下参照所包括的附图和正在进行的讨论来提供示例和上下文。
示例设备
图1示出了包括多个芯片上监视器电路102和104以及控制器106的示例电路装置100的示意图。所述多个芯片上监视器电路102和104中的每一个被配置为测量半导体芯片的参数。控制器106耦合至所述多个芯片上监视器电路102和104,并被配置为从所述多个芯片上监视器电路102和104中的至少一个芯片上监视器电路104接收测量结果。控制器106还被配置为根据测量结果来控制对所述多个芯片上监视器电路102和104中的另一个芯片上监视器电路102的校准。
如图1所示,所述多个芯片上监视器电路102和104可以包括两个芯片上监视器电路102和104,即第一芯片上监视器电路102和第二芯片上监视器电路104。备选地,所述多个芯片上监视器电路可以包括多于两个芯片上监视器电路。所述多个芯片上监视器电路102和104中的每一个可以被配置为测量半导体芯片的一个或几个参数。由芯片上监视器电路102和104之一提供的测量结果可以与半导体芯片的参数的当前状态相对应。芯片上监视器电路可以被配置为测量参数,例如温度、供电电压、电路延迟、频率、老化状态、过程变化、动态功率耗散或泄漏电流。附加地或备选地,芯片上监视器电路可以被配置为测量CMOS器件参数,例如驱动电流和阈值电压或者芯片上互连的电阻和耦合电容。芯片上监视器电路可以包括例如环形振荡器、延迟元件线和/或时间至数字转换器,以测量该一个或几个参数。附加地或备选地,芯片上监视器电路可以包括传感器(例如热传感器),以测量该一个或几个参数。芯片上监视器电路可以包括全数字逻辑、全模拟逻辑、或者数字和模拟逻辑二者。
控制器106可以通过从第二芯片上监视器电路104接收测量结果并通过检验该测量结果是否落在预定范围内,来控制对第一芯片上监视器电路102的校准。如果测量结果偏离于预定范围,则对第一芯片上监视器电路102的校准可能无效,并可以重复校准。例如,控制器106可以中断该校准并发起对第一芯片上监视器电路102的校准的重启。如果测量结果不偏离于预定范围,则对第一芯片上监视器电路102的校准可能有效并可以结束。
在一个实施方式中,第一芯片上监视器电路102可以是要校准的芯片上监视器电路,以及第二芯片上监视器电路104可以是监管对要校准的芯片上监视器电路102的校准的芯片上监视器电路。例如,监管芯片上监视器电路104可以在对要校准的芯片上监视器电路102的校准期间测量要校准的芯片上监视器电路102的供电电压VDD。控制器106可以在预定时段内从监管芯片上监视器电路104接收供电电压VDD的多个测量结果。控制器106可以根据接收到的所述多个测量结果的组合来控制对要校准的芯片上监视器电路102的校准。附加地或备选地,控制器106可以检测是否所述多个测量结果中的至少一个偏离于预定范围。
图2示意了示出在校准期间要校准的芯片上监视器电路102的供电电压VDD的曲线图。对要校准的芯片上监视器电路102的校准可以耗费预定时间段t1,这里被称为校准阶段t1。在校准阶段t1期间,监管芯片上监视器电路104可以执行供电电压VDD的十次测量,并可以将十个测量结果1、2、3……10提供给控制器106。控制器106可以针对这十个测量结果1、2、3……10中的每一个检验其是否偏离于由下电压电平VDDmin和上电压电平VDDmax定义的预定电压范围。例如,如图2所示,测量结果编号4和编号5超过上电压电平VDDmax,并且测量结果编号8落在下电压电平VDDmin以下。由于测量结果中的至少一个偏离于预定范围,因此控制器106可以将要校准的芯片上监视器电路102的校准表示为无效。此外,控制器106可以通过发起对校准的重复来控制对芯片上监视器电路102的校准。
一般地,操作条件的实质变化可能妨碍对要校准的芯片上监视器电路102的精确校准。例如,供电电压VDD的显著变化可能妨碍对要校准的芯片上监视器电路102的精确校准。通过在要校准的芯片上监视器电路102的校准阶段t1期间连续监视供电电压VDD,可以检测供电电压VDD的时间变化对校准造成的失真。如果供电电压VDD在校准阶段t1期间变化很大(即,如果供电电压VDD不稳定),则可以将对要校准的芯片上监视器电路102的校准表示为无效,并且可以丢弃该校准。可以中断并重启对要校准的芯片上监视器电路102的校准。
图3示意了示出在校准期间要校准的芯片上监视器电路102的供电电压VDD的另一曲线图。对要校准的芯片上监视器电路102的校准可以耗费预定时间段t2,这里被称为校准阶段t2。在校准阶段t2期间,监管芯片上监视器电路104可以执行供电电压VDD的十次测量,并可以将十个测量结果1、2、3……10提供给控制器106。这十个测量结果1、2、3……10中的每一个可以落在由下电压电平VDDmin和上电压电平VDDmax定义的预定电压范围内。因此,控制器106可以将对要校准的芯片上监视器电路102的校准表示为有效,并且,对要校准的芯片上监视器电路102的校准可以结束。
在要校准的芯片上监视器电路102的校准阶段t2期间,可能未出现供电电压VDD的显著变化,并且可能没有干扰对要校准的芯片上监视器电路102的校准。可以在校准阶段t2期间在供电电压VDD稳定的情况下执行对要校准的芯片上监视器电路102的精确校准。
图4示出了包括多个芯片上监视器电路402、404、408和410以及控制器406的另一示例电路装置400的示意电路图。所述多个芯片上监视器电路402、404、408和410布置在网络中,并且,所述多个芯片上监视器电路402、404、408和410中的每一个可以耦合至所述多个芯片上监视器电路402、404、408和410中的所有其他芯片上监视器电路。控制器406耦合至芯片上监视器电路402、404、408和410的网络,并被配置为从它们接收测量结果。控制器406还被配置为根据对测量结果的评估来生成输出412。至少一个反馈回路414耦合至控制器406和该网络。该至少一个反馈回路414被配置为根据输出412来控制对所述多个芯片上监视器电路402、404、408和410中的至少一个芯片上监视器电路402的校准。
所述多个芯片上监视器电路402、404、408和410中的每一个可以被配置为测量半导体芯片的一个或几个参数,如本文之前结合图1所描述的。控制器406可以基于从所述多个芯片上监视器电路402、404、408和410接收到的测量结果的组合来提供输出412。
在一个实施方式中,所述多个芯片上监视器电路402、404、408和410之一可以是要校准的芯片上监视器电路402。其余芯片上监视器电路404、408和410可以监管对要校准的芯片上监视器电路402的校准。例如,要校准的芯片上监视器电路402可以是温度监视器,第一监管芯片上监视器电路404可以是供电电压监视器,第二监管芯片上监视器电路408可以是过程监视器,以及第三监管芯片上监视器电路410可以是老化监视器。在要校准的温度监视器402的校准阶段期间,监管芯片上监视器电路404、408和410中的每一个可以将测量结果提供给控制器406。控制器406可以将从监管芯片上监视器电路404、408和410接收到的测量结果进行组合。例如,控制器406可以检验供电电压是否偏离于预定电压范围,并且其可以考虑半导体芯片关于过程和老化的状态。一般地,通过监管芯片上监视器电路404、408和410,控制器406可以在要校准的温度监视器402的校准阶段期间检测操作条件的变化。根据接收到的测量结果,控制器406可以将要校准的温度监视器402的校准表示为有效或无效。
控制器406可以基于从监管芯片上监视器电路404、408和410接收到的测量结果的组合来在输出412处提供信号。可以经由反馈回路414将输出412处的信号提供给芯片上监视器电路402、404、408和410的网络。反馈回路414可以控制对要校准的温度监视器402的校准。例如,控制器406可以经由反馈回路414来发起对要校准的温度监视器402的校准的重启。通过将从多个监视器源404、408和410获得的测量数据进行组合,可以改进要校准的芯片上监视器电路402的校准精度。
结合图4示意和描述的电路装置400包括仅一个反馈回路414。在一个实施方式中,电路装置400可以包括多个反馈回路。例如,所述多个芯片上监视器电路402、404、408和410中的每一个可以经由反馈回路耦合至控制器406。控制器406可以经由反馈回路来控制对所述多个芯片上监视器电路402、404、408和410中的每一个的校准,并且,可以连续或并发执行对所述多个芯片上监视器电路402、404、408和410中的一些或所有芯片上监视器电路的监管校准。
在一个实施方式中,电路装置400可以包括自主工作的芯片上监视器电路402、404、408和410的网络。控制器406可以控制自主工作的芯片上监视器电路402、404、408和410的网络的操作。芯片上监视器电路402、404、408和410可以彼此独立地操作。例如,控制器406可以启动或重启对自主工作的芯片上监视器电路402、404、408和410的网络的校准。可以在没有任何另外交互的情况下执行对自主工作的芯片上监视器电路402、404、408和410的网络的校准。
参照图1和4,可以在包含要校准的芯片上监视器电路102和104的半导体芯片的生产期间执行对要校准的芯片上监视器电路102和104的校准。例如,可以在半导体芯片的封装之前和/或之后执行校准。附加地或备选地,可以在运行时期间执行对要校准的芯片上监视器电路102和104的校准。例如,可以在半导体芯片的每次设置或重置时和/或在半导体芯片的操作条件的每次改变(例如供电电压VDD或时钟频率的改变)时执行校准。
参照图1和4,在一个实施方式中,所述多个芯片上监视器电路102和104以及芯片上监视器电路402、404、408和410的网络分别可以被配置为同时操作,即,它们可以被配置为同时测量半导体芯片的参数。例如,参照图4,在对温度监视器402的校准期间,温度监视器402、供电电压监视器404、过程监视器408和老化监视器410可以同时操作。控制器406可以同时启动芯片上监视器电路402、404、408和410的网络,并且,芯片上监视器电路402、404、408和410的网络可以同时是活动的。芯片上监视器电路404、408和410可以具有不同的测量时间。例如,老化监视器410可以比供电电压监视器404具有更长的测量时间。因此,尽管芯片上监视器电路404、408和410的测量阶段可以同时开始,但是测量阶段的结束可以不同。
参照图1和4,在一个实施方式中,分别地,所述多个芯片上监视器电路102和104以及芯片上监视器电路402、404、408和410的网络中的至少两个芯片上监视器电路可以是相同类型的。例如,至少两个芯片上监视器电路可以测量半导体芯片的相同参数。附加地或备选地,可以以相同或相似的方式构造至少两个芯片上监视器电路。例如,芯片上监视器电路402和404可以是温度监视器,以及芯片上监视器电路408和410可以是已定位的供电电压监视器。
在一个实施方式中,所述多个芯片上监视器电路102和104以及芯片上监视器电路402、404、408和410的网络分别可以被布置在半导体芯片的各个区域中并可以形成监视系统。例如,相同类型的该至少两个芯片上监视器电路可以被布置在半导体芯片的各个区域中。至少两个芯片上监视器电路可以测量半导体芯片的温度,并且,它们可以置于半导体芯片上的不同位置处,这是由于半导体芯片的各部分可能在不同的局部化温度下运行。附加地或备选地,至少两个芯片上监视器电路可以在半导体芯片的不同位置处测量半导体芯片的供电电压,这是由于可以在不同的局部供电电压下操作半导体芯片的各部分。
结合图1示意和描述的所述多个芯片上监视器电路102和104中的每一个以及结合图4示意和描述的芯片上监视器电路402、404、408和410的网络的每个芯片上监视器电路可以在专用电路块中实现。附加地或备选地,控制器106和406可以被实现为专用电路,或者其可以在处理器中实现。例如,控制器106和406可以在可编程微控制器、数字信号处理器或配备有本地存储器的专用处理器中实现。
结合图1和4示意和描述的所述多个芯片上监视器电路102和104以及芯片上监视器电路402、404、408和410的网络可以是自校准的。如结合图1和4所述,控制器106和406可以启动对自校准芯片上监视器电路102和402的校准。如果该校准无效,则控制器106和406可以发起对该校准的重启。否则,该校准有效并结束。除启动和重启外,控制器106和406分别可以不影响自校准芯片上监视器电路102和402的操作。
图5示意了自校准芯片上监视器电路502的示意电路图。自校准芯片上监视器电路502包括测量电路518、逻辑电路520和配置寄存器522。配置寄存器522耦合至测量电路518,并可以控制测量电路518的操作。测量电路518可以接收可由控制器(例如,图1的控制器106或图4的控制器406)提供的控制信号514。控制信号514可以通过在测量电路518内启动或重启芯片参数的测量来发起对校准的启动或重启。逻辑电路520耦合至测量电路518和配置寄存器522。逻辑电路520可以从测量电路518接收芯片参数的测量结果,并且其可以响应于接收到的测量结果而控制对配置寄存器522的设置。例如,测量电路518可以包括内部延迟线,并且,可以根据对配置寄存器522的设置来调整内部延迟线内的抽头。可以通过多次测量芯片参数并通过多次调整对配置寄存器522的设置来执行对自校准芯片上监视器电路502的校准。一般地,在自校准芯片上监视器电路502的校准的启动或重启之后,可以在不与自校准芯片上监视器电路502外的其他电路进行任何交互的情况下执行并完成校准。
备选地,结合图1和4示意和描述的所述多个芯片上监视器电路102和104以及芯片上监视器电路402、404、408和410的网络可以是具有外部校准的芯片上监视器电路。与自校准芯片上监视器电路相反,具有外部校准的芯片上监视器电路可以在校准阶段内多次与芯片上监视器电路外的电路进行交互。
图6示意了具有外部校准的芯片上监视器电路602的示意电路图。具有外部校准的芯片上监视器电路602包括测量电路618和配置寄存器622,这里被称为校准控制字622。控制信号614可以通过在测量电路618内启动或重启对芯片参数的测量来发起对校准的启动或重启。测量电路618耦合至可配置测量电路618的设置的校准控制字622。对校准控制字622的设置可以由信号624控制。信号624可以由控制器(如,例如图1的控制器106或图4的控制器406)提供。这意味着:控制器可以通过适配对校准控制字622的设置来控制对具有外部校准的芯片上监视器电路602的校准。例如,参照图4,反馈回路414可以通过根据输出412适配校准控制字622来控制校准。在对具有外部校准的芯片上监视器电路602的校准期间,可以多次更新校准控制字622。
一般地,结合图1至6示意和描述的所述多个芯片上监视器电路102和104以及芯片上监视器电路402、404、408和410的网络的校准可以通过以下方式而执行:通过修改结合图5和6示意和描述的配置寄存器522和622来适配监视器功能。如本文之前结合图5所述,可以根据配置寄存器522和622的设置来调整内部延迟线。附加地或备选地,可以调整芯片上监视器电路内的测量范围、测量分辨率、测量时间、内部数据流、内部局部生成的电压、内部局部生成的电流、内部局部电容、内部电阻、内部频率或内部相位差。
可以在以下三种不同模式之一中操作结合图1和4示意和描述的所述多个芯片上监视器电路102和104以及芯片上监视器电路402、404、408和410的网络中的每一个:校准模式、测量模式或禁用模式。在禁用模式中,可以禁用至少一个芯片上监视器电路102、104、402、404、408和410的电源以节约电力。
可以在以下两种不同模式之一中操作结合图1和4示意和描述的电路装置100和400:监管校准模式和监管测量模式。在监管校准模式中,电路装置100和400可以如结合图1至6示意和描述的那样进行操作。要监管的芯片上监视器电路102和402可以在校准模式中操作,以及监管芯片上监视器电路104、404、408和410可以在测量模式中操作。
以下,将结合图4描述监管测量模式。然而,应当注意,该监管测量模式也可以适用于结合图1示意和描述的电路装置100。在监管测量模式中,所述多个芯片上监视器电路402、404、408和410中的每一个可以在测量模式中操作。在测量阶段期间,所述多个芯片上监视器电路402、404、408和410中的一个芯片上监视器电路402(这里被称为表征芯片上监视器电路402)可以分别提供要测量或表征的芯片参数的测量结果。所述多个芯片上监视器电路402、404、408和410中的其他芯片上监视器电路404、408和410(这里被称为监管芯片上监视器电路404、408和410)可以在测量阶段期间提供要监管的芯片参数的测量结果。
控制器406可以从表征芯片上监视器电路402以及从监管芯片上监视器电路404、408和410接收测量结果。控制器406可以将从监管芯片上监视器电路404、408和410接收到的测量结果进行组合。例如,控制器406可以检测从监管芯片上监视器电路404、408和410接收到的测量结果中的至少一个是否偏离于预定范围。如果监管芯片上监视器电路404、408和410的测量结果中的至少一个偏离于预定范围,则控制器406可以将从表征芯片上监视器电路402接收到的测量结果表示为无效,并且其可以发起对测量阶段的重复。如果监管芯片上监视器电路404、408和410的测量结果均未偏离于预定范围,则可以将从表征芯片上监视器电路402接收到的测量结果表示为有效,并且测量阶段可以结束。
控制器406可以根据对从所述多个芯片上监视器电路402、404、408和410接收到的测量结果的组合评估来提供另外的输出416。如果从表征芯片上监视器电路402接收到的测量结果被表示为有效,则可以在该另外的输出416处提供信号。另外的电路可以接收在该另外的输出416处提供的信号,并且该另外的电路可以响应于该信号而适配半导体芯片的参数。要适配的参数可以是本文之前结合图1列出的参数之一。一般地,控制器406被配置为:在从表征芯片上监视器电路402接收到的测量结果被表示为有效的情况下,根据从所述多个芯片上监视器电路402、404、408和410接收到的测量结果的组合,适配半导体芯片的参数。
例如,在监管测量模式中,分别可以执行对半导体芯片或半导体芯片的一部分的温度的监管测量。表征芯片上监视器电路402可以是温度监视器,监管芯片上监视器电路404可以是供电电压监视器,监管芯片上监视器电路408可以是老化监视器,以及监管芯片上监视器电路410可以是过程监视器。在温度的测量阶段期间,控制器406可以从表征温度监视器402接收测量结果。此外,控制器406可以从监管芯片上监视器电路404、408和410采集测量结果。控制器406可以针对从监管芯片上监视器电路404、408和410接收到的测量结果中的每一个检验其是否偏离于预定范围。如果从监管监视器电路404、408和410接收到的测量结果均未偏离于预定范围,则可以将温度监视器402接收到的测量结果表示为有效。否则,可以将由温度监视器402接收到的测量结果表示为无效。
例如,通过供电电压监视器404,控制器406可以检测可能在温度的测量阶段期间发生且可能破坏由温度监视器402执行的测量的突然ir压降。在突然ir压降的情况下,可以将从温度监视器402接收到的测量结果表示为无效。如果从温度监视器402接收到的测量结果被表示为有效,则控制器406可以在另外的输出416处提供可以与在测量阶段期间测量的温度相对应的信号。另外的电路可以接收在该另外的输出416处提供的信号,以及该另外的电路可以根据该信号来适配例如半导体芯片的时钟频率。例如,如果由温度监视器402测量的温度已经提高,则该另外的电路可以降低半导体芯片的时钟的频率。如果CMOS电路性能随着温度的降低而降低(如例如在最小特征大小低于65nm(即,45nm节点或28nm节点)的现代CMOS技术中、或者在VDD小于1V的超低VDD操作下),则该另外的电路可以降低频率或者可以提高供电电压,以防止系统崩溃。一般地,该另外的电路可以根据从该另外的输出416接收到的信号来发起对策。
一般地,在监管测量模式中,控制器406可以基于从表征芯片上监视器电路402和监管芯片上监视器电路404、408和410接收到的测量结果来确定半导体芯片的状态。在该另外的输出416处提供的信号可以与半导体芯片的状态相对应。另外的电路可以耦合至半导体电路400的该另外的输出416,并且该另外的电路可以响应于从该另外的输出416接收到的信号而改变半导体芯片的状态。通过在要表征的芯片参数的测量阶段期间监管一个或几个芯片参数,可以允许对要表征的芯片参数的精确测量。可以检测要监管的芯片参数的实质时间变化是否干扰对要表征的芯片参数的测量。因此,可以防止可能错误地改变半导体芯片的状态。
控制器406可以根据预定义算法来计算半导体芯片的状态。例如,如本文之前结合图4所述,控制器406可以检验从监管芯片上监视器电路404、408和410接收到的测量结果是否偏离于预定范围。附加地或备选地,控制器406可以将不同算法应用于从所述多个芯片上监视器电路402、404、408和410接收到的测量结果。例如,控制器406可以执行对测量结果的平均和/或其可以将测量结果与预定阈值进行比较。
该另外的电路可以被实现在与所述多个芯片上监视器电路402、404、408和410相同的半导体芯片上,即,它们可以在相同硅衬底上实现。备选地,该另外的电路可以分别在不同半导体芯片或硅衬底上实现。该另外的电路可以包括功率管理电路、时钟发生器、时钟门控电路、时钟和组合逻辑路径中的可编程延迟和/或计算电路的唤醒电路中的至少一个。该另外的电路可以通过改变供电电压、NFET和/或PFET晶体管的衬底电压、时钟频率以及时钟和组合逻辑路径中的传播延迟中的至少一个来改变半导体芯片的状态。附加地或备选地,该另外的电路可以通过阻止时钟边沿传播至块中和/或通过激活附加计算电路来改变半导体芯片的状态。
如本文之前结合图1和4所述,在测量阶段或校准阶段期间,所述多个芯片上监视器电路102和104以及芯片上监视器电路402、404、408和410的网络中的每个芯片上监视器电路可以将多个测量结果提供给控制器106和406。备选地,在测量阶段或校准阶段期间,所述多个芯片上监视器电路102和104以及芯片上监视器电路402、404、408和410的网络中的至少一个芯片上监视器电路可以将仅一个测量结果提供给控制器106和406。控制器106和406可以将从所述多个芯片上监视器电路102和104以及芯片上监视器电路402、404、408和410的网络接收到的一个或多个测量结果进行组合。
图7示出了包括多个芯片上监视器电路702、704、708和710以及控制器706的另一示例电路装置700。附加地,电路装置700包括多个后处理器718、720、722和724以及校准电路726。后处理器718、720、722和724中的每一个可以耦合至专用芯片上监视器电路702、704、708和710。后处理器718、720、722和724中的每一个可以从专用芯片上监视器电路702、704、708和710接收所测量的原始数据726、728、730和732,并可以执行数据转换至数字数据输出734、736、738和740。可以将后处理器718、720、722和724中的每一个的数字数据输出734、736、738和740提供给控制器706。后处理器718、720、722和724内的数据转换可以包括模数转换、比较、查找表功能和信号处理功能(例如滤波、平均值计算、最小值和最大值操作或算术逻辑操作)中的至少一个。
所述多个后处理器718、720、722和724可以耦合至控制器706,以及所述多个后处理器718、720、722和724的操作可以由控制器706所提供的后处理控制信号742、744、746和748控制。例如,控制器706可以经由后处理控制信号742、744、746和748来配置所述多个后处理器718、720、722和724的操作模式。
控制器706还可以将监视器控制信号750、752、754和756提供给所述多个芯片上监视器电路702、704、708和710,以及其可以经由监视器控制信号750、752、754和756来控制所述多个芯片上监视器电路702、704、708和710的操作。例如,控制器706可以启动、停止或重置所述多个芯片上监视器电路702、704、708和710,或者其可以将所述多个芯片上监视器电路702、704、708和710设置在校准模式、测量模式和禁用模式之一中。
控制器706可以提供与芯片状态相对应的输出信号716。可以通过对所述多个芯片上监视器电路702、704、708和710的经过后处理的测量结果734、736、738和740的组合评估来确定输出信号716。
校准电路726可以耦合至控制器706以及所述多个芯片上监视器电路702、704、708和710,并且其可以在校准阶段期间控制所述多个芯片上监视器电路702、704、708和710的操作。校准电路726可以从控制器706接收校准控制信号758,并且其可以经由控制信号758来接收与校准的启动或停止或者校准是有效还是无效有关的信息。在输出712处,校准电路726可以经由反馈回路714将控制信号提供给所述多个芯片上监视器电路702、704、708和710。校准电路726可以经由反馈回路714来发起对所述多个芯片上监视器电路702、704、708和710中的至少一个的校准的启动或重启。
如图7所示,后处理器718、720、722和724中的每一个可以耦合至专用芯片上监视器电路702、704、708和710。备选地,所述多个芯片上监视器电路702、704、708和710中的至少两个可以耦合至公共后处理器。
结合图1至7示意和描述的实施方式可以允许对芯片上监视器电路的精确校准和对芯片参数的精确测量,而不论操作条件的瞬态变化如何。结合图1至7示意和描述的电路装置100、400和700可以检测这些变化,并可以分别重复校准或测量。电路装置100、400和700的所有或大部分可以是以数字方式实现的。因此,电路装置100、400和700的实施方式可以仅需要小的面积,以及电路装置100、400和700的功率消耗可以是低的。
可以将结合图1至7示意和描述的实施方式的特征进行组合,除非另有具体声明。例如,在一个实施方式中,与结合图4示意和描述的电路装置400类似,图1的电路装置100可以包括多于两个芯片上监视器电路,和/或电路装置100的芯片上监视器电路可以彼此链接。在另一实施方式中,与结合图1示意和描述的电路装置100类似,结合图4示意和描述的所述多个芯片上监视器电路402、404、408和410可以不彼此链接。
图8示出了包括电路装置800、功能电路860和调节器电路862的系统858。电路装置800可以包括如本文之前结合图1至7示意和描述的电路装置之一。电路装置800可以耦合至调节器电路862,并且其可以在输出816处将信号提供给调节器电路862。如结合图4所述,在输出816处提供的信号可以与半导体芯片的状态相对应。
如图8所示,调节器电路862可以耦合至功能电路860,以及功能电路860可以执行半导体芯片的功能的至少一部分。例如,功能电路860可以执行算术操作或存储操作。调节器电路862可以包括锁相回路(PLL)864,并且其可以将时钟信号866提供给功能电路860。附加地或备选地,调节器电路862可以包括功率管理电路(PMU)868,并且其可以将供电电压信号870提供给功能电路860。调节器电路862可以响应于在电路装置800的输出816处提供的信号,适配经由时钟信号866而提供的频率和经由供电电压信号870而提供的电压电平。
在一个实施方式中,电路装置800和功能电路860可以布置在相同半导体芯片上,即,它们可以在相同硅衬底上实现。在测量阶段期间,电路装置800可以确定半导体芯片的当前状态,并且其可以在输出816处提供与半导体芯片的当前状态相对应的信号。调节器电路862可以响应于从电路装置800的输出816接收到的信号而调节半导体芯片的参数。调节器电路862可以通过改变被提供给功能电路860的信号866和870中的至少一个的特征来适配半导体芯片的参数。例如,如果电路装置800确定温度的提高,则调节器电路862可以降低被提供给功能电路860的时钟信号866的频率。
通过将电路装置800和功能电路860置于相同半导体芯片上,电路装置800和功能电路860均可能遇到相同操作条件。在一个实施方式中,电路装置800的芯片上监视器电路可以包括与功能电路860类似的CMOS电路,并且,作用于功能电路860上的效应也可以作用于电路装置800的芯片上监视器电路上。调节器电路862可以实现在与电路装置800和功能电路860相同的半导体芯片上。备选地,调节器电路862可以在不同半导体芯片上实现。
除如图8所示的信号外,功能电路860可以将信息提供给电路装置800。例如,功能电路860可以将涉及运行应用和/或性能需求的信息提供给电路装置800。附加地或备选地,调节器电路862可以将信息提供给电路装置800。例如,调节器电路862可以将涉及操作条件(例如上/下供电电压范围)的信息提供给电路装置800。电路装置800可以根据从功能电路860和调节器电路862接收到的信息来在输出816处提供信号。一般地,电路装置800可能能够考虑由其中实现其的系统环境提供的信息。因此,电路装置800可以是灵活实现的。
示例方法
图9示意了包括监管芯片上监视器电路的若干操作的流程图900。图10示意了包括校准芯片上监视器电路的若干操作的流程图1000。描述操作的顺序不意欲被解释为限制,除非另有声明。可以重复操作,可以以任何顺序将操作进行组合,和/或操作可以是并行的以实现过程。在以下讨论的部分中,可以参照图1至8的示意及其主题。结合图9和10描述的过程可以利用前述实施方式而实现。
参照图9,在框902,启动多个芯片上监视器电路中的至少一个的测量。所述多个芯片上监视器电路中的每一个被配置为测量半导体芯片的参数。这里,多个芯片上监视器电路中的所述至少一个被称为监管芯片上监视器电路。监管芯片上监视器电路被配置为测量半导体芯片的参数,这里被称为要监管的参数。
在框904,启动要监管的芯片上监视器电路的测量。要监管的芯片上监视器电路被配置为测量半导体芯片的参数,这里被称为要表征的参数。
在框906,对来自监管芯片上监视器电路的至少一个测量结果进行处理。例如,该处理可以包括:将来自监管芯片上监视器电路的该至少一个测量结果与预定范围进行比较。
在框908,如果来自监管芯片上监视器电路的该至少一个测量结果偏离于预定范围,则将要监管的芯片上监视器电路的测量结果表示为无效。
通过在要表征的参数的测量阶段期间监管要监管的参数,可以允许对要表征的参数的精确测量。可以检测要监管的芯片参数的变化是否干扰对要表征的芯片参数的测量。
在一个实施方式中,要监管的芯片上监视器电路被配置为测量与所述多个芯片上监视器电路要测量的参数不同的参数。这意味着:要表征的参数可以与监管参数不同。
在另一实施方式中,要监管的芯片上监视器电路的测量的启动在时间上在监管芯片上监视器电路的测量的启动之后进行。因此,在要监管的芯片上监视器电路可以启动测量要表征的参数的时间点时,监管芯片上监视器电路可能已经在测量要监管的参数。
在另一实施方式中,如果要监管的芯片上监视器电路的该至少一个测量结果被表示为无效,则至少重复框902至906的步骤。可以重复框902至906的步骤,直到要监管的芯片上监视器电路的该至少一个测量结果被表示为有效为止。要监管的芯片上监视器电路的该至少一个测量结果一被表示为有效,要监管的芯片上监视器电路的测量就可以结束。
在另一实施方式中,激活测量模式并且,如果要监管的芯片上监视器电路的测量结果未被表示为无效,则根据要监管的芯片上监视器电路的测量结果,适配半导体芯片的参数。通过适配半导体芯片的参数,可以改变半导体芯片的状态。可以基于要监管的芯片上监视器电路的测量结果来改变半导体芯片的状态。例如,可以响应于要监管的芯片上监视器电路的测量结果而触发对策。然而,仅在要监管的芯片上监视器电路的测量结果被表示为有效的情况下才可以触发对策。因此,可以防止对半导体芯片的状态的错误更新。
在另一实施方式中,在预定时段内从监管芯片上监视器电路接收多个测量结果。框906处对测量结果的处理包括对所述多个测量结果的处理。通过处理多个测量结果,可以改进要表征的芯片参数的测量的精度。
参照图10,在框1002,激活多个芯片上监视器电路。所述多个芯片上监视器电路被配置为测量半导体芯片的至少一个参数,并在本文中被称为监管芯片上监视器电路。
在框1004,激活要校准的芯片上监视器电路。
在框1006,将来自监管芯片上监视器电路的测量结果进行组合。例如,该组合可以包括:检验测量结果中的每一个是否落在预定范围内。
在框1008,根据测量结果的组合,控制要校准的芯片上监视器电路的校准。
通过在要校准的芯片上监视器电路的校准阶段期间监视半导体芯片的至少一个参数,可以允许对要校准的芯片上监视器电路的精确校准。可以检测该至少一个参数的实质时间变化是否干扰对要校准的芯片上监视器电路的校准。
在一个实施方式中,控制校准包括:适配要校准的芯片上监视器电路的设置。通过适配该设置,可以改变要校准的芯片上监视器电路的功能。例如,可以关于要校准的芯片上监视器电路的测量属性改变要校准的芯片上监视器电路的功能。
在另一实施方式中,控制校准包括:如果测量结果中的至少一个偏离于预定范围,则重复框1002和1004的激活步骤以及框1006的组合步骤。如果测量结果中的至少一个偏离于预定范围,则可以将要校准的芯片上监视器电路的校准表示为无效。如果来自所述多个芯片上监视器电路的测量结果均未偏离于预定范围,则可以将要校准的芯片上监视器电路的校准表示为有效,并结束该校准。可以重复框1002和1004的激活步骤以及框1006的组合步骤,直到要校准的芯片上监视器电路的校准被表示为有效为止。
结论
为了本公开和以下权利要求的目的,使用了术语“耦合”来描述各个元件如何进行接口连接。这样描述的各个元件的接口连接可以是直接的或间接的。尽管以结构特征和/或方法动作所专用的语言描述了主题,但是应当理解,所附权利要求中限定的主题不必限于所描述的具体特征或动作。相反,具体特征和动作是作为实现权利要求的示例形式而公开的。在本公开的范围内将不同实施方式和权利要求的各个特征进行组合以产生其变型。

Claims (24)

1.一种电路装置,包括:
多个芯片上监视器电路,所述多个芯片上监视器电路中的每一个被配置为测量半导体芯片的参数;以及
耦合至所述多个芯片上监视器电路的控制器,所述控制器被配置为从所述多个芯片上监视器电路中的至少一个芯片上监视器电路接收测量结果,并根据所述测量结果来控制对所述多个芯片上监视器电路中的另一个芯片上监视器电路的校准,
其中所述控制器被配置为如果来自所述多个芯片上监视器电路中的该至少一个芯片上监视器电路的测量结果偏离于预定范围,则将对所述多个芯片上监视器电路中的所述另一个芯片上监视器电路的校准表示为无效,与来自所述多个芯片上监视器电路中的该至少一个芯片上监视器电路的测量结果相关的参数不同于所述多个芯片上监视器电路中的所述另一个芯片上监视器电路被配置为测量的参数。
2.根据权利要求1所述的电路装置,其中,所述多个芯片上监视器电路中的至少两个芯片上监视器电路被配置为测量所述半导体芯片的相同参数。
3.根据权利要求1所述的电路装置,其中,所述多个芯片上监视器电路被配置为同时测量所述半导体芯片的参数。
4.根据权利要求1所述的电路装置,其中,所述多个芯片上监视器电路被布置在所述半导体芯片的各个区域中。
5.根据权利要求1所述的电路装置,其中,所述控制器被配置为通过适配所述多个芯片上监视器电路中的所述另一个芯片上监视器电路的设置,来控制校准。
6.根据权利要求1所述的电路装置,其中,所述控制器被配置为在所述测量结果偏离于预定范围的情况下重复校准。
7.根据权利要求1所述的电路装置,其中,所述控制器被配置为在预定时段内从所述多个芯片上监视器电路中的该至少一个芯片上监视器电路接收多个测量结果,并根据所述多个测量结果的组合来控制校准。
8.根据权利要求1所述的电路装置,其中,所述控制器被配置为从所述多个芯片上监视器电路接收多个测量结果,并检测是否所述多个测量结果中的至少一个偏离于预定范围。
9.根据权利要求8所述的电路装置,其中,所述控制器被配置为在所述多个测量结果均未偏离于预定范围的情况下,根据所述多个测量结果的组合,适配所述半导体芯片的参数。
10.一种电路装置,包括:
布置在网络中的多个芯片上监视器电路,所述多个芯片上监视器电路中的每一个被配置为测量半导体芯片的至少一个参数;
耦合至芯片上监视器电路的网络的控制器,所述控制器被配置为从所述多个芯片上监视器电路接收测量结果,并根据对所述测量结果的评估来生成输出;以及
耦合至所述控制器和所述网络的至少一个反馈回路,所述至少一个反馈回路被配置为根据所述输出来控制对所述多个芯片上监视器电路中的至少一个芯片上监视器电路的校准,
其中所述控制器被配置为如果来自所述多个芯片上监视器电路中的至少一个测量结果偏离于预定范围,则将所述校准表示为无效,与所述至少一个测量结果相关的参数不同于所述多个芯片上监视器电路中的所述至少一个芯片上监视器电路被配置为测量的参数。
11.根据权利要求10所述的电路装置,其中,所述控制器还被配置为根据所述测量结果的组合来适配所述半导体芯片的参数。
12.根据权利要求10所述的电路装置,其中,所述多个芯片上监视器电路中的该至少一个芯片上监视器电路包括校准控制字,并且其中,所述反馈回路被配置为通过根据所述输出适配所述校准控制字来控制校准。
13.根据权利要求10所述的电路装置,其中,所述多个芯片上监视器电路的网络被配置为同时操作。
14.根据权利要求10所述的电路装置,其中,所述多个芯片上监视器电路中的每一个在专用电路块中实现,并且,其中所述控制器在处理器中实现。
15.一种用于监管芯片上监视器电路的方法,所述方法包括:
(a)启动多个芯片上监视器电路中的至少一个芯片上监视器电路的测量,其中,所述多个芯片上监视器电路中的每一个被配置为测量半导体芯片的参数;
(b)启动要监管的芯片上监视器电路的测量,其中,要监管的芯片上监视器电路被配置为测量所述半导体芯片的参数;
(c)对来自所述多个芯片上监视器电路中的该至少一个芯片上监视器电路的至少一个测量结果进行处理;以及
(d)如果来自所述多个芯片上监视器电路中的该至少一个芯片上监视器电路的该至少一个测量结果偏离于预定范围,则将要监管的芯片上监视器电路的测量结果表示为无效,与所述至少一个测量结果相关的参数不同于所述要监管的芯片上监视器电路被配置为测量的参数。
16.根据权利要求15所述的方法,其中,要监管的芯片上监视器电路的测量的启动在时间上在所述多个芯片上监视器电路中的该至少一个芯片上监视器电路的测量的启动之后进行。
17.根据权利要求15所述的方法,还包括:如果要监管的芯片上监视器电路的该至少一个测量结果被表示为无效,则至少重复步骤(a)至(c)。
18.根据权利要求15所述的方法,还包括:激活测量模式并且,如果要监管的芯片上监视器电路的测量结果未被表示为无效,则根据要监管的芯片上监视器电路的测量结果,适配所述半导体芯片的参数。
19.根据权利要求15所述的方法,还包括:在预定时段内从所述多个芯片上监视器电路中的该至少一个芯片上监视器电路接收多个测量结果,其中,步骤(c)的对所述测量结果的处理包括对所述多个测量结果的处理。
20.一种用于校准芯片上监视器电路的方法,所述方法包括:
(a)激活被配置为测量半导体芯片的至少一个参数的多个芯片上监视器电路;
(b)激活要校准的芯片上监视器电路;
(c)将来自所述多个芯片上监视器电路的测量结果进行组合;以及
(d)根据所述测量结果的组合来控制对要校准的芯片上监视器电路的校准;以及
(e)如果来自所述多个芯片上监视器电路的至少一个测量结果偏离于预定范围,则将对要校准的芯片上监视器电路的校准表示为无效,与来自所述多个芯片上监视器电路的所述至少一个测量结果相关的参数不同于所述要校准的芯片上监视器电路被配置为测量的参数。
21.根据权利要求20所述的方法,其中,控制校准包括:适配要校准的芯片上监视器电路的设置。
22.根据权利要求20所述的方法,其中,控制校准包括:如果所述测量结果中的至少一个偏离于预定范围,则重复激活步骤(a)和(b)以及组合步骤(c)。
23.一种具有电路装置、功能电路和调节器电路的系统,包括:
电路装置,其包括:
      多个芯片上监视器电路,所述多个芯片上监视器电路中的每一个被配置为测量半导体芯片的参数;
      耦合至所述多个芯片上监视器电路的控制器,所述控制器被配置为从所述多个芯片上监视器电路中的至少一个芯片上监视器电路接收测量结果,并根据所述测量结果来控制对所述多个芯片上监视器电路中的另一个芯片上监视器电路的校准,
其中所述控制器被配置为如果来自所述多个芯片上监视器电路中的该至少一个芯片上监视器电路的测量结果偏离于预定范围,则将对所述多个芯片上监视器电路中的所述另一个芯片上监视器电路的校准表示为无效,与来自所述多个芯片上监视器电路中的该至少一个芯片上监视器电路的测量结果相关的参数不同于所述多个芯片上监视器电路中的所述另一个芯片上监视器电路被配置为测量的参数;
功能电路,其被配置为执行所述半导体芯片的功能;以及
耦合至所述电路装置和所述功能电路的调节器电路,所述调节器电路被配置为根据来自所述多个芯片上监视器电路中的至少一个芯片上监视器电路的至少一个测量结果,调节所述功能电路的参数。
24.根据权利要求23所述的系统,其中,所述多个芯片上监视器电路和所述功能电路布置在所述半导体芯片上。
CN201210089956.4A 2011-03-31 2012-03-30 具有芯片上监视器电路和控制电路的电路装置及对应方法 Active CN102736016B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/076,434 US9041422B2 (en) 2011-03-31 2011-03-31 Circuit arrangement with a plurality of on-chip monitor circuits and a control circuit and corresponding methods
US13/076434 2011-03-31

Publications (2)

Publication Number Publication Date
CN102736016A CN102736016A (zh) 2012-10-17
CN102736016B true CN102736016B (zh) 2015-05-06

Family

ID=46845223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210089956.4A Active CN102736016B (zh) 2011-03-31 2012-03-30 具有芯片上监视器电路和控制电路的电路装置及对应方法

Country Status (4)

Country Link
US (1) US9041422B2 (zh)
KR (1) KR101357368B1 (zh)
CN (1) CN102736016B (zh)
DE (1) DE102012102660A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9346441B2 (en) * 2010-09-24 2016-05-24 Infineon Technologies Ag Sensor self-diagnostics using multiple signal paths
US9874609B2 (en) 2010-09-24 2018-01-23 Infineon Technologies Ag Sensor self-diagnostics using multiple signal paths
US10145882B2 (en) * 2010-09-24 2018-12-04 Infineon Technologies Ag Sensor self-diagnostics using multiple signal paths
JP2013088394A (ja) * 2011-10-21 2013-05-13 Renesas Electronics Corp 半導体装置
US20130173944A1 (en) * 2011-12-28 2013-07-04 Lsi Corporation Reducing power consumption of memory
US9310873B2 (en) * 2012-08-31 2016-04-12 Vixs Systems, Inc. Video processing device with register adjustment generator and methods for use therewith
US9488700B2 (en) 2013-09-12 2016-11-08 Infineon Technologies Ag Magnetic field sensors and systems with sensor circuit portions having different bias voltages and frequency ranges
US9618589B2 (en) 2013-10-18 2017-04-11 Infineon Technologies Ag First and second magneto-resistive sensors formed by first and second sections of a layer stack
US9638762B2 (en) 2014-02-24 2017-05-02 Infineon Technologies Ag Highly efficient diagnostic methods for monolithic sensor systems
US10060974B2 (en) 2014-12-18 2018-08-28 Globalfoundries Inc. Electrical circuit odometer sensor array
CN104597393B (zh) * 2015-01-29 2017-09-12 华为技术有限公司 一种芯片最高工作频率的确定方法及装置
KR102342851B1 (ko) * 2015-08-17 2021-12-23 삼성전자주식회사 반도체 칩, 테스트 시스템 및 반도체 칩의 테스트 방법
US11131706B2 (en) 2015-12-08 2021-09-28 International Business Machines Corporation Degradation monitoring of semiconductor chips
JP6962795B2 (ja) * 2017-11-22 2021-11-05 ルネサスエレクトロニクス株式会社 半導体装置および半導体システム
US11880454B2 (en) 2020-05-14 2024-01-23 Qualcomm Incorporated On-die voltage-frequency security monitor
CN112444733B (zh) * 2020-11-10 2023-07-21 海光信息技术股份有限公司 一种芯片老化状态检测方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5074368A (en) * 1986-06-13 1991-12-24 K-Tron Technologies, Inc. Self-calibrating apparatus for article input and removal monitoring system

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10170603A (ja) * 1996-12-13 1998-06-26 Ando Electric Co Ltd Icテスタのキャリブレーション方法
EP1111508B1 (fr) * 1999-12-23 2003-05-14 EM Microelectronic-Marin SA Circuit intégré pourvu de moyens de calibrage d'un module électronique, et procédé de calibrage d'un module électronique d'un circuit intégré
US6518782B1 (en) * 2000-08-29 2003-02-11 Delta Design, Inc. Active power monitoring using externally located current sensors
US6850125B2 (en) * 2001-08-15 2005-02-01 Gallitzin Allegheny Llc Systems and methods for self-calibration
US7299082B2 (en) * 2003-10-31 2007-11-20 Abbott Diabetes Care, Inc. Method of calibrating an analyte-measurement device, and associated methods, devices and systems
US7408369B2 (en) * 2004-05-05 2008-08-05 Texas Instruments Incorporated System and method for determining thermal shutdown characteristics
US7190178B2 (en) 2004-05-13 2007-03-13 Ami Semiconductor, Inc. Pade′ Approximant based compensation for integrated sensor modules and the like
TWI366053B (en) * 2007-12-14 2012-06-11 Wintek Corp Tft array substrate
KR101221079B1 (ko) * 2008-05-21 2013-01-11 가부시키가이샤 어드밴티스트 시험용 웨이퍼 유닛 및 시험 시스템
US8437970B2 (en) * 2009-06-05 2013-05-07 Apple Inc. Restoring and storing magnetometer calibration data
CN102576686B (zh) 2009-07-28 2015-04-01 天工方案公司 加工工艺、电压、以及温度传感器
US8653824B1 (en) * 2009-12-16 2014-02-18 Western Digital (Fremont), Llc Delta temperature test method and system
US8493075B2 (en) * 2010-09-08 2013-07-23 International Business Machines Corporation Method and apparatus for preventing circuit failure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5074368A (en) * 1986-06-13 1991-12-24 K-Tron Technologies, Inc. Self-calibrating apparatus for article input and removal monitoring system

Also Published As

Publication number Publication date
CN102736016A (zh) 2012-10-17
KR20120112159A (ko) 2012-10-11
KR101357368B1 (ko) 2014-02-03
DE102012102660A1 (de) 2012-10-04
DE102012102660A8 (de) 2013-01-03
US20120249170A1 (en) 2012-10-04
US9041422B2 (en) 2015-05-26

Similar Documents

Publication Publication Date Title
CN102736016B (zh) 具有芯片上监视器电路和控制电路的电路装置及对应方法
US8161431B2 (en) Integrated circuit performance enhancement using on-chip adaptive voltage scaling
US7180380B2 (en) Zoned thermal monitoring
US7619486B1 (en) Method for detecting and compensating for temperature effects
US8860502B2 (en) Method and apparatus for monitoring timing of critical paths
US7514974B2 (en) Method and apparatus for adjusting on-chip delay with power supply control
US20060156045A1 (en) Reducing power consumption in embedded systems by controlling voltage based on system state and partition designation
US20120268184A1 (en) On-Chip Self Calibrating Delay Monitoring Circuitry
JP2007520008A (ja) デジタル処理システムにおけるオーバークロックのための方法及び装置
US8928394B2 (en) Semiconductor integrated circuit and an operating method thereof, a timing verifying method for a semiconductor integrated circuit and a test method of a semiconductor integrated circuit
US8415972B2 (en) Variable-width power gating module
US9148910B1 (en) Method and apparatus for heating up integrated circuits
US20180052506A1 (en) Voltage and frequency scaling apparatus, system on chip and voltage and frequency scaling method
CN103207638A (zh) 性能、热能及功率管理系统及其方法
EP3164780B1 (en) Multi-domain heterogeneous process-voltage-temperature tracking for integrated circuit power reduction
US9459314B1 (en) Circuit and method for real-time monitoring of process, temperature, and voltage variations
US6329642B1 (en) Semiconductor device and semiconductor chip
US8130027B1 (en) Apparatus and method for the detection and compensation of integrated circuit performance variation
US20090044054A1 (en) Dynamic critical path detector for digital logic circuit paths
US11036266B2 (en) Methods, systems and apparatus for dynamic temperature aware functional safety
US8315830B2 (en) On-chip variation, speed and power regulator
Rossi et al. Recycled IC detection through aging sensor
US20220260630A1 (en) Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing
US8633684B2 (en) Detection system, semiconductor device, and data processing device
US11879938B2 (en) Method for detecting perturbations in a logic circuit and logic circuit for implementing this method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Neubiberg

Patentee after: INTEL MOBILE COMM GMBH

Address before: Neubiberg

Patentee before: Intel Mobile Comm GmbH