CN102724477A - 基于fpga的监控视频实时拼接装置及拼接方法 - Google Patents

Abstract

基于FPGA的监控视频实时拼接装置及拼接方法，涉及监控视频拼接装置及拼接方法，它是为了实现将多路摄像头输出的视频信号进行实时无缝拼接。它在视频捕获电路的控制下，视频解码电路将来自多个摄像头的多路视频信号转化为数字信号，通过图像预处理模块修正，进入图像拼接模块实现每帧图像的无缝拼接后，由视频显示控制模块控制视频数模转换电路将拼接后的视频实时输出至显示器。本发明能够将多路摄像头输出的视频信号进行实时无缝拼接，能够将多路摄像头输出的存在部分景物重叠的视频信号实时进行空间匹配对准，然后无缝拼接成一路宽场景的视频，在显示器上直接输出拼接后的低失真视频信号。本发明适用于监控视频的实时拼接。

Description

基于FPGA的监控视频实时拼接装置及拼接方法

技术领域

本发明涉及监控视频拼接装置及拼接方法。 

背景技术

随着视频监控的迅速发展，市场应用不断向深度、广度拓展，促进了视频监控技术的快速进步。为了满足能够同时看到更广泛的监控场景的市场需求，广角和全景视频监控技术得到迅速发展。 

国内视频监控行业实现广角、全景视频监控的主要方法有：(1)使用广角镜头和鱼眼镜头扩大视频监控的视场角；(2)球型摄像机，通过控制云台旋转实现对监控区域的宽视角甚至360度的监控；(3)采用多镜头拼接实现360度的监控。目前，国内监控产品市场主要采用广角镜头或鱼眼镜头方法。采用鱼眼镜头吸顶安装可时实现360度全景监控，壁装时可实现180度范围的监控。但是，广角镜头、鱼眼镜头会造成画面扭曲变形，特别是鱼眼镜头，需要对输出的视频图像进行有效展开及处理，才获得人眼习惯的平铺图像。该类产品的价格高、影像失真度较大，虽经对图像进行有效处理，图像弯曲变形依然比较非常明显。球型摄像机虽能实现宽视角范围内的场景视频监控，但是该方式不能在同一时刻对监控区域的全部对象进行监控，存在视觉盲区。由于存在转动装置，易磨损影响使用寿命。采用多镜头拼接的全景摄像机，它使用多个分布不同角度的普通摄像头同时采集视频，得到监控区域内全方位的视频信号，大多数产品的各个摄像头输出信号彼此独立，用户只能直接观察到某个角度的图像，不能直观整个监控区域内的情况，多路视频同时传输亦增加了工程的复杂性和成本。 

针对上述技术现状，就需要一种能够将多路摄像头输出的存在部分景物重叠的视频信号实时进行空间匹配对准，然后无缝拼接成一路宽场景的视频，在一个显示器上直接输出拼接后的低失真视频信号，实现宽广角直观的实时监控。 

发明内容

本发明是为了实现将多路摄像头输出的视频信号进行实时无缝拼接，从而提供一种基于FPGA的监控视频实时拼接装置及拼接方法。 

基于FPGA的监控视频实时拼接装置，它包括N个摄像头，它还包括N个视频解码电路、FPGA控制电路、视频数模转换电路和显示器，FPGA控制电路包括视频捕获模块、Nios II微处理器、视频显示控制模块、图像预处理模块、图像拼接模块和Avalon内部交 换总线；视频捕获模块、Nios II微处理器、图像预处理模块、图像拼接模块均挂接在Avalon内部交换总线上；N个摄像头的摄像头信号输出端分别与N个视频解码电路的摄像头信号输入端连接，N个视频解码电路的视频信号输出端分别与视频捕获模块的N路视频信号输入端连接；所述图像预处理模块的图像信号输出端与图像拼接模块的图像信号输入端连接；所述图像拼接模块的图像信号输出端与视频显示控制模块的图像信号输入端连接；视频显示控制模块的视频转换信号输出端与视频数模转换电路的视频转换信号输入端连接；视频数模转换电路的显示信号输出端与显示器的一号显示信号输入端连接；视频显示控制模块的显示信号输出端与显示器的二号显示信号输入端连接；N为正整数。 

它还包括SDRAM存储器，FPGA控制电路还包括多端口SDRAM控制器，所述多端口SDRAM控制器的视频信号输入或输出端与视频捕获模块的视频信号输出或输入端连接；所述多端口SDRAM控制器的图像预处理信号输入或输出端与图像预处理模块的图像预处理信号输出或输入端连接；所述多端口SDRAM控制器的图像拼接信号输入或输出端与图像拼接模块的图像拼接信号输出或输入端连接；所述多端口SDRAM控制器的SDRAM控制信号输出或输入端与SDRAM存储器的SDRAM控制信号输入或输出端连接。 

它还包括SRAM存储器，FPGA控制电路还包括SRAM控制器，所述SRAM控制器挂接在Avalon内部交换总线上；SRAM控制器的SRAM控制信号输入或输出端与SRAM存储器的SRAM控制信号输出或输入端连接。 

它还包括以太网接口，FPGA控制电路还包括以太网接口控制器，所述以太网接口控制器的以太网接口信号输出或输入端与以太网接口的以太网接口信号输入或输出端连接。 

基于上述装置的基于FPGA的监控视频实时拼接方法，它由以下步骤实现： 

步骤一、采用N个摄像头采集N路监控视频图像，N个视频解码电路分别将N路监控视频图像转换为N路数字信号，并通过Avalon内部交换总线输入至图像预处理模块； 

步骤二、图像预处理模块对N路数字信号进行修正，获得N帧修正后的图像，并逐一发送给图像拼接模块； 

步骤三、图像拼接模块将N帧修正后的图像进行无缝拼接后，并在显示器上输出，实现监控视频实时拼接。 

基于FPGA的监控视频实时拼接装置，它包括N个摄像头，它还包括N个视频解码电路、FPGA控制电路、视频数模转换电路和显示器，FPGA控制电路包括视频捕获模块、Nios II微处理器、视频显示控制模块和Avalon内部交换总线；视频捕获模块、Nios II微 处理器、视频显示控制模块均挂接在Avalon内部交换总线上； 

N个摄像头的摄像头信号输出端分别与N个视频解码电路的摄像头信号输入端连接，N个视频解码电路的视频信号输出端分别与视频捕获模块的N路视频信号输入端连接；视频显示控制电路的视频转换信号输出端与视频数模转换电路的视频转换信号输入端连接；视频数模转换电路的显示信号输出端与显示器的一号显示信号输入端连接；视频显示控制模块的显示信号输出端与显示器的二号显示信号输入端连接；N为正整数。 

它还包括SDRAM存储器，FPGA控制电路还包括多端口SDRAM控制器，所述SDRAM控制器挂接在Avalon内部交换总线上；所述多端口SDRAM控制器的视频信号输入或输出端与视频捕获模块的视频信号输出或输入端连接；所述多端口SDRAM控制器的SDRAM控制信号输出或输入端与SDRAM存储器的SDRAM控制信号输入或输出端连接。 

它还包括SRAM存储器，FPGA控制电路还包括SRAM控制器，所述SRAM控制器挂接在Avalon内部交换总线上；SRAM控制器的SRAM控制信号输入或输出端与SRAM存储器的SRAM控制信号输出或输入端连接。 

它还包括以太网接口，FPGA控制电路还包括以太网接口控制器，所述以太网接口控制器的以太网接口信号输出或输入端与以太网接口的以太网接口信号输入或输出端连接。 

基于上述装置的拼接装置的基于FPGA的监控视频实时拼接方法，它由以下步骤实现： 

步骤一、采用N个摄像头采集N路监控视频图像，N个视频解码芯片分别将N路监控视频图像转换为N路数字信号，并通过Avalon内部交换总线输入至Nios II微处理器； 

步骤二、Nios II微处理器对N路数字信号进行修正，并将N帧修正后的图像利用图像映射和插值法进行无缝拼接后，在显示器上输出，实现监控视频实时拼接。 

有益效果：本发明能够将多路摄像头输出的视频信号进行实时无缝拼接，能够将多路摄像头输出的存在部分景物重叠的视频信号实时进行空间匹配对准，然后无缝拼接成一路宽场景的视频，在显示器上直接输出拼接后的低失真视频信号，实现宽广角直观的实时监控。当摄像头的数量足够时，可以构成一种新型的360度全景摄像机。 

附图说明

图1是本发明具体实施方式一的结构示意图；图2是具体实施方式五的软件实现流程图；图3是本发明具体实施方式六的结构示意图；图4是本发明具体实施方式十的软件实现流程图。 

具体实施方式

具体实施方式一、基于FPGA的监控视频实时拼接装置，监控视频实时拼接装置，它包括N个摄像头1，它还包括N个视频解码电路2、FPGA控制电路3、视频数模转换电路4和显示器5，FPGA控制电路3包括视频捕获模块31、Nios II微处理器32、视频显示控制模块33、图像预处理模块34、图像拼接模块35和Avalon内部交换总线36；视频捕获模块31、Nios II微处理器32、图像预处理模块34、图像拼接模块35均挂接在Avalon内部交换总线36上；N个摄像头1的摄像头信号输出端分别与N个视频解码电路2的摄像头信号输入端连接，N个视频解码电路2的视频信号输出端分别与视频捕获模块31的N路视频信号输入端连接；所述图像预处理模块34的图像信号输出端与图像拼接模块35的图像信号输入端连接；所述图像拼接模块35的图像信号输出端与视频显示控制模块33的图像信号输入端连接；视频显示控制模块33的视频转换信号输出端与视频数模转换电路4的视频转换信号输入端连接；视频数模转换电路4的显示信号输出端与显示器5的一号显示信号输入端连接；视频显示控制模块33的显示信号输出端与显示器5的二号显示信号输入端连接；N为正整数。 

工作原理：在视频捕获模块31的控制下，视频解码电路2将来自多个摄像头1的多路视频信号转化为数字信号，通过图像预处理模块34修正，进入图像拼接模块35实现每帧图像的无缝拼接后，由视频显示控制电路33控制视频数模转换电路将拼接后的视频实时输出至显示器5。 

本实施方式中，视频捕获电路，图像预处理电路、图像拼接电路和视频显示控制电路均在FPGA控制电路的内部，利用硬件描述语言HDL或C语言实现的功能模块，FPGA控制电路为Altera公司的Cyclone III系列芯片；利用SOPC Builder选用Nios II微处理器内核，添加多端口SDRAM控制器、以太网接口控制器等外设构建Nios II微处理器系统硬件。利用硬件描述语言开发视频捕获、图像预处理、图像拼接、视频显示控制等功能模块，并将它们挂在片内的Avalon内部交换总线上，定义相应的访问时序，实现Nios II处理器与上述模块之间的相互通讯。视频输出支持VGA接口和以太网接口；视频解码芯片的型号为ADV7180；视频模数转换芯片的型号为ADV7123；以太网接口芯片的型号为DM9000A，SDRAM存储器的型号为HY57V641620，SRAM存储器的型号为IS61LV25616。 

利用Nios II IDE集成开发环境开发Nios II系统的应用软件，实现如下主要功能：控制视频捕获模块将多路摄像头输出的模拟视频信号转换为数字信号(多路摄像头以某种相 对位置固定安装的，相邻镜头具有一定重叠场景)，每帧数字视频信号经图像预处理模块的增强及几何校正后进入图像拼接模块，利用图像映射和插值等技术实现多路图像的拼接(相邻摄像机视频重叠区域的拼接)，经图像融合技术使拼接后的图像具有更高的视觉效果，控制视频数模转换芯片将拼接后的视频信号输出至显示器。 

本装置在正式使用之前需要进行一次标定，以确定图像校正、拼接所需要的基本参数。标定过程如下：首先采用标准的视频场景进行拍摄，通过以太网接口将多路未处理的原始视频信号传送到PC机，然后利用PC机上开发的图像处理软件计算出图像校正和拼接所需的各个变换参数，利用以太网接口将获得的参数发到装置中保存，以供视频拼接时使用。 

与现有技术相比，本发明提供的监控视频实时拼接装置的有益效果体现如下：(1)对多个普通视场角摄像头输出的存在一定重叠场景的视频信号进行实时拼接，实现对监控区域的宽视角无缝监控；(2)采用单一的FPGA芯片实现视频采集和视频输出的控制，以及图像预处理和图像拼接等数字信号处理功能，提高了系统的可靠性，降低了成本；(3)利用FPGA的并行处理能力，可便捷地根据用户的需要调整视频拼接的路数；(4)可实现网络视频监控功能。 

本发明具有体积小、成本低、结构简单、可靠性高、扩展性强等特点。利用它能够真实快速地表现宽视角范围内场景的全部影像信息，减轻监控工作负担，节省安防成本。在交通管理、监控行业、公共场所等多种应用场景中，其优势比较明显，应用前景广泛。 

具体实施方式二、本具体实施方式与具体实施方式一所述的基于FPGA的监控视频实时拼接装置的区别在于，它还包括SDRAM存储器6，FPGA控制电路3还包括多端口SDRAM控制器37，所述多端口SDRAM控制器37的视频信号输入或输出端与视频捕获模块31的视频信号输出或输入端连接；所述多端口SDRAM控制器37的图像预处理信号输入或输出端与图像预处理模块34的图像预处理信号输出或输入端连接；所述多端口SDRAM控制器37的图像拼接信号输入或输出端与图像拼接模块35的图像拼接信号输出或输入端连接；所述多端口SDRAM控制器37的SDRAM控制信号输出或输入端与SDRAM存储器6的SDRAM控制信号输入或输出端连接。 

具体实施方式三、本具体实施方式与具体实施方式一或二所述的基于FPGA的监控视频实时拼接装置的区别在于，它还包括SRAM存储器7，FPGA控制电路3还包括SRAM控制器38，所述SRAM控制器38挂接在Avalon内部交换总线36上；SRAM控制器38的SRAM控制信号输入或输出端与SRAM存储器7的SRAM控制信号输出或输入端连接。 

具体实施方式四、本具体实施方式与具体实施方式三所述的基于FPGA的监控视频 实时拼接装置的区别在于，它还包括以太网接口8，FPGA控制电路3还包括以太网接口控制器39，所述以太网接口控制器39的以太网接口信号输出或输入端与以太网接口8的以太网接口信号输入或输出端连接。 

具体实施方式五、基于具体实施方式一所述的基于FPGA的监控视频实时拼接方法，它由以下步骤实现： 

步骤一、采用N个摄像头采集N路监控视频图像，N个视频解码电路2分别将N路监控视频图像转换为N路数字信号，并通过Avalon内部交换总线36输入至图像预处理模块34； 

步骤二、图像预处理模块34对N路数字信号进行修正，获得N帧修正后的图像，并逐一发送给图像拼接模块35； 

步骤三、图像拼接模块35将N帧修正后的图像进行无缝拼接后，并在显示器上输出，实现监控视频实时拼接。 

本实施方案的软件流程如图2所示： 

系统初始化。初始化视频解码电路、视频数模转电路以及以太网接口芯片。 

拼接基本参数检查。检查存储在装置中的拼接参数是否正确，如果正确则将各个参数设置到视频捕捉、预处理、拼接及显示等模块中，各个模块按照设置参数自动完成视频拼接及显示；如果不正确则提示用户后进入等待标定，标定过程如上所述。 

等待接收并处理PC机端的各种控制指令。 

具体实施方式六、结合图3说明本具体实施方式，基于FPGA的监控视频实时拼接装置，它包括N个摄像头1，它还包括N个视频解码电路2、FPGA控制电路3、视频数模转换电路4和显示器5，FPGA控制电路3包括视频捕获模块31、Nios II微处理器32、视频显示控制模块33和Avalon内部交换总线36；视频捕获模块31、Nios II微处理器32、视频显示控制模块33均挂接在Avalon内部交换总线36上； 

N个摄像头1的摄像头信号输出端分别与N个视频解码电路2的摄像头信号输入端连接，N个视频解码电路2的视频信号输出端分别与视频捕获模块31的N路视频信号输入端连接；视频显示控制电路33的视频转换信号输出端与视频数模转换电路4的视频转换信号输入端连接；视频数模转换电路4的显示信号输出端与显示器5的一号显示信号输入端连接；视频显示控制模块33的显示信号输出端与显示器5的二号显示信号输入端连接；N为正整数。 

工作原理：芯片的选用与具体实施方式一相同，同样利用SOPC Builder选用Nios II 处理器内核，添加多端口SDRAM控制器、以太网接口控制等外设构建Nios II处理器系统硬件。与具体实施方式一的主要不同之处是：利用硬件描述语言开发视频捕获、视频显示控制功能模块，而图像预处理、图像拼接等数据处理功能则是利用Nios II微处理器的应用程序代码实现的。 

具体实施方式七、本具体实施方式与具体实施方式六所述的基于FPGA的监控视频实时拼接装置的区别在于，它还包括SDRAM存储器6，FPGA控制电路3还包括多端口SDRAM控制器37，所述SDRAM控制器37挂接在Avalon内部交换总线36上；所述多端口SDRAM控制器37的视频信号输入或输出端与视频捕获模块31的视频信号输出或输入端连接；所述多端口SDRAM控制器37的SDRAM控制信号输出或输入端与SDRAM存储器6的SDRAM控制信号输入或输出端连接。 

具体实施方式八、本具体实施方式与具体实施方式六或七所述的基于FPGA的监控视频实时拼接装置的区别在于，它还包括SRAM存储器7，FPGA控制电路3还包括SRAM控制器38，所述SRAM控制器38挂接在Avalon内部交换总线36上；SRAM控制器38的SRAM控制信号输入或输出端与SRAM存储器7的SRAM控制信号输出或输入端连接。 

具体实施方式九、本具体实施方式与具体实施方式八所述的基于FPGA的监控视频实时拼接装置的区别在于，它还包括以太网接口8，FPGA控制电路3还包括以太网接口控制器39，所述以太网接口控制器39的以太网接口信号输出或输入端与以太网接口8的以太网接口信号输入或输出端连接。 

具体实施方式十、基于具体实施方式六所述的基于FPGA的监控视频实时拼接方法，它由以下步骤实现： 

步骤一、采用N个摄像头采集N路监控视频图像，N个视频解码芯片2分别将N路监控视频图像转换为N路数字信号，并通过Avalon内部交换总线36输入至Nios II微处理器32； 

步骤二、Nios II微处理器32对N路数字信号进行修正，并将N帧修正后的图像利用图像映射和插值法进行无缝拼接后，在显示器上输出，实现监控视频实时拼接。 

本实施方式的程序流程如图4所示。 

本发明并不局限于上述实施方式，凡在不脱离本发明的精神和原则的情况下所做的任何修改和变形等，如更换不同型号的视频解码、视频数模转换和FPGA等芯片，均应包含在本发明的保护范围之内。 

Claims (10)

1.基于FPGA的监控视频实时拼接装置，它包括N个摄像头(1)，其特征是：它还包括N个视频解码电路(2)、FPGA控制电路(3)、视频数模转换电路(4)和显示器(5)，FPGA控制电路(3)包括视频捕获模块(31)、Nios II微处理器(32)、视频显示控制模块(33)、图像预处理模块(34)、图像拼接模块(35)和Avalon内部交换总线(36)；视频捕获模块(31)、Nios II微处理器(32)、图像预处理模块(34)、图像拼接模块(35)均挂接在Avalon内部交换总线(36)上；

N个摄像头(1)的摄像头信号输出端分别与N个视频解码电路(2)的摄像头信号输入端连接，N个视频解码电路(2)的视频信号输出端分别与视频捕获模块(31)的N路视频信号输入端连接；所述图像预处理模块(34)的图像信号输出端与图像拼接模块(35)的图像信号输入端连接；所述图像拼接模块(35)的图像信号输出端与视频显示控制模块(33)的图像信号输入端连接；视频显示控制模块(33)的视频转换信号输出端与视频数模转换电路(4)的视频转换信号输入端连接；视频数模转换电路(4)的显示信号输出端与显示器(5)的一号显示信号输入端连接；视频显示控制模块(33)的显示信号输出端与显示器(5)的二号显示信号输入端连接；N为正整数。

2.根据权利要求1所述的基于FPGA的监控视频实时拼接装置，其特征在于它还包括SDRAM存储器(6)，FPGA控制电路(3)还包括多端口SDRAM控制器(37)，所述多端口SDRAM控制器(37)的视频信号输入或输出端与视频捕获模块(31)的视频信号输出或输入端连接；所述多端口SDRAM控制器(37)的图像预处理信号输入或输出端与图像预处理模块(34)的图像预处理信号输出或输入端连接；所述多端口SDRAM控制器(37)的图像拼接信号输入或输出端与图像拼接模块(35)的图像拼接信号输出或输入端连接；所述多端口SDRAM控制器(37)的SDRAM控制信号输出或输入端与SDRAM存储器(6)的SDRAM控制信号输入或输出端连接。

3.根据权利要求1或2所述的基于FPGA的监控视频实时拼接装置，其特征在于它还包括SRAM存储器(7)，FPGA控制电路(3)还包括SRAM控制器(38)，所述SRAM控制器(38)挂接在Avalon内部交换总线(36)上；SRAM控制器(38)的SRAM控制信号输入或输出端与SRAM存储器(7)的SRAM控制信号输出或输入端连接。

4.根据权利要求3所述的基于FPGA的监控视频实时拼接装置，其特征在于它还包括以太网接口(8)，FPGA控制电路(3)还包括以太网接口控制器(39)，所述以太网接口控制器(39)的以太网接口信号输出或输入端与以太网接口(8)的以太网接口信号输入或输出端连接。

5.基于权利要求1所述拼接装置的基于FPGA的监控视频实时拼接方法，其特征是：它由以下步骤实现：

步骤一、采用N个摄像头采集N路监控视频图像，N个视频解码电路(2)分别将N路监控视频图像转换为N路数字信号，并通过Avalon内部交换总线(36)输入至图像预处理模块(34)；

步骤二、图像预处理模块(34)对N路数字信号进行修正，获得N帧修正后的图像，并逐一发送给图像拼接模块(35)；

步骤三、图像拼接模块(35)将N帧修正后的图像进行无缝拼接后，并在显示器上输出，实现监控视频实时拼接。

6.基于FPGA的监控视频实时拼接装置，它包括N个摄像头(1)，其特征是：它还包括N个视频解码电路(2)、FPGA控制电路(3)、视频数模转换电路(4)和显示器(5)，FPGA控制电路(3)包括视频捕获模块(31)、Nios II微处理器(32)、视频显示控制模块(33)和Avalon内部交换总线(36)；视频捕获模块(31)、Nios II微处理器(32)、视频显示控制模块(33)均挂接在Avalon内部交换总线(36)上；

N个摄像头(1)的摄像头信号输出端分别与N个视频解码电路(2)的摄像头信号输入端连接，N个视频解码电路(2)的视频信号输出端分别与视频捕获模块(31)的N路视频信号输入端连接；视频显示控制电路(33)的视频转换信号输出端与视频数模转换电路(4)的视频转换信号输入端连接；视频数模转换电路(4)的显示信号输出端与显示器(5)的一号显示信号输入端连接；视频显示控制模块(33)的显示信号输出端与显示器(5)的二号显示信号输入端连接；N为正整数。

7.根据权利要求6所述的基于FPGA的监控视频实时拼接装置，其特征在于它还包括SDRAM存储器(6)，FPGA控制电路(3)还包括多端口SDRAM控制器(37)，所述SDRAM控制器(37)挂接在Avalon内部交换总线(36)上；所述多端口SDRAM控制器(37)的视频信号输入或输出端与视频捕获模块(31)的视频信号输出或输入端连接；所述多端口SDRAM控制器(37)的SDRAM控制信号输出或输入端与SDRAM存储器(6)的SDRAM控制信号输入或输出端连接。

8.根据权利要求6或7所述的基于FPGA的监控视频实时拼接装置，其特征在于它还包括SRAM存储器(7)，FPGA控制电路(3)还包括SRAM控制器(38)，所述SRAM控制器(38)挂接在Avalon内部交换总线(36)上；SRAM控制器(38)的SRAM控制信号输入或输出端与SRAM存储器(7)的SRAM控制信号输出或输入端连接。

9.根据权利要求8所述的基于FPGA的监控视频实时拼接装置，其特征在于它还包括以太网接口(8)，FPGA控制电路(3)还包括以太网接口控制器(39)，所述以太网接口控制器(39)的以太网接口信号输出或输入端与以太网接口(8)的以太网接口信号输入或输出端连接。

10.基于权利要求6所述拼接装置的基于FPGA的监控视频实时拼接方法，其特征是：它由以下步骤实现：

步骤一、采用N个摄像头采集N路监控视频图像，N个视频解码芯片(2)分别将N路监控视频图像转换为N路数字信号，并通过Avalon内部交换总线(36)输入至Nios II微处理器(32)；

步骤二、Nios II微处理器(32)对N路数字信号进行修正，并将N帧修正后的图像利用图像映射和插值法进行无缝拼接后，在显示器上输出，实现监控视频实时拼接。

Images