CN102723339A - SOI BJT应变SiGe回型沟道BiCMOS集成器件及制备方法 - Google Patents
SOI BJT应变SiGe回型沟道BiCMOS集成器件及制备方法 Download PDFInfo
- Publication number
- CN102723339A CN102723339A CN201210244421XA CN201210244421A CN102723339A CN 102723339 A CN102723339 A CN 102723339A CN 201210244421X A CN201210244421X A CN 201210244421XA CN 201210244421 A CN201210244421 A CN 201210244421A CN 102723339 A CN102723339 A CN 102723339A
- Authority
- CN
- China
- Prior art keywords
- layer
- sio
- cvd
- vapor deposition
- chemical vapor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种SOI BJT应变SiGe回型沟道BiCMOS集成器件及电路制备方法，在SOI衬底片上制备埋层，生长N型Si外延，制备深槽隔离，在双极器件区域制造常规的Si双极晶体管；在600～780℃，在衬底NMOS器件和PMOS器件有源区上分别连续生长N型Si外延层、N型应变SiGe层等，在NMOS器件有源区分别制备漏极、栅极和源区，完成NMOS器件制备；在PMOS器件有源区淀积SiO2和Poly-Si，制备虚栅极，淀积介质层形成栅侧墙，注入形成PMOS器件源、漏；刻蚀虚栅，淀积SiON和W-TiN分别做为栅介质和复合金属栅，完成PMOS器件制备，形成BiCMOS电路。本发明充分利用了应变SiGe材料在垂直方向电子迁移率和水平方向空穴迁移率高于弛豫Si的特点，在低温工艺下，制造出性能增强的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路。
Description
技术领域
本发明属于半导体集成电路技术领域，尤其涉及一种SOI BJT、应变SiGe回型沟道BiCMOS集成器件及制备方法。
背景技术
半导体集成电路是电子工业的基础，人们对电子工业的巨大需求，促使该领域的发展十分迅速；在过去的几十年中，电子工业的迅猛发展对社会发展及国民经济产生了巨大的影响；目前，电子工业已成为世界上规模最大的工业，在全球市场中占据着很大的份额，产值已经超过了10000亿美元。
Si CMOS集成电路具有低功耗、高集成度、低噪声和高可靠性等优点，在半导体集成电路产业中占据了支配地位；然而随着集成电路规模的进一步增大、器件特征尺寸的减小、集成度和复杂性的增加，尤其是器件特征尺寸进入纳米尺度以后，Si CMOS器件的材料、物理特征的局限性逐步显现了出来，限制了Si集成电路及其制造工艺的进一步发展；尽管微电子学在化合物半导体和其它新材料方面的研究及在某些领域的应用取得了很大进展，但远不具备替代硅基工艺的条件；而且根据科学技术的发展规律，一种新的技术从诞生到成为主力技术一般需要二三十年的时间；所以，为了满足传统性能提高的需要，增强SiCMOS的性能被认为是微电子工业的发展方向。
采用应变Si/SiGe技术是通过在传统的体Si器件中引入应力来改善迁移率，提高器件性能；可使硅片生产的产品性能提高30%～60%，而工艺复杂度和成本却只增加1%～3%；对现有的许多集成电路生产线而言，如果采用应变SiGe材料不但可以在基本不增加投资的情况下使生产出来的Si CMOS集成电路芯片性能明显改善，而且还可以大大延长花费巨额投资建成的集成电路生产线的 使用年限。
随着器件特征尺寸进入亚50纳米阶段，在对应变Si/SiGe CMOS平面结构的研究过程中也遇到了诸多难题：短沟道效应、热载流子效应等使得器件尺寸无法进一步缩小；栅氧化层厚度的减薄导致氧化层击穿，遂穿电流使阈值电压漂移；多晶硅耗尽效应和多晶硅的电阻对阈值电压的影响也越来越大等，这些都使器件及电路性能无法继续按照摩尔定律的发展规律发展下去，研究新结构的器件就变的尤为重要。
发明内容
本发明提供了一种制备SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路制备方法，实现了SiGe材料应用应力的各向异性提高电子和空穴迁移率，本发明制备出导电沟道为22～45nm的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路，提高了器件与集成电路的性能。
本发明的目的在于提供一种SOI BJT、应变SiGe回型沟道BiCMOS集成器件，NMOS器件为应变SiGe垂直沟道，PMOS器件为应变SiGe平面沟道，采用SOI普通Si双极晶体管。
进一步，所述的SOI BJT、应变SiGe回型沟道BiCMOS集成器件，所述NMOS器件沟道区为应变SiGe材料，所述NMOS器件在沟道方向上为张应变，所述NMOS器件导电沟道为回型，且沟道方向与衬底表面垂直。
进一步，所述的SOI BJT、应变SiGe回型沟道BiCMOS集成器件，所述PMOS器件沟道区为应变SiGe材料，所述PMOS器件在沟道方向为压应变。
进一步，所述的SOI BJT、应变SiGe回型沟道BiCMOS集成器件，在同一个SOI衬底上双极器件采用体Si材料制备。
本发明实施例的另一目的在于提供一种SOI BJT、应变SiGe回型沟道BiCMOS集成器件的制备方法，该制备方法包括如下步骤：
第一步、选取氧化层厚度为150～400nm，上层Si厚度为100～150nm，N 型掺杂浓度为1×1016～1×1017cm-3的SOI衬底片；
第二步、在SOI衬底上，外延生长一层掺杂浓度为1×1016～1×1017cm-3的Si层，厚度为0.4～0.6μm，作为集电区；
第三步、在衬底表面热氧化一层厚度为200～300nm的SiO2层，光刻隔离区域，利用干法刻蚀工艺，在深槽隔离区域刻蚀出深度为3～5μm的深槽；利用化学汽相淀积（CVD）的方法，在600～800℃，在深槽内填充SiO2，用化学机械抛光（CMP）方法，去除表面多余的氧化层，形成深槽隔离；
第四步、光刻集电区接触区，对集电区进行N型杂质的注入，并在800～950℃，退火30～90min激活杂质，形成掺杂浓度为1×1019～1×1020cm-3的重掺杂集电极；
第五步、在衬底表面热氧化一SiO2层，光刻基区，对基区进行P型杂质的注入，并在800～950℃，退火30～90min激活杂质，形成掺杂浓度为1×1018～5×1018cm-3的基区；
第六步、在衬底表面热氧化一SiO2层，光刻发射区，对衬底进行N型杂质的注入，并在800～950℃，退火30～90min激活杂质，形成掺杂浓度为5×1019～5×1020cm-3的重掺杂发射区，在衬底表面利用化学汽相淀积（CVD）的方法，在600～800℃，淀积一SiO2层；
第七步、光刻NMOS器件有源区，利用干法刻蚀在NMOS器件有源区刻蚀出深度为400～600nm的浅槽，再利用化学汽相淀积（CVD）的方法，在600～750℃，在浅槽中连续生长五层材料：第一层是厚度为200～300nm的N型Si外延层，掺杂浓度为5×1019～1×1020cm-3，作为NMOS器件漏区；第二层是厚度为3～5nm的N型应变SiGe层，掺杂浓度为1～5×1018cm-3，Ge组分为10％，作为NMOS器件的第一N型轻掺杂源漏结构（N-LDD）层；第三层是厚度为22～45nm的P型应变SiGe层，掺杂浓度为5×1016～5×1017cm-3，Ge组分为梯度分布，下层为10%，上层为20～30%的梯度分布，作为NMOS器件沟道区；第四层是厚度为3～5nm的N型应变SiGe层，掺杂浓度为1～5×1018cm-3，Ge 组分为为20～30%，作为NMOS器件的第二N型轻掺杂源漏结构（N-LDD）层；第五层是厚度为200～300nm的N型Si层，掺杂浓度为5×1019～1×1020cm-3，作为NMOS器件源区；
第八步、利用化学汽相淀积（CVD）的方法，在600～780℃，在衬底表面淀积一层SiO2，光刻PMOS器件有源区，利用干法刻蚀工艺，在PMOS器件有源区刻蚀出深度为400～600nm的深槽；利用化学汽相淀积（CVD）的方法，在600～750℃，在深槽中选择性外延生长一层N型弛豫Si层，掺杂浓度为5×1016～5×1017cm-3，厚度为400～600nm，再生长一N型应变SiGe层，掺杂浓度为5×1016～5×1017cm-3，Ge组分为10～30%，厚度为10～20nm，最后生长一本征弛豫Si帽层，厚度为3～5nm，将沟槽填满，形成PMOS器件有源区；利用湿法腐蚀，刻蚀掉表面的层SiO2；
第九步、光刻NMOS器件源漏浅槽隔离，利用干法刻蚀工艺，在NMOS器件源漏隔离区刻蚀出深度为0.3～0.5μm的浅槽；利用化学汽相淀积（CVD）方法，在600～780℃，在浅槽内填充SiO2；用化学机械抛光（CMP）方法除去多余的氧化层，形成浅槽隔离；
第十步、利用化学汽相淀积（CVD）方法，在600～780℃，在衬底表面淀积一层SiO2和一层SiN，形成阻挡层；光刻NMOS器件漏沟槽，利用干法刻蚀工艺，刻蚀出深度为0.4～0.6μm的漏沟槽；利用化学汽相淀积（CVD）方法，在600～780℃，在衬底表面淀积一层SiO2，形成NMOS器件漏沟槽侧壁隔离，干法刻蚀掉表面的SiO2，保留漏沟槽侧壁的SiO2，利用化学汽相淀积（CVD）方法，在600～780℃，淀积掺杂浓度为1～5×1020cm-3的N型Ploy-Si，将沟槽填满，化学机械抛光（CMP）方法去除衬底表面多余Ploy-Si，形成NMOS器件漏连接区；利用湿法腐蚀，刻蚀掉表面的层SiO2和SiN；
第十一步、利用化学汽相淀积（CVD）方法，在600～780℃，在衬底表面淀积一层SiO2和一层SiN，再次形成阻挡层；光刻NMOS器件栅窗口，利用干法刻蚀工艺，刻蚀出深度为0.4～0.6μm的栅沟槽；利用原子层化学汽相淀积 （ALCVD）方法，在300～400℃，在衬底表面淀积一层厚度为5～8nm的HfO2，形成NMOS器件栅介质层，然后利用化学汽相淀积（CVD）方法，在600～780℃，在衬底表面淀积掺杂浓度为1～5×1020cm-3的N型Poly-Si，将NMOS器件栅沟槽填满，再去除掉NMOS器件栅沟槽以外表面部分Poly-Si和HfO2，形成NMOS器件栅、源区，最终形成NMOS器件；利用湿法腐蚀，刻蚀掉表面的层SiO2和SiN；
第十二步、利用化学汽相淀积（CVD）方法，在600～780℃，在衬底表面淀积一层SiO2，光刻PMOS器件有源区，利用化学汽相淀积（CVD）方法，在600～780℃，在衬底表面淀积一层厚度为10～15nm的SiO2和一层厚度为200～300nm的Poly-Si，光刻Poly-Si和SiO2，形成PMOS器件虚栅；对PMOS器件进行P型离子注入，形成掺杂浓度为1～5×1018cm-3的P型轻掺杂源漏结构（P-LDD）；
第十三步、利用化学汽相淀积（CVD）方法，在600～780℃，在衬底表面上淀积一层厚度为3～5nm的SiO2，干法刻蚀掉衬底表面上的SiO2，保留Ploy-Si侧壁的SiO2，形成PMOS器件栅电极侧墙；再对PMOS器件有源区进行P型离子注入，自对准生成PMOS器件的源区和漏区，使源漏区掺杂浓度达到5×1019～1×1020cm-3；
第十四步、利用化学汽相淀积（CVD）方法，在600～780℃，在衬底表面淀积SiO2层，用化学机械抛光（CMP）方法平整表面，再用干法刻蚀工艺刻蚀表面SiO2至虚栅上表面，露出虚栅；湿法刻蚀虚栅，在栅电极处形成一个凹槽；利用化学汽相淀积（CVD）方法，在600～780℃，在衬底表面淀积一层SiON，厚度为1.5～5nm；用物理气相沉积（PVD）淀积W-TiN复合栅，用化学机械抛光（CMP）去掉表面金属，以W-TiN复合栅作为化学机械抛光（CMP）的终止层，从而形成栅极，最终形成PMOS器件；
第十五步、利用化学汽相淀积（CVD）方法，在600～780℃，在衬底表面淀积SiO2层，光刻引线孔，金属化，溅射金属，光刻引线，构成导电沟道为22～ 45nm的SOI BJT、应变SiGe回型沟道BiCMOS集成器件。
进一步、所述NMOS器件沟道长度根据第七步淀积的P型应变SiGe层厚度确定，取22～45nm，所述PMOS器件沟道长度由光刻工艺控制；
进一步、该制备方法中所涉及的化学汽相淀积（CVD）工艺温度决定，最高温度小于等于780℃。
本发明实施例的另一目的在于提供一种SOI BJT、应变SiGe回型沟道BiCMOS集成电路的制备方法，包括如下步骤：
步骤1，外延生长的实现方法为：
（1a）选取SOI衬底片，该衬底下层支撑材料为Si，中间层为SiO2，厚度为150nm，上层材料为掺杂浓度为1×1016cm-3的N型Si，厚度为100nm；
（1b）在衬底表面热氧化一层厚度为300nm的SiO2层；
步骤2，隔离区制备的实现方法为：
（2a）在SOI衬底上外延生长一层掺杂浓度为1×1016cm-3的Si层，厚度为0.3μm，作为集电区；
（2b）在衬底表面热氧化一层厚度为200nm的SiO2层；
（2c）光刻隔离区域，利用干法刻蚀工艺，在深槽隔离区域刻蚀出深度为3μm的深槽；
（2d）利用化学汽相淀积（CVD）方法，在600℃，在深槽内填充SiO2；
（2e）用化学机械抛光（CMP）方法，去除表面多余的氧化层，形成深槽隔离；
步骤3，双极器件制备的实现方法为：
（3a）光刻集电区接触区，对集电区进行N型杂质的注入，并在800℃，退火90min激活杂质，形成掺杂浓度为1×1019cm-3的重掺杂集电极；
（3b）在衬底表面热氧化一SiO2层，光刻基区，对基区进行P型杂质的注入，并在800℃，退火90min激活杂质，形成掺杂浓度为1×1018cm-3的基区；
（3c）在衬底表面热氧化一SiO2层，光刻发射区，对衬底进行N型杂质的 注入，并在800℃，退火90min激活杂质，成掺杂浓度为5×1019cm-3的重掺杂发射区，构成双极晶体管；
步骤4，NMOS器件外延材料制备。的实现方法为：
（4a）光刻NMOS器件有源区，利用干法刻蚀在NMOS器件有源区刻蚀出深度为400nm的浅槽；
（4b）利用化学汽相淀积（CVD）的方法，在600℃，在衬底上生长厚度为200nm的N型Si外延层，掺杂浓度为5×1019cm-3，作为NMOS器件漏区；
（4c）利用化学汽相淀积（CVD）的方法，在600℃，在衬底上生长厚度为5nm的N型应变SiGe层，掺杂浓度为5×1018cm-3，Ge组分为10%，作为NMOS器件的第一N型轻掺杂源漏结构（N-LDD）层；
（4d）利用化学汽相淀积（CVD）的方法，在600℃，在衬底上生长厚度为45nm的P型应变SiGe层，掺杂浓度为5×1016cm-3，Ge组分为梯度分布，下层为10%，上层为30%，作为NMOS器件沟道区；
（4e）利用化学汽相淀积（CVD）的方法，在600℃，在衬底上生长厚度为5nm的N型应变SiGe层，掺杂浓度为5×1018cm-3，Ge组分为30%，作为NMOS器件的第二N型轻掺杂源漏结构（N-LDD）层；
（4f）利用化学汽相淀积（CVD）的方法，在600℃，在衬底上生长厚度为200nm的N型Si层，掺杂浓度为5×1019cm-3，作为NMOS器件源区；
（4g）利用化学汽相淀积（CVD）的方法，在600℃，在衬底表面淀积一层SiO2；
（4h）光刻PMOS器件有源区，利用干法刻蚀工艺，在PMOS器件有源区刻蚀出深度为400nm的深槽；
（4i）利用化学汽相淀积（CVD）的方法，在600℃，在PMOS器件有源区深槽中选择性生长一N型弛豫Si层，掺杂浓度为5×1016cm-3，厚度为400nm；
（4j）利用化学汽相淀积（CVD）的方法，在600℃，在PMOS器件有源区深槽中选择性生长一N型应变SiGe层，掺杂浓度为5×1016cm-3，Ge组分为 10%，厚度为20nm；
（4k）利用化学汽相淀积（CVD）的方法，在600℃，在PMOS器件有源区深槽中选择性生长一本征弛豫Si帽层，厚度为5nm，形成N阱；
（4l）利用湿法腐蚀，刻蚀掉表面的层SiO2；
步骤5，浅槽隔离制备的实现方法为：
（5a）光刻NMOS器件源漏浅槽隔离，利用干法刻蚀工艺，在NMOS器件源漏隔离区刻蚀出深度为0.5μm的浅槽；
（5b）利用化学汽相淀积（CVD）方法，在600℃，在浅槽内填充SiO2；
（5c）用化学机械抛光（CMP）方法，除去多余的氧化层，形成浅槽隔离；
步骤6，NMOS器件漏连接制备的实现方法为：
（6a）利用化学汽相淀积（CVD）方法，在600℃，在NMOS器件有源区表面淀积一层SiO2和一层SiN，形成阻挡层；
（6b）光刻NMOS器件漏沟槽，利用干法刻蚀工艺，刻蚀出深度为0.6μm的漏沟槽；
（6c）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层SiO2，形成NMOS器件漏沟槽侧壁隔离，干法刻蚀掉表面的SiO2，保留漏沟槽侧壁的SiO2；
（6d）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积掺杂浓度为1×1020cm-3的N型Ploy-Si，将NMOS器件漏沟槽填满；
（6e）利用化学机械抛光（CMP）方法，去除衬底表面多余Ploy-Si，形成NMOS器件漏连接区；
（6f）利用湿法腐蚀，刻蚀掉表面的层SiO2和SiN；
步骤7，NMOS器件形成的实现方法为：
（7a）利用化学汽相淀积（CVD）方法，在600℃，在NMOS器件有源区表面淀积一层SiO2和一层SiN，再次形成阻挡层；
（7b）光刻NMOS器件栅窗口，利用干法刻蚀工艺，刻蚀出深度为0.6μm 的栅沟槽；
（7c）利用原子层化学汽相淀积（ALCVD）方法，在300℃，在衬底表面淀积一层厚度为5nm的HfO2，形成NMOS器件栅介质层；
（7d）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积掺杂浓度为1×1020cm-3的N型Poly-Si，将NMOS器件栅沟槽填满；
（7e）再去除掉NMOS器件栅沟槽表面的部分Poly-Si和HfO2层，形成NMOS器件栅、源区，最终形成NMOS器件；
（7f）利用湿法腐蚀，刻蚀掉表面的SiO2和SiN层；
步骤8，PMOS器件虚栅和源漏制备的实现方法为：
（8a）利用化学汽相淀积（CVD）方法，在600℃，在NMOS器件有源区表面淀积一层SiO2；
（8b）光刻PMOS器件有源区，利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层厚度为10nm的SiO2；
（8c）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层厚度为200nm的Poly-Si；
（8d）光刻Poly-Si和SiO2，形成PMOS器件虚栅；
（8e）对PMOS器件进行P型离子注入，形成掺杂浓度为1×1018cm-3的P型轻掺杂源漏结构（P-LDD）；
（8f）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面上淀积一层厚度为5nm的SiO2，干法刻蚀掉衬底表面上的SiO2，保留Ploy-Si侧壁的SiO2，形成PMOS器件栅电极侧墙；
（8g）对PMOS器件有源区进行P型离子注入，自对准生成PMOS器件的源区和漏区，使源漏区掺杂浓度达到5×1019cm-3；
步骤9，PMOS器件形成的实现方法为：
（9a）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积SiO2层，用化学机械抛光（CMP）方法平整表面，再用干法刻蚀工艺刻蚀表面SiO2 至虚栅上表面，露出虚栅；
（9b）湿法刻蚀虚栅，在栅电极处形成一个凹槽；
（9c）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层SiON，厚度为5nm；
（9d）用（PVD）淀积W-TiN复合栅，用化学机械抛光（CMP）去掉表面金属；
（9e）以W-TiN复合栅作为化学机械抛光（CMP）的终止层，从而形成栅极，最终形成PMOS器件；
步骤10，构成BiCMOS集成电路的实现方法为：
（10a）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积SiO2层；
（10b）光刻引线孔；
（10c）金属化；
（10d）溅射金属，光刻引线，形成NMOS器件漏极金属引线、源极金属引线和栅极金属引线，PMOS器件漏极金属引线、源极金属引线和栅极金属引线，双极晶体管发射极金属引线、基极金属引线、集电极金属引线，构成导电沟道为45nm的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路。
本发明具有如下优点：
1．本发明制备的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路中，充分利用了应变SiGe材料应力的各向异性的特性，在水平方向引入压应变，提高了PMOS器件空穴迁移率；在垂直方向引入张应变，提高了NMOS器件电子迁移率，因此，该器件频率与电流驱动能力等性能高于同尺寸的弛豫SiCMOS器件；
2．本发明在制备SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路过程中，采用选择性外延技术，分别在NMOS器件和PMOS器件有源区选择性生长应变SiGe材料，提高了器件设计的灵活性，增强了CMOS器件与集成 电路电学性能；
3．本发明制备的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路结构中，NMOS器件的沟道方向为垂直方向，沟道为化学汽相淀积（CVD）方法制备的应变SiGe层，SiGe层的厚度即为NMOS器件的沟道长度，因此，在NMOS器件的制备中避开了小尺寸栅极的光刻，减少了工艺复杂度，降低了成本；
4．本发明制备的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路中NMOS器件的沟道为回型，即一个栅在沟槽中能够控制四面的沟道，因此，该器件在有限的区域内增加了沟道的宽度，从而提高了器件的电流驱动能力，增加了集成电路的集成度，降低了集成电路单位面积的制造成本；
5．本发明制备的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路结构中NMOS器件沟道Ge组分呈梯度变化，因此可在沟道方向产生一个加速电子输运的自建电场，增强了沟道的载流子输运能力，从而提高了应变SiGeNMOS器件的频率特性与电流驱动能力；
6．本发明制备的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路结构中NMOS器件采用了高K值的HfO2作为栅介质，提高了NMOS器件的栅控能力，增强了NMOS器件的电学性能；
7．本发明制备的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路结构中PMOS器件为量子阱器件，即应变SiGe沟道层处于Si帽层和体Si层之间，与表面沟道器件相比，该器件能有效地降低沟道界面散射，提高了器件电学特性；同时，量子阱可以使热电子注入栅介质中的问题得到改善，增加了器件和电路的可靠性；
8．本发明制备的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路结构中，PMOS器件采用SiON代替传统的纯SiO2做栅介质，不仅增强了器件的可靠性，而且利用栅介质介电常数的变化，提高了器件的栅控能力；
9．本发明在制备SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路 过程中涉及的最高温度为780℃，低于引起应变SiGe沟道应力弛豫的工艺温度，因此该制备方法能有效地保持应变SiGe沟道应力，提高集成电路的性能；
10．本发明制备SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路过程中，PMOS器件采用了金属栅镶嵌工艺制备栅电极，该栅电极为金属W-TiN复合结构，由于下层的TiN与应变Si和应变SiGe材料功函数差较小，改善了器件的电学特性，上层的W则可以降低栅电极的电阻，实现了栅电极的优化；
11．本发明制备的SOI BJT、应变SiGe回型沟道BiCMOS集成器件中，双极器件采用SOI衬底的集电区厚度较传统器件薄，因此，该器件存在集电区横向扩展效应，并能够在集电区形成二维电场，从而提高了该器件的反向击穿电压和Early电压，在相同的击穿特性下，具有比传统器件更优异的特征频率。
附图说明
图1是用本发明提供的制备SOI BJT、应变SiGe回型沟道BiCMOS集成器件制备方法的实现流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例提供了一种基于自对准工艺的应变Si BiCMOS集成器件，所述双应变平面BiCMOS集成器件采用双多晶SiGe HBT、应变Si平面沟道NMOS器件和应变Si垂直沟道PMOS器件。
作为本发明实施例的一优化方案，该SOI BJT、应变SiGe回型沟道BiCMOS集成器件，所述NMOS器件沟道区为应变SiGe材料，所述NMOS器件在沟道方向上为张应变，所述NMOS器件导电沟道为回型，且沟道方向与衬底表面垂直。
作为本发明实施例的一优化方案，该SOI BJT、应变SiGe回型沟道BiCMOS集成器件，所述PMOS器件沟道区为应变SiGe材料，所述PMOS器件在沟道 方向为压应变。
所述的作为本发明实施例的一优化方案，该SOI BJT、应变SiGe回型沟道BiCMOS集成器件，在同一个SOI衬底上双极器件采用体Si材料制备。
以下参照附图1，对本发明SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路制备的工艺流程作进一步详细描述。
实施例1：制备导电沟道为45nm的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路，具体步骤如下：
步骤1，外延生长。
（1a）选取SOI衬底片，该衬底下层支撑材料为Si，中间层为SiO2，厚度为150nm，上层材料为掺杂浓度为1×1016cm-3的N型Si，厚度为100nm；
（1b）在衬底表面热氧化一层厚度为300nm的SiO2层。
步骤2，隔离区制备。
（2a）在SOI衬底上外延生长一层掺杂浓度为1×1016cm-3的Si层，厚度为0.3μm，作为集电区；
（2b）在衬底表面热氧化一层厚度为200nm的SiO2层；
（2c）光刻隔离区域，利用干法刻蚀工艺，在深槽隔离区域刻蚀出深度为3μm的深槽；
（2d）利用化学汽相淀积（CVD）方法，在600℃，在深槽内填充SiO2；
（2e）用化学机械抛光（CMP）方法，去除表面多余的氧化层，形成深槽隔离。
步骤3，双极器件制备。
（3a）光刻集电区接触区，对集电区进行N型杂质的注入，并在800℃，退火90min激活杂质，形成掺杂浓度为1×1019cm-3的重掺杂集电极；
（3b）在衬底表面热氧化一SiO2层，光刻基区，对基区进行P型杂质的注入，并在800℃，退火90min激活杂质，形成掺杂浓度为1×1018cm-3的基区；
（3c）在衬底表面热氧化一SiO2层，光刻发射区，对衬底进行N型杂质的 注入，并在800℃，退火90min激活杂质，成掺杂浓度为5×1019cm-3的重掺杂发射区，构成双极晶体管。
步骤4，NMOS器件外延材料制备。
（4a）光刻NMOS器件有源区，利用干法刻蚀在NMOS器件有源区刻蚀出深度为400nm的浅槽；
（4b）利用化学汽相淀积（CVD）的方法，在600℃，在衬底上生长厚度为200nm的N型Si外延层，掺杂浓度为5×1019cm-3，作为NMOS器件漏区；
（4c）利用化学汽相淀积（CVD）的方法，在600℃，在衬底上生长厚度为5nm的N型应变SiGe层，掺杂浓度为5×1018cm-3，Ge组分为10%，作为NMOS器件的第一N型轻掺杂源漏结构（N-LDD）层；
（4d）利用化学汽相淀积（CVD）的方法，在600℃，在衬底上生长厚度为45nm的P型应变SiGe层，掺杂浓度为5×1016cm-3，Ge组分为梯度分布，下层为10%，上层为30%，作为NMOS器件沟道区；
（4e）利用化学汽相淀积（CVD）的方法，在600℃，在衬底上生长厚度为5nm的N型应变SiGe层，掺杂浓度为5×1018cm-3，Ge组分为30%，作为NMOS器件的第二N型轻掺杂源漏结构（N-LDD）层；
（4f）利用化学汽相淀积（CVD）的方法，在600℃，在衬底上生长厚度为200nm的N型Si层，掺杂浓度为5×1019cm-3，作为NMOS器件源区；
（4g）利用化学汽相淀积（CVD）的方法，在600℃，在衬底表面淀积一层SiO2；
（4h）光刻PMOS器件有源区，利用干法刻蚀工艺，在PMOS器件有源区刻蚀出深度为400nm的深槽；
（4i）利用化学汽相淀积（CVD）的方法，在600℃，在PMOS器件有源区深槽中选择性生长一N型弛豫Si层，掺杂浓度为5×1016cm-3，厚度为400nm；
（4j）利用化学汽相淀积（CVD）的方法，在600℃，在PMOS器件有源区深槽中选择性生长一N型应变SiGe层，掺杂浓度为5×1016cm-3，Ge组分为 10%，厚度为20nm；
（4k）利用化学汽相淀积（CVD）的方法，在600℃，在PMOS器件有源区深槽中选择性生长一本征弛豫Si帽层，厚度为5nm，形成N阱；
（4l）利用湿法腐蚀，刻蚀掉表面的层SiO2。
步骤5，浅槽隔离制备。
（5a）光刻NMOS器件源漏浅槽隔离，利用干法刻蚀工艺，在NMOS器件源漏隔离区刻蚀出深度为0.5μm的浅槽；
（5b）利用化学汽相淀积（CVD）方法，在600℃，在浅槽内填充SiO2；
（5c）用化学机械抛光（CMP）方法，除去多余的氧化层，形成浅槽隔离。
步骤6，NMOS器件漏连接制备。
（6a）利用化学汽相淀积（CVD）方法，在600℃，在NMOS器件有源区表面淀积一层SiO2和一层SiN，形成阻挡层；
（6b）光刻NMOS器件漏沟槽，利用干法刻蚀工艺，刻蚀出深度为0.6μm的漏沟槽；
（6c）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层SiO2，形成NMOS器件漏沟槽侧壁隔离，干法刻蚀掉表面的SiO2，保留漏沟槽侧壁的SiO2；
（6d）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积掺杂浓度为1×1020cm-3的N型Ploy-Si，将NMOS器件漏沟槽填满；
（6e）利用化学机械抛光（CMP）方法，去除衬底表面多余Ploy-Si，形成NMOS器件漏连接区；
（6f）利用湿法腐蚀，刻蚀掉表面的层SiO2和SiN。
步骤7，NMOS器件形成。
（7a）利用化学汽相淀积（CVD）方法，在600℃，在NMOS器件有源区表面淀积一层SiO2和一层SiN，再次形成阻挡层；
（7b）光刻NMOS器件栅窗口，利用干法刻蚀工艺，刻蚀出深度为0.6μm 的栅沟槽；
（7c）利用原子层化学汽相淀积（ALCVD）方法，在300℃，在衬底表面淀积一层厚度为5nm的HfO2，形成NMOS器件栅介质层；
（7d）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积掺杂浓度为1×1020cm-3的N型Poly-Si，将NMOS器件栅沟槽填满；
（7e）再去除掉NMOS器件栅沟槽表面的部分Poly-Si和HfO2层，形成NMOS器件栅、源区，最终形成NMOS器件；
（7f）利用湿法腐蚀，刻蚀掉表面的SiO2和SiN层。
步骤8，PMOS器件虚栅和源漏制备。
（8a）利用化学汽相淀积（CVD）方法，在600℃，在NMOS器件有源区表面淀积一层SiO2；
（8b）光刻PMOS器件有源区，利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层厚度为10nm的SiO2；
（8c）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层厚度为200nm的Poly-Si；
（8d）光刻Poly-Si和SiO2，形成PMOS器件虚栅；
（8e）对PMOS器件进行P型离子注入，形成掺杂浓度为1×1018cm-3的P型轻掺杂源漏结构（P-LDD）；
（8f）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面上淀积一层厚度为5nm的SiO2，干法刻蚀掉衬底表面上的SiO2，保留Ploy-Si侧壁的SiO2，形成PMOS器件栅电极侧墙；
（8g）对PMOS器件有源区进行P型离子注入，自对准生成PMOS器件的源区和漏区，使源漏区掺杂浓度达到5×1019cm-3。
步骤9，PMOS器件形成。
（9a）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积SiO2层，用化学机械抛光（CMP）方法平整表面，再用干法刻蚀工艺刻蚀表面SiO2 至虚栅上表面，露出虚栅；
（9b）湿法刻蚀虚栅，在栅电极处形成一个凹槽；
（9c）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层SiON，厚度为5nm；
（9d）用物理气相沉积（PVD）淀积W-TiN复合栅，用化学机械抛光（CMP）去掉表面金属；
（9e）以W-TiN复合栅作为化学机械抛光（CMP）的终止层，从而形成栅极，最终形成PMOS器件。
步骤10，构成BiCMOS集成电路。
（10a）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积SiO2层；
（10b）光刻引线孔；
（10c）金属化；
（10d）溅射金属，光刻引线，形成NMOS器件漏极金属引线、源极金属引线和栅极金属引线，PMOS器件漏极金属引线、源极金属引线和栅极金属引线，双极晶体管发射极金属引线、基极金属引线、集电极金属引线，构成导电沟道为45nm的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路。
实施例2：制备导电沟道为30nm的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路，具体步骤如下：
步骤1，外延生长。
（1a）选取SOI衬底片，该衬底下层支撑材料为Si，中间层为SiO2，厚度为300nm，上层材料为掺杂浓度为5×1016cm-3的N型Si，厚度为120nm；
（1b）在衬底表面热氧化一层厚度为400nm的SiO2层。
步骤2，隔离区制备。
（2a）在SOI衬底上外延生长掺杂浓度为5×1016cm-3的Si层，厚度为0.5μm，作为集电区；
（2b）在衬底表面热氧化一层厚度为250nm的SiO2层；
（2c）光刻隔离区域，利用干法刻蚀工艺，在深槽隔离区域刻蚀出深度为4μm的深槽；
（2d）利用化学汽相淀积（CVD）方法，在700℃，在深槽内填充SiO2；
（2e）用化学机械抛光（CMP）方法，去除表面多余的氧化层，形成深槽隔离。
步骤3，双极器件制备。
（3a）光刻集电区接触区，对集电区进行N型杂质的注入，并在900℃，退火90min激活杂质，形成掺杂浓度为5×1019cm-3的重掺杂集电极；
（3b）在衬底表面热氧化一SiO2层，光刻基区，对基区进行P型杂质的注入，并在900℃，退火45min激活杂质，形成掺杂浓度为3×1018cm-3的基区；
（3c）在衬底表面热氧化一SiO2层，光刻发射区，对衬底进行N型杂质的注入，并在900℃，退火45min激活杂质，成掺杂浓度为1×1020cm-3的重掺杂发射区，构成双极晶体管。
步骤4，NMOS器件外延材料制备。
（4a）光刻NMOS器件有源区，利用干法刻蚀在NMOS器件有源区刻蚀出深度为500nm的浅槽；
（4b）利用化学汽相淀积化学汽相淀积（CVD）的方法，在700℃，在衬底上生长厚度为250nm的N型Si外延层，掺杂浓度为8×1019cm-3，作为NMOS器件漏区；
（4c）利用化学汽相淀积（CVD）的方法，在700℃，在衬底上生长厚度为4nm的N型应变SiGe层，掺杂浓度为3×1018cm-3，Ge组分为10%，作为NMOS器件的第一N型轻掺杂源漏结构（N-LDD）层；
（4d）利用化学汽相淀积（CVD）的方法，在700℃，在衬底上生长厚度为30nm的P型应变SiGe层，掺杂浓度为1×1017cm-3，Ge组分为梯度分布，下层为10%，上层为20%，作为NMOS器件沟道区；
（4e）利用化学汽相淀积（CVD）的方法，在700℃，在衬底上生长厚度为4nm的N型应变SiGe层，掺杂浓度为3×1018cm-3，Ge组分为20%，作为NMOS器件的第二N型轻掺杂源漏结构（N-LDD）层；
（4f）利用化学汽相淀积（CVD）的方法，在700℃，在衬底上生长厚度为250nm的N型Si层，掺杂浓度为8×1019cm-3，作为NMOS器件源区；
（4g）利用化学汽相淀积（CVD）的方法，在700℃，在衬底表面淀积一层SiO2；
（4h）光刻PMOS器件有源区，利用干法刻蚀工艺，在PMOS器件有源区刻蚀出深度为500nm的深槽；
（4i）利用化学汽相淀积（CVD）的方法，在700℃，在PMOS器件有源区深槽中选择性生长一N型弛豫Si层，掺杂浓度为1×1017cm-3，厚度为500nm；
（4j）利用化学汽相淀积（CVD）的方法，在700℃，在PMOS器件有源区深槽中选择性生长一N型应变SiGe层，掺杂浓度为1×1017cm-3，Ge组分为20%，厚度为15nm；
（4k）利用化学汽相淀积（CVD）的方法，在700℃，在PMOS器件有源区深槽中选择性生长一本征弛豫Si帽层，厚度为4nm，形成N阱；
（4l）利用湿法腐蚀，刻蚀掉表面的层SiO2。
步骤5，浅槽隔离制备。
（5a）光刻NMOS器件源漏浅槽隔离，利用干法刻蚀工艺，在NMOS器件源漏隔离区刻蚀出深度为0.4μm的浅槽；
（5b）利用化学汽相淀积（CVD）方法，在700℃，在浅槽内填充SiO2；
（5c）用化学机械抛光（CMP）方法，除去多余的氧化层，形成浅槽隔离。
步骤6，NMOS器件漏连接制备。
（6a）利用化学汽相淀积（CVD）方法，在700℃，在NMOS器件有源区表面淀积一层SiO2和一层SiN，形成阻挡层；
（6b）光刻NMOS器件漏沟槽，利用干法刻蚀工艺，刻蚀出深度为0.5μm 的漏沟槽；
（6c）利用化学汽相淀积（CVD）方法，在700℃，在衬底表面淀积一层SiO2，形成NMOS器件漏沟槽侧壁隔离，干法刻蚀掉表面的SiO2，保留漏沟槽侧壁的SiO2；
（6d）利用化学汽相淀积（CVD）方法，在700℃，在衬底表面淀积掺杂浓度为3×1020c m-3的N型Ploy-Si，将NMOS器件漏沟槽填满；
（6e）利用化学机械抛光（CMP）方法，去除衬底表面多余Ploy-Si，形成NMOS器件漏连接区；
（6f）利用湿法腐蚀，刻蚀掉表面的层SiO2和SiN。
步骤7，NMOS器件形成。
（7a）利用化学汽相淀积（CVD）方法，在700℃，在NMOS器件有源区表面淀积一层SiO2和一层SiN，再次形成阻挡层；
（7b）光刻NMOS器件栅窗口，利用干法刻蚀工艺，刻蚀出深度为0.5μm的栅沟槽；
（7c）利用原子层化学汽相淀积（ALCVD）方法，在350℃，在衬底表面淀积一层厚度为6nm的HfO2，形成NMOS器件栅介质层；
（7d）利用化学汽相淀积（CVD）方法，在700℃，在衬底表面淀积掺杂浓度为3×1020cm-3的N型Poly-Si，将NMOS器件栅沟槽填满；
（7e）再去除掉NMOS器件栅沟槽表面的部分Poly-Si和HfO2层，形成NMOS器件栅、源区，最终形成NMOS器件；
（7f）利用湿法腐蚀，刻蚀掉表面的SiO2和SiN层。
步骤8，PMOS器件虚栅和源漏制备。
（8a）利用化学汽相淀积（CVD）方法，在700℃，在NMOS器件有源区表面淀积一层SiO2；
（8b）光刻PMOS器件有源区，利用化学汽相淀积（CVD）方法，在700℃，在衬底表面淀积一层厚度为12nm的SiO2；
（8c）利用化学汽相淀积（CVD）方法，在700℃，在衬底表面淀积一层厚度为240nm的Poly-Si；
（8d）光刻Poly-Si和SiO2，形成PMOS器件虚栅；
（8e）对PMOS器件进行P型离子注入，形成掺杂浓度为3×1018cm-3的P型轻掺杂源漏结构（P-LDD）；
（8f）利用化学汽相淀积（CVD）方法，在700℃，在衬底表面上淀积一层厚度为4nm的SiO2，干法刻蚀掉衬底表面上的SiO2，保留Ploy-Si侧壁的SiO2，形成PMOS器件栅电极侧墙；
（8g）对PMOS器件有源区进行P型离子注入，自对准生成PMOS器件的源区和漏区，使源漏区掺杂浓度达到8×1019cm-3。
步骤9，PMOS器件形成。
（9a）利用化学汽相淀积（CVD）方法，在700℃，在衬底表面淀积SiO2层，用化学机械抛光（CMP）方法平整表面，再用干法刻蚀工艺刻蚀表面SiO2至虚栅上表面，露出虚栅；
（9b）湿法刻蚀虚栅，在栅电极处形成一个凹槽；
（9c）利用化学汽相淀积（CVD）方法，在700℃，在衬底表面淀积一层SiON，厚度为3nm；
（9d）用物理气相沉积（PVD）淀积W-TiN复合栅，用化学机械抛光（CMP）去掉表面金属；
（9e）以W-TiN复合栅作为化学机械抛光（CMP）的终止层，从而形成栅极，最终形成PMOS器件。
步骤10，构成BiCMOS集成电路。
（10a）利用化学汽相淀积（CVD）方法，在700℃，在衬底表面淀积SiO2层；
（10b）光刻引线孔；
（10c）金属化；
（10d）溅射金属，光刻引线，形成NMOS器件漏极金属引线、源极金属引线和栅极金属引线，PMOS器件漏极金属引线、源极金属引线和栅极金属引线，双极晶体管发射极金属引线、基极金属引线、集电极金属引线，构成导电沟道为30nm的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路。
实施例3：制备导电沟道为22nm的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路，具体步骤如下：
步骤1，外延生长。
（1a）选取SOI衬底片，该衬底下层支撑材料为Si，中间层为SiO2，厚度为400nm，上层材料为掺杂浓度为1×1017cm-3的N型Si，厚度为150nm；
（1b）在衬底表面热氧化一层厚度为500nm的SiO2层。
步骤2，隔离区制备。
（2a）在SOI衬底上外延生长掺杂浓度为1×1017cm-3的Si层，厚度为0.8μm，作为集电区；
（2b）在衬底表面热氧化一层厚度为300nm的SiO2层；
（2c）光刻隔离区域，利用干法刻蚀工艺，在深槽隔离区域刻蚀出深度为5μm的深槽；
（2d）利用化学汽相淀积（CVD）方法，在800℃，在深槽内填充SiO2；
（2e）用化学机械抛光（CMP）方法，去除表面多余的氧化层，形成深槽隔离。
步骤3，双极器件制备。
（3a）光刻集电区接触区，对集电区进行N型杂质的注入，并在950℃，退火30min激活杂质，形成掺杂浓度为1×1020cm-3的重掺杂集电极；
（3b）在衬底表面热氧化一SiO2层，光刻基区，对基区进行P型杂质的注入，并在950℃，退火30min激活杂质，形成掺杂浓度为5×1018cm-3的基区；
（3c）在衬底表面热氧化一SiO2层，光刻发射区，对衬底进行N型杂质的注入，并在950℃，退火30min激活杂质，成掺杂浓度为5×1020cm-3的重掺杂 发射区，构成双极晶体管。
步骤4，NMOS器件外延材料制备。
（4a）光刻NMOS器件有源区，利用干法刻蚀在NMOS器件有源区刻蚀出深度为600nm的浅槽；
（4b）利用化学汽相淀积（CVD）的方法，在750℃，在衬底上生长厚度为300nm的N型Si外延层，掺杂浓度为1×1020cm-3，作为NMOS器件漏区；
（4c）利用化学汽相淀积（CVD）的方法，在750℃，在衬底上生长厚度为3nm的N型应变SiGe层，掺杂浓度为1×1018cm-3，Ge组分为10%，作为NMOS器件的第一N型轻掺杂源漏结构（N-LDD）层；
（4d）利用化学汽相淀积（CVD）的方法，在750℃，在衬底上生长厚度为22nm的P型应变SiGe层，掺杂浓度为5×1017cm-3，Ge组分为梯度分布，下层为10%，上层为25%，作为NMOS器件沟道区；
（4e）利用化学汽相淀积（CVD）的方法，在750℃，在衬底上生长厚度为3nm的N型应变SiGe层，掺杂浓度为1×1018cm-3，Ge组分为25%，作为NMOS器件的第二N型轻掺杂源漏结构（N-LDD）层；
（4f）利用化学汽相淀积（CVD）的方法，在750℃，在衬底上生长厚度为300nm的N型Si层，掺杂浓度为1×1020cm-3，作为NMOS器件源区；
（4g）利用化学汽相淀积（CVD）的方法，在780℃，在衬底表面淀积一层SiO2；
（4h）光刻PMOS器件有源区，利用干法刻蚀工艺，在PMOS器件有源区刻蚀出深度为600nm的深槽；
（4i）利用化学汽相淀积（CVD）的方法，在750℃，在PMOS器件有源区深槽中选择性生长一N型弛豫Si层，掺杂浓度为5×1017cm-3，厚度为600nm；
（4j）利用化学汽相淀积（CVD）的方法，在750℃，在PMOS器件有源区深槽中选择性生长一N型应变SiGe层，掺杂浓度为5×1017cm-3，Ge组分为30%，厚度为10nm；
（4k）利用化学汽相淀积（CVD）的方法，在750℃，在PMOS器件有源区深槽中选择性生长一本征弛豫Si帽层，厚度为3nm，形成N阱；
（4l）利用湿法腐蚀，刻蚀掉表面的层SiO2。
步骤5，浅槽隔离制备。
（5a）光刻NMOS器件源漏浅槽隔离，利用干法刻蚀工艺，在NMOS器件源漏隔离区刻蚀出深度为0.3μm的浅槽；
（5b）利用化学汽相淀积（CVD）方法，在780℃，在浅槽内填充SiO2；
（5c）用化学机械抛光（CMP）方法，除去多余的氧化层，形成浅槽隔离。
步骤6，NMOS器件漏连接制备。
（6a）利用化学汽相淀积（CVD）方法，在780℃，在NMOS器件有源区表面淀积一层SiO2和一层SiN，形成阻挡层；
（6b）光刻NMOS器件漏沟槽，利用干法刻蚀工艺，刻蚀出深度为0.4μm的漏沟槽；
（6c）利用化学汽相淀积（CVD）方法，在780℃，在衬底表面淀积一层SiO2，形成NMOS器件漏沟槽侧壁隔离，干法刻蚀掉表面的SiO2，保留漏沟槽侧壁的SiO2；
（6d）利用化学汽相淀积（CVD）方法，在780℃，在衬底表面淀积掺杂浓度为5×1020cm-3的N型Ploy-Si，将NMOS器件漏沟槽填满；
（6e）利用化学机械抛光（CMP）方法，去除衬底表面多余Ploy-Si，形成NMOS器件漏连接区；
（6f）利用湿法腐蚀，刻蚀掉表面的层SiO2和SiN。
步骤7，NMOS器件形成。
（7a）利用化学汽相淀积（CVD）方法，在780℃，在NMOS器件有源区表面淀积一层SiO2和一层SiN，再次形成阻挡层；
（7b）光刻NMOS器件栅窗口，利用干法刻蚀工艺，刻蚀出深度为0.4μm的栅沟槽；
（7c）利用原子层化学汽相淀积（ALCVD）方法，在400℃，在衬底表面淀积一层厚度为8nm的HfO2，形成NMOS器件栅介质层；
（7d）利用化学汽相淀积（CVD）方法，在780℃，在衬底表面淀积掺杂浓度为5×1020cm-3的N型Poly-Si，将NMOS器件栅沟槽填满；
（7e）再去除掉NMOS器件栅沟槽表面的部分Poly-Si和HfO2层，形成NMOS器件栅、源区，最终形成NMOS器件；
（7f）利用湿法腐蚀，刻蚀掉表面的SiO2和SiN层。
步骤8，PMOS器件虚栅和源漏制备。
（8a）利用化学汽相淀积（CVD）方法，在780℃，在NMOS器件有源区表面淀积一层SiO2；
（8b）光刻PMOS器件有源区，利用化学汽相淀积（CVD）方法，在780℃，在衬底表面淀积一层厚度为15nm的SiO2；
（8c）利用化学汽相淀积（CVD）方法，在780℃，在衬底表面淀积一层厚度为300nm的Poly-Si；
（8d）光刻Poly-Si和SiO2，形成PMOS器件虚栅；
（8e）对PMOS器件进行P型离子注入，形成掺杂浓度为5×1018cm-3的P型轻掺杂源漏结构（P-LDD）；
（8f）利用化学汽相淀积（CVD）方法，在780℃，在衬底表面上淀积一层厚度为3nm的SiO2，干法刻蚀掉衬底表面上的SiO2，保留Ploy-Si侧壁的SiO2，形成PMOS器件栅电极侧墙；
（8g）对PMOS器件有源区进行P型离子注入，自对准生成PMOS器件的源区和漏区，使源漏区掺杂浓度达到1×1020c m-3。
步骤9，PMOS器件形成。
（9a）利用化学汽相淀积（CVD）方法，在780℃，在衬底表面淀积SiO2层，用化学机械抛光（CMP）方法平整表面，再用干法刻蚀工艺刻蚀表面SiO2至虚栅上表面，露出虚栅；
（9b）湿法刻蚀虚栅，在栅电极处形成一个凹槽；
（9c）利用化学汽相淀积（CVD）方法，在780℃，在衬底表面淀积一层SiON，厚度为1.5nm；
（9d）用物理气相沉积（PVD）淀积W-TiN复合栅，用化学机械抛光（CMP）去掉表面金属；
（9e）以W-TiN复合栅作为化学机械抛光（CMP）的终止层，从而形成栅极，最终形成PMOS器件。
步骤10，构成BiCMOS集成电路。
（10a）利用化学汽相淀积（CVD）方法，在780℃，在衬底表面淀积SiO2层；
（10b）光刻引线孔；
（10c）金属化；
（10d）溅射金属，光刻引线，形成NMOS器件漏极金属引线、源极金属引线和栅极金属引线，PMOS器件漏极金属引线、源极金属引线和栅极金属引线，双极晶体管发射极金属引线、基极金属引线、集电极金属引线，构成导电沟道为22nm的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路。
本发明实施例提供的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及制备方法具有如下优点：
1．本发明制备的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路中，充分利用了应变SiGe材料应力的各向异性的特性，在水平方向引入压应变，提高了PMOS器件空穴迁移率；在垂直方向引入张应变，提高了NMOS器件电子迁移率，因此，该器件频率与电流驱动能力等性能高于同尺寸的弛豫SiCMOS器件；
2．本发明在制备SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路过程中，采用选择性外延技术，分别在NMOS器件和PMOS器件有源区选择性生长应变SiGe材料，提高了器件设计的灵活性，增强了CMOS器件与集成 电路电学性能；
3．本发明制备的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路结构中，NMOS器器件的沟道方向为垂直方向，沟道为化学汽相淀积（CVD）方法制备的应变SiGe层，SiGe层的厚度即为NMOS器件的沟道长度，因此，在NMOS器件的制备中避开了小尺寸栅极的光刻，减少了工艺复杂度，降低了成本；
4．本发明制备的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路中NMOS器件的沟道为回型，即一个栅在沟槽中能够控制四面的沟道，因此，该器件在有限的区域内增加了沟道的宽度，从而提高了器件的电流驱动能力，增加了集成电路的集成度，降低了集成电路单位面积的制造成本；
5．本发明制备的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路结构中NMOS器件沟道Ge组分呈梯度变化，因此可在沟道方向产生一个加速电子输运的自建电场，增强了沟道的载流子输运能力，从而提高了应变SiGeNMOS器件的频率特性与电流驱动能力；
6．本发明制备的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路结构中NMOS器件采用了高K值的HfO2作为栅介质，提高了NMOS器件的栅控能力，增强了NMOS器件的电学性能；
7．本发明制备的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路结构中PMOS器件为量子阱器件，即应变SiGe沟道层处于Si帽层和体Si层之间，与表面沟道器件相比，该器件能有效地降低沟道界面散射，提高了器件电学特性；同时，量子阱可以使热电子注入栅介质中的问题得到改善，增加了器件和电路的可靠性；
8．本发明制备的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路结构中，PMOS器件采用SiON代替传统的纯SiO2做栅介质，不仅增强了器件的可靠性，而且利用栅介质介电常数的变化，提高了器件的栅控能力；
9．本发明在制备SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路 过程中涉及的最高温度为780℃，低于引起应变SiGe沟道应力弛豫的工艺温度，因此该制备方法能有效地保持应变SiGe沟道应力，提高集成电路的性能；
10．本发明制备SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路过程中，PMOS器件采用了金属栅镶嵌工艺（damascene process）制备栅电极，该栅电极为金属W-TiN复合结构，由于下层的TiN与应变Si和应变SiGe材料功函数差较小，改善了器件的电学特性，上层的W则可以降低栅电极的电阻，实现了栅电极的优化；
11．本发明制备的SOI BJT、应变SiGe回型沟道BiCMOS集成器件中，双极器件采用SOI衬底的集电区厚度较传统器件薄，因此，该器件存在集电区横向扩展效应，并能够在集电区形成二维电场，从而提高了该器件的反向击穿电压和Early电压，在相同的击穿特性下，具有比传统器件更优异的特征频率。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种SOI BJT应变SiGe回型沟道BiCMOS集成器件，其特征在于，NMOS器件为应变SiGe垂直沟道，PMOS器件为应变SiGe平面沟道，双极器件采用SOI普通Si双极晶体管。
2.根据权利要求1所述的SOI BJT应变SiGe回型沟道BiCMOS集成器件，其特征在于，所述NMOS器件沟道区为应变SiGe材料，所述NMOS器件在沟道方向上为张应变，所述NMOS器件导电沟道为回型，且沟道方向与衬底表面垂直。
3.根据权利要求1所述的SOI BJT应变SiGe回型沟道BiCMOS集成器件，其特征在于，所述PMOS器件沟道区为应变SiGe材料，所述PMOS器件在沟道方向为压应变。
4.根据权利要求1所述的SOI BJT应变SiGe回型沟道BiCMOS集成器件，其特征在于，在同一个SOI衬底上双极器件采用体Si材料制备。
5.一种SOI BJT应变SiGe回型沟道BiCMOS集成器件的制备方法，其特征在于，该制备方法包括如下步骤：
第一步、选取氧化层厚度为150～400nm，上层Si厚度为100～150nm，N型掺杂浓度为1×1016～1×1017cm-3的SOI衬底片；
第二步、在SOI衬底上，外延生长一层掺杂浓度为1×1016～1×1017cm-3的Si层，厚度为0.4～0.6μm，作为集电区；
第三步、在衬底表面热氧化一层厚度为200～300nm的SiO2层，光刻隔离区域，利用干法刻蚀工艺，在深槽隔离区域刻蚀出深度为3～5μm的深槽；利用化学汽相淀积（CVD）的方法，在600～800℃，在深槽内填充SiO2，用化学机械抛光（CMP）方法，去除表面多余的氧化层，形成深槽隔离；
第四步、光刻集电区接触区，对集电区进行N型杂质的注入，并在800～950℃，退火30～90min激活杂质，形成掺杂浓度为1×1019～1×1020cm-3的重掺杂集电极；
第五步、在衬底表面热氧化一SiO2层，光刻基区，对基区进行P型杂质的注入，并在800～950℃，退火30～90min激活杂质，形成掺杂浓度为1×1018～5×1018cm-3的基区；
第六步、在衬底表面热氧化一SiO2层，光刻发射区，对衬底进行N型杂质的注入，并在800～950℃，退火30～90min激活杂质，形成掺杂浓度为5×1019～5×1020cm-3的重掺杂发射区，在衬底表面利用化学汽相淀积（CVD）的方法，在600～800℃，淀积一SiO2层；
第七步、光刻NMOS器件有源区，利用干法刻蚀在NMOS器件有源区刻蚀出深度为400～600nm的浅槽，再利用化学汽相淀积（CVD）的方法，在600～750℃，在浅槽中连续生长五层材料：第一层是厚度为200～300nm的N型Si外延层，掺杂浓度为5×1019～1×1020cm-3，作为NMOS器件漏区；第二层是厚度为3～5nm的N型应变SiGe层，掺杂浓度为1～5×1018cm-3，Ge组分为10%，作为NMOS器件的第一N型轻掺杂源漏结构（N-LDD）层；第三层是厚度为22～45nm的P型应变SiGe层，掺杂浓度为5×1016～5×1017cm-3，Ge组分为梯度分布，下层为10%，上层为20～30%的梯度分布，作为NMOS器件沟道区；第四层是厚度为3～5nm的N型应变SiGe层，掺杂浓度为1～5×1018cm-3，Ge组分为为20～30%，作为NMOS器件的第二N型轻掺杂源漏结构（N-LDD）层；第五层是厚度为200～300nm的N型Si层，掺杂浓度为5×1019～1×1020cm-3，作为NMOS器件源区；
第八步、利用化学汽相淀积（CVD）的方法，在600～780℃，在衬底表面淀积一层SiO2，光刻PMOS器件有源区，利用干法刻蚀工艺，在PMOS器件有源区刻蚀出深度为400～600nm的深槽；利用化学汽相淀积（CVD）的方法，在600～750℃，在深槽中选择性外延生长一层N型弛豫Si层，掺杂浓度为5×1016～5×1017cm-3，厚度为400～600nm，再生长一N型应变SiGe层，掺杂浓度为5×1016～5×1017cm-3，Ge组分为10～30%，厚度为10～20nm，最后生长一本征弛豫Si帽层，厚度为3～5nm，将沟槽填满，形成PMOS器件有源区；利用湿法腐蚀，刻蚀掉表面的层SiO2；
第九步、光刻NMOS器件源漏浅槽隔离，利用干法刻蚀工艺，在NMOS器件源漏隔离区刻蚀出深度为0.3～0.5μm的浅槽；利用化学汽相淀积（CVD）方法，在600～780℃，在浅槽内填充SiO2；用化学机械抛光（CMP）方法除去多余的氧化层，形成浅槽隔离；
第十步、利用化学汽相淀积（CVD）方法，在600～780℃，在衬底表面淀积一层SiO2和一层SiN，形成阻挡层；光刻NMOS器件漏沟槽，利用干法刻蚀工艺，刻蚀出深度为0.4～0.6μm的漏沟槽；利用化学汽相淀积（CVD）方法，在600～780℃，在衬底表面淀积一层SiO2，形成NMOS器件漏沟槽侧壁隔离，干法刻蚀掉表面的SiO2，保留漏沟槽侧壁的SiO2，利用化学汽相淀积（CVD）方法，在600～780℃，淀积掺杂浓度为1～5×1020c m-3的N型Ploy-Si，将沟槽填满，化学机械抛光（CMP）方法去除衬底表面多余Ploy-Si，形成NMOS器件漏连接区；利用湿法腐蚀，刻蚀掉表面的层SiO2和SiN；
第十一步、利用化学汽相淀积（CVD）方法，在600～780℃，在衬底表面淀积一层SiO2和一层SiN，再次形成阻挡层；光刻NMOS器件栅窗口，利用干法刻蚀工艺，刻蚀出深度为0.4～0.6μm的栅沟槽；利用原子层化学汽相淀积（ALCVD）方法，在300～400℃，在衬底表面淀积一层厚度为5～8nm的HfO2，形成NMOS器件栅介质层，然后利用化学汽相淀积（CVD）方法，在600～780℃，在衬底表面淀积掺杂浓度为1～5×1020cm-3的N型Poly-Si，将NMOS器件栅沟槽填满，再去除掉NMOS器件栅沟槽以外表面部分Poly-Si和HfO2，形成NMOS器件栅、源区，最终形成NMOS器件；利用湿法腐蚀，刻蚀掉表面的层SiO2和SiN；
第十二步、利用化学汽相淀积（CVD）方法，在600～780℃，在衬底表面淀积一层SiO2，光刻PMOS器件有源区，利用化学汽相淀积（CVD）方法，在600～780℃，在衬底表面淀积一层厚度为10～15nm的SiO2和一层厚度为200～300nm的Poly-Si，光刻Poly-Si和SiO2，形成PMOS器件虚栅；对PMOS器件进行P型离子注入，形成掺杂浓度为1～5×1018cm-3的P型轻掺杂源漏结构（P-LDD）；
第十三步、利用化学汽相淀积（CVD）方法，在600～780℃，在衬底表面上淀积一层厚度为3～5nm的SiO2，干法刻蚀掉衬底表面上的SiO2，保留Ploy-Si侧壁的SiO2，形成PMOS器件栅电极侧墙；再对PMOS器件有源区进行P型离子注入，自对准生成PMOS器件的源区和漏区，使源漏区掺杂浓度达到5×1019～1×1020cm-3；
第十四步、利用化学汽相淀积（CVD）方法，在600～780℃，在衬底表面淀积SiO2层，用化学机械抛光（CMP）方法平整表面，再用干法刻蚀工艺刻蚀表面SiO2至虚栅上表面，露出虚栅；湿法刻蚀虚栅，在栅电极处形成一个凹槽；利用化学汽相淀积（CVD）方法，在600～780℃，在衬底表面淀积一层SiON，厚度为1.5～5nm；用物理气相沉积（PVD）淀积W-TiN复合栅，用化学机械抛光（CMP）去掉表面金属，以W-TiN复合栅作为化学机械抛光（CMP）的终止层，从而形成栅极，最终形成PMOS器件；
第十五步、利用化学汽相淀积（CVD）方法，在600～780℃，在衬底表面淀积SiO2层，光刻引线孔，金属化，溅射金属，光刻引线，构成导电沟道为22～45nm的SOI BJT、应变SiGe回型沟道BiCMOS集成器件。
6.根据权利要求5所述的方法，其特征在于，所述NMOS器件沟道长度根据第七步淀积的P型应变SiGe层厚度确定，取22～45nm，所述PMOS器件沟道长度由光刻工艺控制。
7.根据权利要求5所述的方法，其特征在于，该制备方法中所涉及的化学汽相淀积（CVD）工艺温度决定，最高温度小于等于780℃。
8.一种SOI BJT应变SiGe回型沟道BiCMOS集成电路的制备方法，其特征在于，包括如下步骤：
第一步，外延生长的实现方法为：
（1a）选取SOI衬底片，该衬底下层支撑材料为Si，中间层为SiO2，厚度为150nm，上层材料为掺杂浓度为1×1016cm-3的N型Si，厚度为100nm；
（1b）在衬底表面热氧化一层厚度为300nm的SiO2层；
第二步，隔离区制备的实现方法为：
（2a）在SOI衬底上外延生长一层掺杂浓度为1×1016cm-3的Si层，厚度为0.3μm，作为集电区；
（2b）在衬底表面热氧化一层厚度为200nm的SiO2层；
（2c）光刻隔离区域，利用干法刻蚀工艺，在深槽隔离区域刻蚀出深度为3μm的深槽；
（2d）利用化学汽相淀积（CVD）方法，在600℃，在深槽内填充SiO2；
（2e）用化学机械抛光（CMP）方法，去除表面多余的氧化层，形成深槽隔离；
第三步，双极器件制备的实现方法为：
（3a）光刻集电区接触区，对集电区进行N型杂质的注入，并在800℃，退火90min激活杂质，形成掺杂浓度为1×1019cm-3的重掺杂集电极；
（3b）在衬底表面热氧化一SiO2层，光刻基区，对基区进行P型杂质的注入，并在800℃，退火90min激活杂质，形成掺杂浓度为1×1018cm-3的基区；
（3c）在衬底表面热氧化一SiO2层，光刻发射区，对衬底进行N型杂质的注入，并在800℃，退火90min激活杂质，成掺杂浓度为5×1019cm-3的重掺杂发射区，构成双极晶体管；
第四步，NMOS器件外延材料制备。的实现方法为：
（4a）光刻NMOS器件有源区，利用干法刻蚀在NMOS器件有源区刻蚀出深度为400nm的浅槽；
（4b）利用化学汽相淀积（CVD）的方法，在600℃，在衬底上生长厚度为200nm的N型Si外延层，掺杂浓度为5×1019cm-3，作为NMOS器件漏区；
（4c）利用化学汽相淀积（CVD）的方法，在600℃，在衬底上生长厚度为5nm的N型应变SiGe层，掺杂浓度为5×1018cm-3，Ge组分为10%，作为NMOS器件的第一N型轻掺杂源漏结构（N-LDD）层；
（4d）利用化学汽相淀积（CVD）的方法，在600℃，在衬底上生长厚度为45nm的P型应变SiGe层，掺杂浓度为5×1016cm-3，Ge组分为梯度分布，下层为10%，上层为30%，作为NMOS器件沟道区；
（4e）利用化学汽相淀积（CVD）的方法，在600℃，在衬底上生长厚度为5nm的N型应变SiGe层，掺杂浓度为5×1018cm-3，Ge组分为30%，作为NMOS器件的第二N型轻掺杂源漏结构（N-LDD）层；
（4f）利用化学汽相淀积（CVD）的方法，在600℃，在衬底上生长厚度为200nm的N型Si层，掺杂浓度为5×1019cm-3，作为NMOS器件源区；
（4g）利用化学汽相淀积（CVD）的方法，在600℃，在衬底表面淀积一层SiO2；
（4h）光刻PMOS器件有源区，利用干法刻蚀工艺，在PMOS器件有源区刻蚀出深度为400nm的深槽；
（4i）利用化学汽相淀积（CVD）的方法，在600℃，在PMOS器件有源区深槽中选择性生长一N型弛豫Si层，掺杂浓度为5×1016cm-3，厚度为400nm；
（4j）利用化学汽相淀积（CVD）的方法，在600℃，在PMOS器件有源区深槽中选择性生长一N型应变SiGe层，掺杂浓度为5×1016cm-3，Ge组分为10%，厚度为20nm；
（4k）利用化学汽相淀积（CVD）的方法，在600℃，在PMOS器件有源区深槽中选择性生长一本征弛豫Si帽层，厚度为5nm，形成N阱；
（4l）利用湿法腐蚀，刻蚀掉表面的层SiO2；
第五步，浅槽隔离制备的实现方法为：
（5a）光刻NMOS器件源漏浅槽隔离，利用干法刻蚀工艺，在NMOS器件源漏隔离区刻蚀出深度为0.5μm的浅槽；
（5b）利用化学汽相淀积（CVD）方法，在600℃，在浅槽内填充SiO2；
（5c）用化学机械抛光（CMP）方法，除去多余的氧化层，形成浅槽隔离；
第六步，NMOS器件漏连接制备的实现方法为：
（6a）利用化学汽相淀积（CVD）方法，在600℃，在NMOS器件有源区表面淀积一层SiO2和一层SiN，形成阻挡层；
（6b）光刻NMOS器件漏沟槽，利用干法刻蚀工艺，刻蚀出深度为0.6μm的漏沟槽；
（6c）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层SiO2，形成NMOS器件漏沟槽侧壁隔离，干法刻蚀掉表面的SiO2，保留漏沟槽侧壁的SiO2；
（6d）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积掺杂浓度为1×1020c m-3的N型Ploy-Si，将NMOS器件漏沟槽填满；
（6e）利用化学机械抛光（CMP）方法，去除衬底表面多余Ploy-Si，形成NMOS器件漏连接区；
（6f）利用湿法腐蚀，刻蚀掉表面的层SiO2和SiN；
第七步，NMOS器件形成的实现方法为：
（7a）利用化学汽相淀积（CVD）方法，在600℃，在NMOS器件有源区表面淀积一层SiO2和一层SiN，再次形成阻挡层；
（7b）光刻NMOS器件栅窗口，利用干法刻蚀工艺，刻蚀出深度为0.6μm的栅沟槽；
（7c）利用原子层化学汽相淀积（ALCVD）方法，在300℃，在衬底表面淀积一层厚度为5nm的HfO2，形成NMOS器件栅介质层；
（7d）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积掺杂浓度为1×1020c m-3的N型Poly-Si，将NMOS器件栅沟槽填满；
（7e）再去除掉NMOS器件栅沟槽表面的部分Poly-Si和HfO2层，形成NMOS器件栅、源区，最终形成NMOS器件；
（7f）利用湿法腐蚀，刻蚀掉表面的SiO2和SiN层；
第八步，PMOS器件虚栅和源漏制备的实现方法为：
（8a）利用化学汽相淀积（CVD）方法，在600℃，在NMOS器件有源区表面淀积一层SiO2；
（8b）光刻PMOS器件有源区，利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层厚度为10nm的SiO2；
（8c）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层厚度为200nm的Poly-Si；
（8d）光刻Poly-Si和SiO2，形成PMOS器件虚栅；
（8e）对PMOS器件进行P型离子注入，形成掺杂浓度为1×1018cm-3的P型轻掺杂源漏结构（P-LDD）；
（8f）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面上淀积一层厚度为5nm的SiO2，干法刻蚀掉衬底表面上的SiO2，保留Ploy-Si侧壁的SiO2，形成PMOS器件栅电极侧墙；
（8g）对PMOS器件有源区进行P型离子注入，自对准生成PMOS器件的源区和漏区，使源漏区掺杂浓度达到5×1019cm-3；
第九步，PMOS器件形成的实现方法为：
（9a）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积SiO2层，用化学机械抛光（CMP）方法平整表面，再用干法刻蚀工艺刻蚀表面SiO2至虚栅上表面，露出虚栅；
（9b）湿法刻蚀虚栅，在栅电极处形成一个凹槽；
（9c）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积一层SiON，厚度为5nm；
（9d）用物理气相沉积（PVD）淀积W-TiN复合栅，用化学机械抛光（CMP）去掉表面金属；
（9e）以W-TiN复合栅作为化学机械抛光（CMP）的终止层，从而形成栅极，最终形成PMOS器件；
第十步，构成BiCMOS集成电路的实现方法为：
（10a）利用化学汽相淀积（CVD）方法，在600℃，在衬底表面淀积SiO2层；
（10b）光刻引线孔；
（10c）金属化；
（10d）溅射金属，光刻引线，形成NMOS器件漏极金属引线、源极金属引线和栅极金属引线，PMOS器件漏极金属引线、源极金属引线和栅极金属引线，双极晶体管发射极金属引线、基极金属引线、集电极金属引线，构成导电沟道为45nm的SOI BJT、应变SiGe回型沟道BiCMOS集成器件及电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210244421.XA CN102723339B (zh) | 2012-07-16 | 2012-07-16 | SOI BJT应变SiGe回型沟道BiCMOS集成器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210244421.XA CN102723339B (zh) | 2012-07-16 | 2012-07-16 | SOI BJT应变SiGe回型沟道BiCMOS集成器件及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102723339A true CN102723339A (zh) | 2012-10-10 |
| CN102723339B CN102723339B (zh) | 2015-07-01 |
Family
ID=46949059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210244421.XA Expired - Fee Related CN102723339B (zh) | 2012-07-16 | 2012-07-16 | SOI BJT应变SiGe回型沟道BiCMOS集成器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102723339B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1574253A (zh) * | 2003-06-17 | 2005-02-02 | 国际商业机器公司 | 低泄漏异质结垂直晶体管及其高性能器件 |
| CN1711625A (zh) * | 2002-11-19 | 2005-12-21 | 国际商业机器公司 | 通过离子注入和热退火获得的在Si或绝缘体上硅衬底上的弛豫SiGe层 |
| CN1763908A (zh) * | 2004-10-21 | 2006-04-26 | 台湾积体电路制造股份有限公司 | 具有一平滑的磊晶层的半导体元件及其制造方法 |
| CN101179024A (zh) * | 2006-11-08 | 2008-05-14 | 国际商业机器公司 | 单晶外部基极和发射极异质结构双极晶体管及相关方法 |
-
2012
- 2012-07-16 CN CN201210244421.XA patent/CN102723339B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1711625A (zh) * | 2002-11-19 | 2005-12-21 | 国际商业机器公司 | 通过离子注入和热退火获得的在Si或绝缘体上硅衬底上的弛豫SiGe层 |
| CN1574253A (zh) * | 2003-06-17 | 2005-02-02 | 国际商业机器公司 | 低泄漏异质结垂直晶体管及其高性能器件 |
| CN1763908A (zh) * | 2004-10-21 | 2006-04-26 | 台湾积体电路制造股份有限公司 | 具有一平滑的磊晶层的半导体元件及其制造方法 |
| CN101179024A (zh) * | 2006-11-08 | 2008-05-14 | 国际商业机器公司 | 单晶外部基极和发射极异质结构双极晶体管及相关方法 |
Non-Patent Citations (2)
| Title |
|---|
| 冯耀兰: ""体硅、SOI和SiC MOS器件高温特性的研究"", 《固体电子学研究与进展》 * |
| 李磊: ""应变BiCMOS器件及应力分布研究"", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102723339B (zh) | 2015-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102723336B (zh) | 一种双多晶SOI应变SiGe回型沟道BiCMOS集成器件及制备方法 | |
| CN102790052B (zh) | 一种基于SiGe HBT的三应变BiCMOS集成器件及制备方法 | |
| CN102738156B (zh) | 一种SiGe基垂直沟道应变BiCMOS集成器件及制备方法 | |
| CN102723339B (zh) | SOI BJT应变SiGe回型沟道BiCMOS集成器件及制备方法 | |
| CN102820297B (zh) | 一种应变SiGe垂直回型沟道BiCMOS集成器件及制备方法 | |
| CN102800681A (zh) | 一种SOI SiGe BiCMOS集成器件及制备方法 | |
| CN102738150A (zh) | 一种应变SiGe BiCMOS集成器件及制备方法 | |
| CN102751280B (zh) | 一种应变SiGe回型沟道BiCMOS集成器件及制备方法 | |
| CN102832217B (zh) | 一种基于自对准工艺的应变SiGe垂直沟道Si基BiCMOS集成器件及制备方法 | |
| CN102738152B (zh) | 一种双多晶的应变Si BiCMOS集成器件及制备方法 | |
| CN102751281B (zh) | 一种基于三多晶SiGe HBT的应变BiCMOS集成器件及制备方法 | |
| CN102800672B (zh) | 一种应变SiGe HBT垂直沟道BiCMOS集成器件及制备方法 | |
| CN102751278B (zh) | 一种基于SOI衬底的应变SiGe BiCMOS集成器件及制备方法 | |
| CN102832218B (zh) | 一种应变SiGe垂直CMOS集成器件及制备方法 | |
| CN102738173B (zh) | 一种应变SiGe回型沟道SOI BiCMOS集成器件及制备方法 | |
| CN102820295B (zh) | 一种双应变平面BiCMOS集成器件及制备方法 | |
| CN102916011B (zh) | 一种双应变cmos集成器件及制备方法 | |
| CN102723338B (zh) | 一种双多晶应变SiGe SOI BiCMOS集成器件的制备方法 | |
| CN102751292A (zh) | 一种基于三多晶SiGe HBT的混合晶面应变BiCMOS集成器件及制备方法 | |
| CN102738164B (zh) | 一种基于自对准工艺的平面应变BiCMOS集成器件及制备方法 | |
| CN102723342A (zh) | 一种混合晶面垂直沟道应变BiCMOS集成器件及制备方法 | |
| CN102738162B (zh) | 一种基于自对准工艺的混合晶面双多晶应变BiCMOS集成器件及制备方法 | |
| CN102916015A (zh) | 一种基于SOI SiGe HBT的应变Si BiCMOS集成器件及制备方法 | |
| CN102738149A (zh) | 一种基于平面应变SiGe HBT器件的BiCMOS集成器件及制备方法 | |
| CN102820306A (zh) | 一种三多晶应变SiGe BiCMOS集成器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150701 Termination date: 20200716 |