CN102710258A - 一种基于单片机的低频信号的数字倍频方法 - Google Patents

一种基于单片机的低频信号的数字倍频方法 Download PDF

Info

Publication number
CN102710258A
CN102710258A CN2012101815405A CN201210181540A CN102710258A CN 102710258 A CN102710258 A CN 102710258A CN 2012101815405 A CN2012101815405 A CN 2012101815405A CN 201210181540 A CN201210181540 A CN 201210181540A CN 102710258 A CN102710258 A CN 102710258A
Authority
CN
China
Prior art keywords
frequency
timer
register
signal
width modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101815405A
Other languages
English (en)
Inventor
杨珏
黄建强
林晓娟
方翔
田社平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI SCHIAK TESTING MACHINERY CO Ltd
Original Assignee
SHANGHAI SCHIAK TESTING MACHINERY CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI SCHIAK TESTING MACHINERY CO Ltd filed Critical SHANGHAI SCHIAK TESTING MACHINERY CO Ltd
Priority to CN2012101815405A priority Critical patent/CN102710258A/zh
Publication of CN102710258A publication Critical patent/CN102710258A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种基于单片机的低频信号的数字倍频方法，利用了单片机的外中断功能和定时器来检测待倍频信号的周期，再通过单片机的脉宽调制模块输出倍频信号。本发明方法具有一般模拟锁相环的倍频功能；除具有信号倍频的功能外，还具有使输出倍频信号具有不同占空比的功能；本发明方法适合于替代在低频中使用的模拟锁相环倍频电路，以及要求快速信号锁定或者极低频的场合；具有可靠性高、工作性能稳定、倍频速度快、使用方便、硬件结构简单等优点。

Description

一种基于单片机的低频信号的数字倍频方法
技术领域
本发明涉及一种信号倍频方法，特别是一种基于单片机的低频信号的数字倍频方法。
背景技术
信号倍频技术在信号跟踪、还原及处理方面都有重要的应用，目前常见的信号倍频技术是采用锁相倍频电路来达到信号倍频的目的。如图1所示为锁相倍频电路框图，频率为fi的输入信号ui经鉴相器1、环路低通滤波器2、压控振荡器3，输出频率为fo的输出信号uo，该信号经过fo/N分频器4再反馈到输入端，从而实现倍频的目的。
常见的锁相倍频电路一般采用集成锁相环芯片外接电阻、电容元件构成，其中电阻、电容等元器件在外部环境变化后可能改变其性能，进而影响整个电路的性能，可靠性相对较低，而且模拟锁相环特别在低频时锁相时间相对较长，这会影响以它产生的波形来作为控制信号的电路的响应时间，在低于1Hz的情况下还有可能会产生无法锁相的情况。
发明内容
本发明的目的，就是为了解决上述问题而提供了一种基于单片机的低频信号的数字倍频方法，具有可靠性高、工作性能稳定、倍频速度快、使用方便、硬件结构简单等优点。
本发明的目的是这样实现的：
本发明的一种基于单片机的低频信号的数字倍频方法，所述单片机包括外中断模块、定时器、定时器寄存器、脉宽调制模块、脉宽调制占空比寄存器和脉宽调制周期寄存器，其特征在于，包括以下步骤：
步骤101：设置单片机的外中断模块为信号上升沿或者下降沿触发并使能外中断，将定时器溢出次数n置零，将占空比数值t输入脉宽调制占空比寄存器中，输入溢出次数的最大设定值b，输入倍频数N；
步骤102：等待中断产生，若在等待中断产生的过程中频率为fi的待倍频信号的上升沿或者下降沿到达单片机的外部触发中断引脚时，触发单片机的外中断模块则进入步骤103，若在等待中断产生的过程中定时器溢出时，触发定时器溢出中断则进入步骤105；
步骤103：判断是否第一次触发外中断模块，若是，进入步骤104，若不是，则进入步骤107；
步骤104：将定时器寄存器置零，启动定时器开始计数，然后返回步骤102；
步骤105：将定时器溢出次数n加一并存储，判断当前溢出次数n+1是否超出最大设定值b，若不是，进入步骤106，若是，则进入步骤110；
步骤106：定时器寄存器自动归零，定时器重新开始计数，然后返回步骤102；
步骤107：读取出定时器寄存器的当前计数值c和定时器的当前溢出次数n，计算出待倍频信号的周期T：
T＝(n×2m+c)×a
其中，m为定时器寄存器的位宽，a为所述单片机的一个指令周期；
对定时器寄存器置零，定时器重新开始计数；
定时器溢出次数n置零；
进入步骤108；
步骤108：将测得的待倍频信号的周期T作为基准周期，计算输出的倍频信号周期T′：
T′＝T/N
其中，N为倍频数；
将计算出来的T′值写入脉宽调制周期寄存器中，进入步骤109；
步骤109：脉宽调制模块根据脉宽调制周期寄存器中的倍频信号周期T′和占空比数值t，通过脉宽调制模块输出引脚输出倍频信号，并返回步骤102；
步骤110：停止定时器及脉宽调制模块，停止倍频信号输出，定时器溢出次数n置零，定时器寄存器置零。
上述的一种基于单片机的低频信号的数字倍频方法，其中，在进入所述步骤101之前，需将输出待倍频信号装置与单片机的外部触发中断引脚相连，倍频信号接收装置与单片机的脉宽调制模块输出引脚相连。
上述的一种基于单片机的低频信号的数字倍频方法，其中，在步骤107中，所述定时器寄存器的位宽m为16位。
本发明与现有技术相比具有以下优点：
(1)本发明方法具有一般模拟锁相环的倍频功能；
(2)本发明方法除具有信号倍频的功能外，还具有使输出倍频信号具有不同占空比的功能；
(3)本发明方法适合于替代在低频中使用的模拟锁相环倍频电路，以及要求快速信号锁定或者极低频的场合；
(4)本发明方法具有可靠性高、工作性能稳定、倍频速度快、使用方便、硬件结构简单等优点。
附图说明
图1是锁相倍频电路框图；
图2是本发明方法所采用的基本电路结构。
具体实施方式
下面将结合实施例和附图对本发明作进一步说明。
本实施例中采用Microchip公司生产的PIC18F1330单片机，该芯片内置时钟倍频电路，能提供4倍于外部晶振的频率，最高工作频率可达工作频率40MHz，指令周期为100ns，完全可以满足频率为0.5～200Hz信号的倍频要求，倍频数可在2～200倍之间任意变化。单片机包括外中断模块、定时器、定时器寄存器、脉宽调制模块、脉宽调制占空比寄存器和脉宽调制周期寄存器。
如图1所示，先将输出待倍频信号装置与单片机5的外部触发中断引脚相连，倍频信号接收装置与单片机5的脉宽调制模块输出引脚相连，然后进行以下步骤：
步骤101：设置单片机的外中断模块为信号上升沿或者下降沿触发并使能外中断，将定时器溢出次数n置零，将占空比数值t输入脉宽调制占空比寄存器中，输入溢出次数的最大设定值b(最大设定值b是根据待倍频信号的最低频率换算到对应的定时器溢出次数而得到的)，输入倍频数N；
步骤102：等待中断产生，若在等待中断产生的过程中待倍频信号的上升沿或者下降沿到达单片机的外部触发中断引脚时，触发单片机的外中断模块则进入步骤103，若在等待中断产生的过程中定时器溢出时，触发定时器溢出中断则进入步骤105；
步骤103：判断是否第一次触发外中断模块，若是，进入步骤104，若不是，则进入步骤107；
步骤104：将定时器寄存器置零，启动定时器开始计数，然后返回步骤102；
步骤105：将定时器溢出次数n加一并存储，判断当前溢出次数n+1是否超出最大设定值b，若不是，进入步骤106，若是，则认为外部没有待倍频信号输入，进入步骤110；
步骤106：定时器寄存器自动归零，定时器重新开始计数，然后返回步骤102；
步骤107：读取出定时器寄存器的当前计数值c和定时器的当前溢出次数n，计算出待倍频信号的周期T：
T＝(n×2m+c)×a
其中，定时器寄存器的位宽m为16位，即m＝16，a为PIC18F1330单片机的一个指令周期；
对定时器寄存器置零，定时器重新开始计数；
定时器溢出次数n置零；
进入步骤108；
步骤108：将测得的待倍频信号的周期T作为基准周期，计算输出的倍频信号周期T′：
T′＝T/N
其中，N为倍频数；
将计算出来的T′值写入脉宽调制周期寄存器中，进入步骤109；
步骤109：脉宽调制模块根据脉宽调制周期寄存器中的倍频信号周期T′和占空比数值t，通过脉宽调制模块输出引脚输出频率为fo的倍频信号，并返回步骤102；
步骤110：停止定时器及脉宽调制模块，停止倍频信号输出，定时器溢出次数n置零，定时器寄存器置零。
以上实施例仅供说明本发明之用，而非对本发明的限制，有关技术领域的技术人员，在不脱离本发明的精神和范围的情况下，还可以作出各种变换或变型，因此所有等同的技术方案也应该属于本发明的范畴，应由各权利要求所限定。

Claims (3)

1.一种基于单片机的低频信号的数字倍频方法，所述单片机包括外中断模块、定时器、定时器寄存器、脉宽调制模块、脉宽调制占空比寄存器和脉宽调制周期寄存器，其特征在于，包括以下步骤：
步骤101：设置单片机的外中断模块为信号上升沿或者下降沿触发并使能外中断，将定时器溢出次数n置零，将占空比数值t输入脉宽调制占空比寄存器中，输入溢出次数的最大设定值b，输入倍频数N；
步骤102：等待中断产生，若在等待中断产生的过程中待倍频信号的上升沿或者下降沿到达单片机的外部触发中断引脚时，触发单片机的外中断模块则进入步骤103，若在等待中断产生的过程中定时器溢出时，触发定时器溢出中断则进入步骤105；
步骤103：判断是否第一次触发外中断模块，若是，进入步骤104，若不是，则进入步骤107；
步骤104：将定时器寄存器置零，启动定时器开始计数，然后返回步骤102；
步骤105：将定时器溢出次数n加一并存储，判断当前溢出次数n+1是否超出最大设定值b，若不是，进入步骤106，若是，则进入步骤110；
步骤106：定时器寄存器自动归零，定时器重新开始计数，然后返回步骤102；
步骤107：读取出定时器寄存器的当前计数值c和定时器的当前溢出次数n，计算出待倍频信号的周期T：
T＝(n×2m+c)×a
其中，m为定时器寄存器的位宽，a为所述单片机的一个指令周期；
对定时器寄存器置零，定时器重新开始计数；
定时器溢出次数n置零；
进入步骤108；
步骤108：将测得的待倍频信号的周期T作为基准周期，计算输出的倍频信号周期T′：
T′＝T/N
其中，N为倍频数；
将计算出来的T′值写入脉宽调制周期寄存器中，进入步骤109；
步骤109：脉宽调制模块根据脉宽调制周期寄存器中的倍频信号周期T′和占空比数值t，通过脉宽调制模块输出引脚输出倍频信号，并返回步骤102；
步骤110：停止定时器及脉宽调制模块，停止倍频信号输出，定时器溢出次数n置零，定时器寄存器置零。
2.如权利要求1所述的一种基于单片机的低频信号的数字倍频方法，其特征在于，在进入所述步骤101之前，需将输出待倍频信号装置与单片机的外部触发中断引脚相连，倍频信号接收装置与单片机的脉宽调制模块输出引脚相连。
3.如权利要求1所述的一种基于单片机的低频信号的数字倍频方法，其特征在于，在步骤107中，所述定时器寄存器的位宽m为16位。
CN2012101815405A 2012-06-05 2012-06-05 一种基于单片机的低频信号的数字倍频方法 Pending CN102710258A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012101815405A CN102710258A (zh) 2012-06-05 2012-06-05 一种基于单片机的低频信号的数字倍频方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101815405A CN102710258A (zh) 2012-06-05 2012-06-05 一种基于单片机的低频信号的数字倍频方法

Publications (1)

Publication Number Publication Date
CN102710258A true CN102710258A (zh) 2012-10-03

Family

ID=46902851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101815405A Pending CN102710258A (zh) 2012-06-05 2012-06-05 一种基于单片机的低频信号的数字倍频方法

Country Status (1)

Country Link
CN (1) CN102710258A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112904090A (zh) * 2021-01-25 2021-06-04 珠海格力电器股份有限公司 一种信号持续时间采集方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201298839Y (zh) * 2008-11-14 2009-08-26 中国科学院武汉物理与数学研究所 一种铷频标的锁相倍频器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201298839Y (zh) * 2008-11-14 2009-08-26 中国科学院武汉物理与数学研究所 一种铷频标的锁相倍频器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
林广峰: "用单片机实现频率可调的PWM控制信号", 《科技传播》 *
陈一新: "基于单片机的等精度数字测频装置的原理及实现", 《国外电子元器件》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112904090A (zh) * 2021-01-25 2021-06-04 珠海格力电器股份有限公司 一种信号持续时间采集方法

Similar Documents

Publication Publication Date Title
CN102035472B (zh) 可编程数字倍频器
EP2626714A1 (en) System and method for verifying the operating frequency of digital control circuitry
CN102497200B (zh) 一种时钟信号丢失检测电路及方法
CN204926079U (zh) 基于dsp和fpga的控制板卡
CN103645794A (zh) 一种通过边沿检测电路实现睡眠模式唤醒的芯片及方法
CN103389644A (zh) 一种定时系统及定时方法
WO2016054289A1 (en) Digital open loop duty cycle correction circuit
CN105425898A (zh) 一种低功耗嵌入式系统
CN101192820B (zh) 一种延迟模块装置以及开回路控制装置与方法
CN103675373B (zh) 一种在fpga内实现的数字信号产生方法
CN102710258A (zh) 一种基于单片机的低频信号的数字倍频方法
US7489175B2 (en) Clock supply circuit and method
CN107645288A (zh) 用于产生脉冲的电子电路、方法及电子装置
CN209231361U (zh) 基于pwm信号的速度检测器、处理电路及芯片
CN111522593A (zh) 具有高适应性的芯片休眠唤醒控制系统及控制方法
Sáez et al. FPGA implementation of grid synchronization algorithms based on DSC, DSOGI_QSG and PLL for distributed power generation systems
CN202617096U (zh) 一种基于单片机的低频信号的数字倍频电路
CN206524751U (zh) 一种基于fpga的高频数字开关电源
CN104935253A (zh) 信号倍频电路、方法及所适用的设备
CN113193868A (zh) 锁相检测装置和锁相检测方法、锁相环
CN104270095A (zh) 基于cpld的单片方波信号倍频器及输出任意倍频信号的方法
CN104917517A (zh) 用于实现低功耗、宽测量范围时间数字转换器的节能电路
CN102768499B (zh) 一种提高dds信号源控制可靠性的系统
CN113741619A (zh) 时钟控制装置及相关产品
CN203324693U (zh) 一种定时系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121003