CN102709880B

CN102709880B - 一种具有光耦保护功能的模块

Info

Publication number: CN102709880B
Application number: CN201210187729.5A
Authority: CN
Inventors: 苏卡; 吴建良; 马晓辉; 吴洁
Original assignee: WUXI JINGYUAN MICROELECTRONICS CO Ltd
Current assignee: Wuxi Jingyuan Microelectronics Co Ltd
Priority date: 2012-06-07
Filing date: 2012-06-07
Publication date: 2015-03-11
Anticipated expiration: 2032-06-07
Also published as: CN102709880A

Abstract

本发明公开了一种具有光耦保护功能的模块，其特征在于：其包括采样比较器、LEB前沿触发模块、控制逻辑模块和触发锁存模块；所述采样比较器负输入端接基准电压VREF，正输入端接检测电压DET，输出端连接控制逻辑模块的第一输入端；所述LEB前沿触发模块的输入端连接DRV信号，此信号是驱动输出管得反馈信号，输出端连接所述控制逻辑模块的第二个输入端；所述控制逻辑模块第三输入端连接使能信号POR，此信号用于上电复位；所述触发锁存模块输入端接所述控制逻辑模块的输出端。本发明能有效的实施光耦保护功能，当外部光耦器件发生短路获知开路的时候，此模块触发工作，可以保护开关电源不发生炸机现象，此装置可以运用到反激式光耦次级反馈的开关电源中。

Description

一种具有光耦保护功能的模块

技术领域

本发明是为了LED日光灯电源的可靠性而设计的具有在外部光耦损坏的情况下保护整个电源的模块，使其正常关闭，而不会炸机。属于开关电源领域。

背景技术

随着电子产品的大量普及，开关电源已经成为集成电路设计的一大主要门类，并向着高效率、低成本、高可靠性三大方向不断发展。由于电源电路是对下级多个系统和电路供电，涉及到整个电子产品的使用安全性，所以电源电路的可靠性设计就相当重要，如今的开关电源设计中都包括了大量的保护模块设计，如过温保护、过压保护、过流保护等等，但电路的异常工作状态千变万化，很多情况是不可预知的，所以保护设计如今只有更全面的，没有最全面的，目前欧盟已经提出了对光耦保护的要求，但是还没有形成标准和统一。本设计就是在普通PFC开关电源电路的基础上，内部增加了光耦保护模块，设计出一款具有光耦保护功能开关电源电路，这样在保证高效率的同时，进一步提高了电路的工作可靠性。

发明内容

本发明的目的是设计一个具有光耦保护功能的开关电源电路的光耦保护模块。

本发明为实现上述目的，采用如下技术方案：

一种具有光耦保护功能的模块，其特征在于：其包括采样比较器、LEB前沿触发模块、控制逻辑模块和触发锁存模块；

所述采样比较器用于检测来自变压器辅助绕组在反激的情况下的电压，该电压经过电阻分压连接到DET端口；根据输入电压的大小来判断是否触发保护，负输入端接基准电压VREF，正输入端接DET端口，输出端连接控制逻辑模块的第一输入端；

所述LEB前沿触发模块用于消隐由外部功率MOS管关闭的时候，变压器辅助绕组出现的尖峰电压，使系统不会误触发，其输入端连接DRV信号，此信号是驱动输出管的驱动信号，输出端连接所述控制逻辑模块的第二个输入端；

所述控制逻辑模块用于控制时序，其第三输入端连接使能信号POR，此信号用于上电复位；

所述触发锁存模块输入端接所述控制逻辑模块的输出端，用于由控制逻辑模块输出的触发信号来触发锁存，锁存后电源电压被下拉,使系统关闭，保护整个系统，要使系统开启，则必须系统掉电后从新上电端。

其具体特征在于：

所述采样比较器包括输入差分NMOS管N3、NMOS管N4、PMOS管P1、PMOS管P2、PMOS管P3、NMOS管N1、NMOS管N2、电流源I1和反相器I2；NMOS管N3的栅端接检测电压DET，漏端接PMOS管P1的漏端和栅端；PMOS管P1的栅漏短接接PMOS管P2的栅端；PMOS管P1和PMOS管P2的源端接低压电源电压VCC；PMOS管P2的漏端接PMOS管P3的栅端和差分NMOS管N4的漏端，NMOS管N4的栅端接基准电压VREF，差分NMOS管N4的源端接NMOS管N3的源端，NMOS管N3和NMOS管N4源端的公共连接点连接NMOS管N2的漏端，NMOS管N1栅漏短接连接NMOS管N2的栅端和NMOS管N5的栅端；NMOS管N5的漏端连接PMOS管P3的漏端；NMOS管N1漏端与电源电压VCC之间连接有电流源I1；NMOS管N1、NMOS管N2、NMOS管N5的源端接地；NMOS管N5的漏端和PMOS管P3的漏端接反相器I2的输入端，反相器I2的输出端连接到逻辑控制模块的输入端；

所述LEB前沿触发模块包括反相器I4、反相器I5、施密特触发器I6、反相器I7、PMOS管P4、PMOS管P5、和电流源I3；驱动信号DRV连接输入反相器I4的输入端，反相器I4的输出端连接反相器I5的输入端，反相器I5的输出端连接NMOS管N6的栅端，NMOS管N6的漏端连接PMOS管P5的漏端，电容C1的一端和施密特触发器I6的输入端连接，PMOS管P4的栅端和漏端短接连接到PMOS管P5的栅端，电流源I3连接到PMOS管P4的栅端和漏端的连接点，以提供PMOS管P4静态电流；PMOS管P4、PMOS管P5源端接电源电压VCC；电容C1、电流源I3的另一端和NMOS管N6的源端接地；施密特触发器I6的输出端连接反相器I7的输入端，反相器I7的输出端连接到逻辑控制模块的输入端；

所述控制逻辑模块包括与非门I8、反相器I9、反相器I10、或非门I11和或非门I12；反相器I7和反相器I2的输出端接与非门I8的输入端，与非门I8的输出端接反相器I9的输入端；反相器I10的输入端接使能信号POR；或非门I11和或非门I12组成RS触发器，反相器I9和反相器I10的输出端分别接RS触发器的R端和S端；所述RS触发器输出连接到所述触发锁存模块的输入端；

所述触发锁存模块包括高压PMOS管P6、NMOS管N7、NMOS管N8、电阻R1、电阻R2、电阻R3、电阻R4和电阻R5；NMOS管N7的栅端连接电阻R1的一端，NMOS管N7的漏端连接低压电源VCC，NMOS管N7的源端连接电阻R2的一端、电阻R3的一端和高压NMOS管N8的栅端，电阻R1的另一个端、电阻R2的另一个端和高压NMOS管N8的源端连接在一起连接到地；电阻R3的另一端连接到高压PMOS管P6的漏端，高压PMOS管P6的栅端连接电阻R4的一端和电阻R5的一端，电阻R4的另一端连接高压NMOS管N8的漏端，电阻R5的另一端连接高压PMOS管P6的源端，其公共的连接点接高压电源电压VDD。

本发明的优点在于：提出了一种具有LED日光灯光耦保护功能装置，此装置能有效的实施光耦保护功能，当外部光耦器件发生短路获知开路的时候，此模块触发工作，可以保护开关电源不发生炸机现象，此装置可以运用到反激式光耦次级反馈的开关电源中。

附图说明

图1是本发明光耦保护装置原理方框图。

图2是本发明电路图。

图3是本发明的实施线路原理图。

图4是部分系统应用线路图。

具体实施方式

如图1所示一种具有光耦保护功能的模块，其包括采样比较器、LEB前沿触发模块、控制逻辑模块和触发锁存模块；

所述采样比较器负输入端接基准电压VREF，正输入端接DET端口，输出端连接控制逻辑模块的第一输入端；

所述LEB前沿触发模块的输入端连接DRV信号，此信号是驱动输出管得反馈信号，输出端连接所述控制逻辑模块的第二个输入端；

所述控制逻辑模块第三输入端连接使能信号POR，此信号用于上电复位；

所述触发锁存模块输入端接所述控制逻辑模块的输出端。

如图2所示所述采样比较器包括输入差分NMOS管N3、NMOS管N4、PMOS管P1、PMOS管P2、PMOS管P3、NMOS管N1、NMOS管N2、电流源I1和反相器I2；NMOS管N3的栅端接检测电压DET，漏端接PMOS管P1的漏端和栅端；PMOS管P1的栅漏短接接PMOS管P2的栅端；PMOS管P1和PMOS管P2的源端接低压电源电压VCC；PMOS管P2的漏端接PMOS管P3的栅端和差分NMOS管N4的漏端，NMOS管N4的栅端接基准电压VREF，差分NMOS管N4的源端接NMOS管N3的源端，NMOS管N3和NMOS管N4源端的公共连接点连接NMOS管N2的漏端，NMOS管N1栅漏短接连接NMOS管N2的栅端和NMOS管N5的栅端；NMOS管N5的漏端连接PMOS管P3的漏端；NMOS管N1漏端与电源电压VCC之间连接有电流源I1；NMOS管N1、NMOS管N2、NMOS管N5的源端接地；NMOS管N5的漏端和PMOS管P3的漏端接反相器I2的输入端，反相器I2的输出端连接到逻辑控制模块的输入端；

所述LEB前沿触发模块包括反相器I4、反相器I5、施密特触发器I6、反相器I7、PMOS管P4、PMOS管P5、和电流源I3；驱动信号DRV连接输入反相器I4的输入端，反相器I4的输出端连接反相器I5的输入端，反相器I5的输出端连接NMOS管N6的栅端，NMOS管N6的漏端连接PMOS管P5的漏端，电容C1的一端和施密特触发器I6的输入端相连，PMOS管P4的栅端和漏端短接连接到PMOS管P5的栅端，电流源I3连接到PMOS管P4的栅端和漏端的连接点，以提供PMOS管P4静态电流；PMOS管P4、PMOS管P5源端接电源电压VCC；电容C1、电流源I3的另一端和NMOS管N6的源端接地；施密特触发器I6的输出端连接反相器I7的输入端，反相器I7的输出端连接到逻辑控制模块的输入端；

在应用系统中，光耦保护装置是一个独立的模块，可以用POR信号来开启和关闭，而不影响其他模块的工作。

如图3、图4所示：VREF是一个内部基准电压，可以根据自己的系统选取一个小于5V的合适的电压，引脚5为DET端口是检测端口，检测来自辅助绕组在反激的情况下的电压，此电压经过电阻分压连接到DET端口，这个电压反应了次级绕组在反激工作的情况下的输出电压，如图4所示，DET端口的电压计算如下：

V_{DET} = V_{OUT} \times \frac{N_{C}}{N_{S}} \times \frac{R_{DOWN}}{R_{UP} + R_{DOWN}}

其中N_C为辅助绕组的匝数，N_S为次级绕组的匝数，R_UP是辅助绕组的上电阻，R_DOWN是辅助绕组的下电阻。通过此公式计算可以测定输出电压的值。

正常情况下DET的电压小于VREF的电压，此时PMOS管P3的栅电压为低，则PMOS管P3的漏端输出电压为低压电源电压，此高电位输出到控制逻辑，使控制逻辑输出0，关断触发锁存模块。当外部光耦发生短路或者开路的情况下，此时可以认为系统工作在开环状态下，此时系统高负荷运行，输出电压会直线上升，当系统在反激的情况下V_DET的电压超过了VREF的电压，则NMOS管N3开启，NMOS管N4关闭，PMOS管P1的电流比例于PMOS管P2的电流，此时PMOS管P3的栅压被充电至高电位，关闭PMOS管P3，此时PMOS管P3的漏端输出为0电位，也即比较器的输出电压为低电位。打开了逻辑控制模块。

当系统处于正激的工作状态，DET电压为低电压，DRV信号为驱动输出功率MOS管的信号，此时为高电位，反相器I4的输出为低电位，反相器I4的输出连接I5的输入，则反相器I5的输出为高电位，此时NMOS管N6的栅电压为高电位，打开了NMOS管N6，由于NMOS管N6的漏端连接到PMOS管P5的漏端，而PMOS管P5的电流比例于PMOS管P4的电流，NMOS管下拉电流要大于PMOS管P5的输出电流，则NMOS管N6的漏端输出为低电位，控制逻辑控制模块，使其关断触发锁存模块。

当系统处于反激工作模式，次级绕组反射电压到辅助绕组，DET端电压会变高，如果此时光耦短路或者开路，则输出电压会升高到超过设定值，DET的电压会升高到超过VREF的电压。V_OUT的设定值计算公式如下：

V_{OUT} = \frac{V_{REF}}{\frac{N_{C}}{N_{S}} \times \frac{R_{DOWN}}{R_{UP} + R_{DOWN}}}

当DET端的电压超过了VREF,此时NMOS管N3开启，NMOS管N4关闭，使PMOS管P3的漏端输出电压为低电位，打开了逻辑控制模块。在反激的工作状态下DRV使低电位，此时通过两级反相器I4和I5后，驱动NMOS管N6的栅压为低电位，使NMOS管N6关闭，PMOS管P5对电容C1充电，具体的充电时间如下：

T_{LEB} = \frac{V_{THSMIT} \times C 1}{I 3 \frac{{(W / L)}_{5}}{{(W / L)}_{4}}}

其中VTHSMIT是施密特阈值电压，(W/L)₅是PMOS管P5的宽长比，(W/L)₄是PMOS管P4的宽长比，I3是电流源电流大小。当电容C1的电压慢慢上升到施密特触发器I6的阈值电压，施密特触发器I6翻转。打开了与非门I8，信号通过反相器I9传递到或非门I11与或非门I12组成RS触发器的R端。DET信号和DRV信号是同步的信号，经过T_LEB的延时后再输出到RS触发器，由于次级反馈到辅助绕组的电压上有振铃，所以DET上也有振铃，LEB的目的就是防止振铃引起的误触发。POR是上电复位使能端，初始化由或非门I11和或非门I12组成的RS触发器的输出，使其为低电位。

当外部发生光耦短路或者开路的情况下，由或非门I11和或非门I12组成的RS触发器，输出高电位去驱动触发器NMOS管N7，打开了NMOS管N7，NMOS管的漏端的输出电流在电阻R2形成压降，当R2上的压降超过了高压NMOS管N8的开启电压，则高压NMOS管N8打开，NMOS管的漏端产生电流，在电阻R4和电阻R5上产生压降，当电阻R5上的压降达到了高压PMOS管P6的开启电压，则高压PMOS管P6开启，其漏端产生电流，在电阻R3和电阻R2上产生压降，此时电阻R2，电阻R3，电阻R4，电阻R5和高压NMOS管N8，高压PMOS管P6，组成了锁存结构。高压PMOS管P6的输出电流为高压NMOS管N8的栅提供驱动，同时高压NMOS管N8的输出电流为高压PMOS管的栅提供驱动，形成锁存。发生锁存所需的最小电流为：

I_{LATCH_MIN} = \frac{V_{TH 8}}{R_{2}} \frac{V_{TH 6}}{R_{5}}

VDD在应用上是通过电阻连接到经过整流桥后的高压直流电压，一旦发生锁存，电源电压VDD会被下拉，当VDD下降到一定电压后，关闭整个系统，此时低压电源电压也关闭，但是由电阻R2，电阻R3，电阻R4，电阻R5和高压NMOS管N8，高压PMOS管P6，组成了锁存结构依然工作，这样整个系统保持关闭状态，保护了整个电源系统。

Claims

1.一种具有光耦保护功能的模块，其特征在于：其包括采样比较器、LEB前沿触发模块、控制逻辑模块和触发锁存模块；

所述采样比较器用于检测来自变压器辅助绕组在反激的情况下的电压，该电压经过电阻分压连接到DET端口；，根据输入电压的大小来判断是否触发保护，负输入端接基准电压VREF，正输入端接DET端口，输出端连接控制逻辑模块的第一输入端；

所述触发锁存模块输入端接所述控制逻辑模块的输出端，用于由控制逻辑模块输出的触发信号来触发锁存，锁存后电源电压被下拉,使系统关闭，保护整个系统，要使系统开启，则必须系统掉电后从新上电。

2.根据权利要求1所述的一种具有光耦保护功能的模块，其特征在于：

所述采样比较器包括输入差分NMOS管N3、NMOS管N4、PMOS管P1、PMOS管P2、PMOS管P3、NMOS管N1、NMOS管N2、电流源I1和反相器I2； NMOS管N3的栅端接检测电压DET，漏端接PMOS管P1的漏端和栅端；PMOS管P1的栅漏短接接PMOS管P2的栅端；PMOS管P1和PMOS管P2的源端接低压电源电压VCC；PMOS管P2的漏端接PMOS管P3的栅端和差分NMOS管N4的漏端，NMOS管N4的栅端接基准电压VREF，差分NMOS管N4的源端接NMOS管N3的源端，NMOS管N3和NMOS管N4源端的公共连接点连接NMOS管N2的漏端， NMOS管N1栅漏短接连接NMOS管N2的栅端和NMOS管N5的栅端；NMOS管N5的漏端连接PMOS管P3的漏端；NMOS管N1漏端与电源电压VCC之间连接有电流源I1；NMOS管N1、NMOS管N2、NMOS管N5的源端接地；NMOS管N5的漏端和PMOS管P3的漏端接反相器I2的输入端，反相器I2的输出端连接到逻辑控制模块的输入端；

所述控制逻辑模块包括与非门I8、反相器I9、反相器I10、或非门I11和或非门I12；反相器I7和反相器I2的输出端接与非门I8的输入端，与非门I8的输出端接反相器I9的输入端；反相器I10的输入端接使能信号POR；或非门I11和或非门I12 组成RS触发器，反相器I9和反相器I10的输出端分别接RS触发器的R端和S端；所述RS触发器输出连接到所述触发锁存模块的输入端；

所述触发锁存模块包括高压PMOS管P6、NMOS管N7、NMOS管N8、电阻R1、电阻R2、电阻R3、电阻R4和电阻R5； NMOS管N7的栅端连接电阻R1的一端，NMOS管N7的漏端连接低压电源VCC，NMOS管N7的源端连接电阻R2的一端、电阻R3的一端和高压NMOS管N8的栅端，电阻R1的另一个端、电阻R2的另一个端和高压NMOS管N8的源端连接在一起连接到地；电阻R3的另一端连接到高压PMOS管P6的漏端，高压PMOS管P6的栅端连接电阻R4的一端和电阻R5的一端，电阻R4的另一端连接高压NMOS管N8的漏端，电阻R5的另一端连接高压PMOS管P6的源端，其公共的连接点接高压电源电压VDD。