CN102708815A

CN102708815A - 栅极驱动电路及液晶显示装置

Info

Publication number: CN102708815A
Application number: CN2011104185766A
Authority: CN
Inventors: 史世明; 张永东
Original assignee: BOE Technology Group Co Ltd
Current assignee: BOE Technology Group Co Ltd
Priority date: 2011-12-14
Filing date: 2011-12-14
Publication date: 2012-10-03
Anticipated expiration: 2031-12-14
Also published as: CN102708815B

Abstract

本发明提供一种栅极驱动电路及液晶显示装置，其中栅极驱动电路包括：一驱动信号输入输出接口；一驱动输出单元，用于输出对应多个输出通道的多个栅极驱动信号OUT，与所述驱动信号输入输出接口连接；一驱动检测单元，用于检测多个输出通道中的每个输出通道是否有栅极驱动信号的输入，当未检测到栅极驱动信号的输入时，驱动所述驱动输出单元向未检测到栅极驱动信号输入的输出通道输出对应的栅极驱动信号，所述驱动检测单元与所述驱动输出单元和所述驱动信号输入输出接口连接。该栅极驱动电路不仅能够输出栅极驱动信号，还可用于栅极驱动信号的检测，可实现栅极线坏损检测和自动修复。

Description

栅极驱动电路及液晶显示装置

技术领域

本发明涉及液晶显示技术领域，尤其涉及一种栅极驱动电路及液晶显示装置。

背景技术

近年来，液晶显示装置已经广泛应用到人们的生活中，例如应用到手机、个人计算机、液晶电视等终端设备上。在许多苛刻的应用环境中，尤其关系到人员生命安全的环境中，如汽车、飞机驾驶辅助用显示器，必须保证在使用过程中尽可能稳定可靠。而在严酷的环境中，液晶显示装置可能会因剧烈的撞击受到损害，依赖于显示信息的人员可能会因此失去图像信息而无法操作，从而带来更加严重的后果。因此，能适应更苛刻环境的液晶显示装置显得尤为重要，这就需要设计者在不同的方面对液晶显示装置进行改进，以提升可靠性。

液晶显示装置由多条栅极线、多条数据线以及多个分别对应的栅极线以及数据线驱动的像素构成。传统的驱动方式是多条栅极线连接到液晶显示装置一侧的栅极驱动器，多条数据线连接到液晶显示装置一侧的源极驱动器。当输出通道无法正常输出栅极驱动信号后，在远离栅极驱动器一侧的栅极上无法获得栅极驱动信号，因此，在无法接收到栅极驱动信号的位置上的像素就不能显示，对于常白模式的液晶屏显示为亮线，对于常黑模式的液晶显示装置显示为暗线。如果当有更多数量的输出通道无法正常输出栅极驱动信号，则液晶显示装置显示内容将大幅减少。

然而，常规的栅极驱动器只具有栅极信号驱动功能，无法根据输出通道的线路状态进行有针对性的修复。

发明内容

为了解决上述技术问题，本发明提供一种栅极驱动电路及液晶显示装置，该栅极驱动电路不仅能够输出栅极驱动信号，还可用于栅极驱动信号的检测，可实现栅极线坏损检测和自动修复。

本发明提供一种栅极驱动电路，包括：

一驱动信号输入输出接口；

一驱动输出单元，与所述驱动信号输入输出接口连接，用于输出对应多个输出通道的多个栅极驱动信号OUT；

一驱动检测单元，所述驱动检测单元与所述驱动输出单元和所述驱动信号输入输出接口连接，用于检测多个输出通道中的每个输出通道是否有栅极驱动信号的输入，当未检测到栅极驱动信号的输入时，驱动所述驱动输出单元向未检测到栅极驱动信号输入的输出通道输出对应的栅极驱动信号。

优选地，所述栅极驱动电路还包括：

移位寄存器，用于接收时序控制信号中的CLK信号和STV信号，并在CLK信号上升沿将STV信号的脉冲进行移位，将移位处理后的脉冲信号P分别输出给所述驱动输出单元和所述驱动检测单元。

优选地，所述栅极驱动电路还包括：

逻辑信号缓存器，用于接收所述时序控制信号，将接收的所述时序控制信号锁存处理，并将所述时序控制信号中的CLK信号和STV信号输出给所述移位寄存器，将所述时序控制信号中的CLK信号、STV信号和DET信号输出给所述驱动检测单元，以及将所述时序控制信号中的OE信号、DET信号输出给所述驱动输出单元。

优选地，所述驱动输出单元包括：第一电平转换单元和驱动输出缓存器，其中

所述第一电平转换单元，用于将所述移位寄存器输出的逻辑电平的脉冲信号P转换为高电平为Von，低电平为Voff的脉冲信号PE；

所述驱动输出缓存器，用于根据来自所述驱动检测单元输出的脉冲信号DE和时序控制信号中的DET信号，向所述驱动信号输入输出接口输出栅极驱动信号OUT。

优选地，所述第一电平转换单元包括：第一与门电路和转换器，其中所述第一与门电路用于将时序控制信号中的OE信号反向，再与所述脉冲信号P与处理，再通过所述转换器将与处理后的脉冲信号的电平转换到Von电平或Voff电平，使得当OE信号为高电平时，所述转换器输出的脉冲信号PE为Voff电平。

优选地，所述驱动输出缓存器包括：第二与门电路和第一缓冲器，其中，所述第二与门电路用于将脉冲信号DE反向后，再与时序控制信号中的DET信号与处理，输出信号控制所述第一缓冲器的输出状态，所述第二与门电路输出低电平时，所述第一缓冲器输出栅极驱动信号OUT；所述第二与门电路输出高电平时，所述第一缓冲器输出高阻状态。

优选地，所述驱动检测单元包括：驱动输入缓存器、第二电平转换器、信号检测器和时序控制器，其中

所述驱动输入缓存器，用于根据采集各输出通道中的栅极驱动信号OUT，得到脉冲信号QE；

所述第二电平转换单元，用于将所述脉冲信号QE转换为逻辑电平的脉冲信号Q；

信号检测器，用于将来自所述移位寄存器的所述脉冲信号P与所述脉冲信号Q，检测多个输出通道中的每个输出通道是否有所述栅极驱动信号的输入，当未检测到栅极驱动信号的输入时，驱动所述驱动输出单元向未检测到栅极驱动信号输入的输出通道输出对应的栅极驱动信号；

时序控制器，用于根据所述信号检测器的检测结果，控制所述驱动输入缓存器和所述驱动输出单元中驱动输出缓存器的输入输出状态。

优选地，所述驱动检测单元还包括：存储器，与所述信号检测器连接，用于存储所述信号检测器的检测结果。

优选地，所述驱动输入缓存器包括：第三与门电路和第二缓冲器，其中，所述第三与门电路用于将时序控制信号中的DET信号反向后，再与所述脉冲信号DE与处理，输出信号控制所述第二缓冲器的输出状态，当DET信号为低电平时，或DET信号和脉冲信号DE为高电平，关闭所述第二缓冲器；当DET信号为高电平、脉冲信号DE为低电平时，所述第二缓存器输出脉冲信号QE。

本发明还提供一种液晶显示装置，包括：如上所述的栅极驱动电路。

由上述技术方案可知，本发明具有如下有益效果：该栅极驱动电路可实现栅极驱动信号的检测，也可以输出栅极驱动信号，配合使用可实现栅极线坏损检测和栅极驱动。例如：在驱动模式下，驱动输出单元实现栅极的逐行扫描驱动。在检测模式下，首先，驱动检测单元检测各输出通道中栅极驱动信号的输入，按照正常工作模式可能接收到的栅极驱动信号逐行检测每个输出通道是否在有效时间内检测到栅极驱动信号的输入，当未检测到栅极驱动信号的输入时，记录错误的输出通道，并从下一帧扫描周期开始启动该输出通道的驱动输出功能，解决了栅线断开一侧无法驱动的问题。

附图说明

图1为本发明的实施例中栅极驱动电路的结构框图；

图2为本发明的实施例中栅极驱动电路的原理结构图；

图3为本发明的实施例中栅极驱动电路的输入与输出脉冲信号的波形示意图；

图4为本发明的实施例中移位寄存器输出的脉冲信号P[1:N]的波形示意图；

图5为本发明的实施例中第一电平转换器的电路图；

图6为本发明的实施例中驱动输出缓存器的电路图；

图7为本发明的实施例中驱动输入缓存器的电路图；

图8为本发明的实施例中P[1:N]与Q[1:N]的时序关系示意图；

图9为本发明的实施例中第n-1帧到第n+1帧修复输出通道的示意图。

具体实施方式

为了使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明实施例做进一步详细地说明。在此，本发明的示意性实施例及说明用于解释本发明，但并不作为对本发明的限定。

如图1所示，为本发明的实施例中栅极驱动电路的结构框图，该栅极驱动电路包括：

一驱动信号输入输出接口11；

一驱动输出单元12，用于输出对应多个输出通道的多个栅极驱动信号OUT[1:N]，N为输出通道的数量，与驱动信号输入输出接口11连接；

一驱动检测单元13，用于检测多个输出通道中的每个输出通道是否有栅极驱动信号的输入，当未检测到栅极驱动信号的输入时，驱动驱动输出单元12向未检测到栅极驱动信号输入的输出通道输出对应的栅极驱动信号，驱动检测单元13与驱动输出单元12和驱动信号输入输出接口11连接。

由上述技术方案可知，该栅极驱动电路可实现栅极驱动信号的检测，也可以输出栅极驱动信号，配合使用可实现栅极线坏损检测和栅极驱动。在驱动模式下，驱动输出单元实现栅极的逐行扫描驱动。在检测模式下，首先，驱动检测单元检测各输出通道中栅极驱动信号的输入，按照正常工作模式可能接收到的栅极驱动信号逐行检测每个输出通道是否在有效时间内检测到栅极驱动信号的输入，当未检测到栅极驱动信号的输入时，记录错误的输出通道，并从下一帧扫描周期开始启动该输出通道的驱动输出功能，解决了栅线断开一侧无法驱动的问题。

如图2所示，为本发明的实施例中栅极驱动电路的原理结构图。该栅极驱动电路包括：逻辑信号缓存器21、移位寄存器22、驱动输出单元(包括：第一电平转换器23和驱动输出缓存器24)和驱动检测单元(包括：驱动输入缓存器25、第二电平转换器26、信号检测器27、存储器28和时序控制器29)，其中

逻辑信号缓存器21用于将输入的时序控制信号锁存。该时序控制信号包括：时钟信号(CLK信号)、栅极帧开启信号(本领域中常称为STV信号(StartVertical，简称STV)、栅极输出使能信号(本领域中通常称为OE信号(OutputEnable，简称OE))、检测信号(DET信号)，其中

CLK信号为移位时钟信号，CLK信号的频率为图像显示扫描的行频；STV信号为起始脉冲信号，在CLK信号上升沿检测到STV信号为高电平时，可将STV信号按照CLK信号时钟逐个移位，在栅极驱动信号OUT[1:N]逐级输出Von电平和Voff电平依次开启相应行的TFT，从而将所需的电压加载到像素电极上；VDD信号为逻辑部分工作电源输入；VSS为参考地；Von、Voff分别为控制TFT开启和关闭的电源。

为了防止相邻两行栅极信号未能及时关闭造成源极信号错误加载，使用OE信号将相邻两行的栅极开启和关闭时间分隔开。当OE信号为高电平时，使所有栅极输出低电平。如图3所示，为该栅极驱动电路的输入与输出脉冲信号的波形示意图。

继续参见图2，移位寄存器22用于在CLK信号上升沿将STV信号的脉冲进行移位。假设栅极驱动电路支持数量为N的输出通道的驱动与检测，则移位寄存器的输出信号为脉冲信号P[1:N]。如图4所示，移位寄存器输出的脉冲信号P[1:N]的波形示意图。。

继续参见图2，在本实施例中，驱动输出单元包括：第一电平转换器23和驱动输出缓存器24，其中

第一电平转换器23用于将移位寄存器22输出的逻辑电平的脉冲信号P[1:N]转换为高电平为Von，低电平为Voff的脉冲信号PE[1:N]。

参见图5，该第一电平转换器23包括：第一与门电路51和转换器52，第一与门电路51用于将时序控制信号中的OE信号反向，再与脉冲信号P[1:N]与处理，再通过转换器52将与处理后的脉冲信号的电平转换到Von电平或Voff电平，使得当OE信号为高电平时，转换器52输出的脉冲信号PE[1:N]为Voff电平

继续参见图2，该驱动输出缓存器24用于将所需的栅极驱动信号加载到芯片的输出管脚上，该驱动输出缓存器24由时序控制信号中的DET信号和驱动检测单元输出的脉冲信号DE[1:N]控制。

如图6所示，为本发明的实施例中驱动输出缓存器的电路图。该驱动输出缓存器包括：第二与门电路61和第一缓冲器62，其中，第二与门电路61用于将脉冲信号DE[1:N]反向后，再与时序控制信号中的DET信号与处理，输出信号控制第一缓冲器62的输出状态。第二与门电路61输出低电平时经过第一缓冲器62输出到输出通道中，当第二与门电路61输出高电平时，第一缓冲器62输出高阻状态，此时可启动驱动信号输入输出接口的输入功能，运行驱动检测单元的信号检测功能。

继续参见图2，在本实施例中，驱动检测单元包括：驱动输入缓存器25、第二电平转换器26、信号检测器27、存储器28和时序控制器29，该驱动检测单元用于检测栅线信号。当DET信号为高电平，启动驱动检测单元的检测功能，当DET信号为低电平，启动驱动输出缓存器工作于驱动输出状态。其中

驱动输入缓存器25，用于采集与驱动信号输入输出接口连接的各输出通道中的栅极驱动信号，得到脉冲信号QE[1:N]。

参见图7，该驱动输入缓存器25包括：第三与门电路71和第二缓冲器72，其中，第三与门电路71用于将时序控制信号中的DET信号反向后，再与脉冲信号DE[1:N]与处理，输出信号控制第二缓冲器72的输出状态，当DET信号为低电平时，或DET信号和脉冲信号DE[1:N]为高电平，关闭第二缓冲器72；当DET信号为高电平、脉冲信号DE[1:N]为低电平时，第二缓存器72输出脉冲信号QE[1:N]。

继续参见图2，第二电平转换26用于将输入的幅值范围从Voff到Von的脉冲信号QE[1:N]转换为逻辑电平的脉冲信号Q[1:N]，以用于信号的检测判断。QE[1:N]为高电平转换为逻辑电平1，QE[1:N]为低电平或无信号时转换为逻辑电平0。

信号检测器27用于对脉冲信号P[1:N]与脉冲信号Q[1:N]进行比较判断。正常工作模式脉冲信号P[1:N]与脉冲信号Q[1:N]的时序关系如图8所示。

在每个P[1:N]的高脉冲时间内，通常会有对应的Q[1:N]脉冲。因此，通过判断在P[1:N]高电平时间内是否检测到Q[1:N]的脉冲，如以上升沿为依据判断是否检测到脉冲。当检测到脉冲时，对应检测位D[1:N]保持为0，当未检测到脉冲时，D[1:N]置为1，表示输出通道接收信号出现错误。

继续参见图2，存储器28用于存储信号检测结果D[1:N]，Dk为0时，表示检测到对应的输出通道工作正常；Dk为1时，表示检测到对应的输出通道出现错误，k∈[1:N]。该存储器28可以存储最新一帧各输出通道的数据，也可以存储多帧各输出通道的数据，并通过多帧的状态判断驱动信号的传输是否发生错误。

时序控制器29工作在检测工作模式下，用于读取存储器28中的数据，可选择在STV信号上升沿加载更新后的存储器28中的数据，并将脉冲信号DE[1:N]发送到驱动输出缓存器24和驱动输入缓存器25，控制驱动输出缓存器24与驱动输入缓存器25的输入输出状态。

在驱动输出工作模式下，当DET信号为0时，脉冲信号OUT[1:N]输出栅极驱动时序，依次开启对应的每行TFT，将所需电压加载到像素电极上。

如图9所示，当扫描驱动电路用作检测功能时，另一侧由扫描驱动电路按照工作时序扫描。在第n-1帧之前，栅极扫描驱动为正常工作状态。当扫描到第k行时，输入输出接口OUTk可检测到另一侧输出的栅极扫描脉冲，因此，Dk检测输出为低电平。当第n-1帧到第n帧扫描中出现异常，第k行栅极线在显示区域内断开时，当扫描到第k行时，检测端检测不到脉冲信号，因此，Dk输出为高电平，使能扫描驱动电路的驱动功能。在第n+1帧时，扫描到第k行扫描，输入输出接口OUTk输出高电平，实现该行栅线断开另一侧的扫描驱动功能。

在驱动检测工作模式下，存储器存储数据初始化为0，并通过时序控制器向驱动输入缓存器加载脉冲信号DE[1:N]。信号检测器27根据移位扫描脉冲P[1:N]检测输入脉冲Q[1:N]。如果某一通道对应的栅极线发生断开，则在对应的扫描脉冲期间无法检测到输入脉冲，例如未检测到栅极驱动信号OUTk，则Dk输出1，存储在存储器中的对应区域中。

然后，时序控制器每帧开始将存储的检测结果加载到DE[1:N]，将对应第k通道设置为输出模式，驱动检测单元将启动第k输出通道的栅极信号驱动。在未扫描到该通道时，输出Voff，使该行TFT保持关闭状态，当扫描到该通道时，输出Von，开启该行TFT。从而实现了栅极驱动信号的检测，并驱动检测到有问题的输出通道，从而实现栅极线断裂情况下的正常工作。

当然可以理解的是，上述栅极驱动电路可适用于有源矩阵显示，例如低温多晶硅(LTPS)TFT-LCD，AMOLED(有源矩阵有机发光二极体面板)、有源矩阵电子纸等。

在本实施例中还提供了一种液晶显示装置，该液晶显示装置包括如上所述的栅极驱动电路。

当然可以理解的是，该液晶显示装置可以为液晶电视、液晶显示器件、数码相框、电子纸、移动电话等终端产品。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

1.一种栅极驱动电路，其特征在于，包括：

一驱动信号输入输出接口；

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括：

3.根据权利要求2所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括：

4.根据权利要求2所述的栅极驱动电路，其特征在于，所述驱动输出单元包括：第一电平转换单元和驱动输出缓存器，其中

5.根据权利要求4所述的栅极驱动电路，其特征在于，所述第一电平转换单元包括：第一与门电路和转换器，其中所述第一与门电路用于将时序控制信号中的OE信号反向，再与所述脉冲信号P与处理，再通过所述转换器将与处理后的脉冲信号的电平转换到Von电平或Voff电平，使得当OE信号为高电平时，所述转换器输出的脉冲信号PE为Voff电平。

6.根据权利要求4所述的栅极驱动电路，其特征在于，所述驱动输出缓存器包括：第二与门电路和第一缓冲器，其中，所述第二与门电路用于将脉冲信号DE反向后，再与时序控制信号中的DET信号与处理，输出信号控制所述第一缓冲器的输出状态，所述第二与门电路输出低电平时，所述第一缓冲器输出栅极驱动信号OUT；所述第二与门电路输出高电平时，所述第一缓冲器输出高阻状态。

7.根据权利要求2所述的栅极驱动电路，其特征在于，所述驱动检测单元包括：驱动输入缓存器、第二电平转换器、信号检测器和时序控制器，其中

8.根据权利要求6所述的栅极驱动电路，其特征在于，所述驱动检测单元还包括：存储器，与所述信号检测器连接，用于存储所述信号检测器的检测结果。

9.根据权利要求8所述的栅极驱动电路，其特征在于，所述驱动输入缓存器包括：第三与门电路和第二缓冲器，其中，所述第三与门电路用于将时序控制信号中的DET信号反向后，再与所述脉冲信号DE与处理，输出信号控制所述第二缓冲器的输出状态，当DET信号为低电平时，或DET信号和脉冲信号DE为高电平，关闭所述第二缓冲器；当DET信号为高电平、脉冲信号DE为低电平时，所述第二缓存器输出脉冲信号QE。

10.一种液晶显示装置，其特征在于，包括：如权利要求1～9所述的栅极驱动电路。