CN102694634A - 混合自动重传请求数据合并的处理方法、装置及系统 - Google Patents

混合自动重传请求数据合并的处理方法、装置及系统 Download PDF

Info

Publication number
CN102694634A
CN102694634A CN2011100709724A CN201110070972A CN102694634A CN 102694634 A CN102694634 A CN 102694634A CN 2011100709724 A CN2011100709724 A CN 2011100709724A CN 201110070972 A CN201110070972 A CN 201110070972A CN 102694634 A CN102694634 A CN 102694634A
Authority
CN
China
Prior art keywords
data
buffer
harq
module
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100709724A
Other languages
English (en)
Inventor
邓春华
陶建平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN2011100709724A priority Critical patent/CN102694634A/zh
Priority to PCT/CN2011/076248 priority patent/WO2012126215A1/zh
Publication of CN102694634A publication Critical patent/CN102694634A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829—Arrangements specially adapted for the receiver end
    • H04L1/1835—Buffer management
    • H04L1/1845—Combining techniques, e.g. code combining

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Advance Control (AREA)

Abstract

本发明公开了一种混合自动重传请求数据合并的处理方法、装置及系统，该方法包括：计算解交织的地址；读取RX Buffer中的数据；合并读取的数据与HARQ Buffer中的数据；将合并的数据分别存储到HARQ Buffer和解交织的地址。本发明可以提高效率并且降低功耗。

Description

混合自动重传请求数据合并的处理方法、装置及系统
技术领域
本发明涉及通信领域，具体而言，涉及一种混合自动重传请求数据合并的处理方法、装置及系统。
背景技术
在LTE标准中，3GPP TS 36.212规定了LTE速率匹配的方法。
图1是根据相关技术的3GPP LTE发送端速率匹配架构的示意图，如图1所示，速率匹配部分主要作用是将1/3码率输出的编码数据进行速率整合，以使其适合混合自动重传请求(Hybrid Automatic Repeat Request，简称为HARQ)的需求。首先，三路信道会分别经过信道交织。此交织为典型的分组交织，行写入，列读出。循环缓冲区将之前的三路信号顺序全部读入到相应位置，读出时根据RV值计算出可编码块(Coded Block，简称为CB)的起点位置将数据依次读出。
相关技术中，上述架构通常是使用通用数字信号处理器(Digital Signal Processor，简称为DSP)软件实现的，但是，该实现方法效率较低并且功耗较高。
发明内容
针对相关技术中使用通用DSP从而效率较低并且功耗较高的问题而提出本发明，为此，本发明的主要目的在于提供一种混合自动重传请求数据合并的处理方法、装置及系统，以解决上述问题。
为了实现上述目的，根据本发明的一个方面，提供了一种混合自动重传请求数据合并的处理方法。
根据本发明的混合自动重传请求数据合并的处理方法包括：计算解交织的地址；读取RXBuffer中的数据；合并读取的数据与HARQ Buffer中的数据；将合并的数据分别存储到HARQBuffer和解交织的地址。
进一步地，读取RX Buffer中的数据包括：判断解交织的地址是否为Null；如果判断结果为否，则读取RX Buffer中的数据。
进一步地，如果判断结果为是，则取消读取RX Buffer中的数据。
进一步地，在取消读取RX Buffer中的数据之后，上述方法还包括：复制RX Buffer中的数据到HARQ Buffer；复制HARQ Buffer中的数据到解交织的地址。
为了实现上述目的，根据本发明的另一个方面，提供了一种混合自动重传请求数据合并的处理装置。
根据本发明的混合自动重传请求数据合并的处理装置包括：计算模块，用于计算解交织的地址；读取模块，用于读取RX Buffer中的数据；合并模块，用于合并读取的数据与HARQBuffer中的数据；存储模块，用于将合并的数据分别存储到HARQ Buffer和解交织的地址。
进一步地，读取模块包括：判断子模块，用于判断解交织的地址是否为Null；读取子模块，用于在判断结果为否的情况下，读取RX Buffer中的数据。
进一步地，上述装置还包括：取消模块，用于取消读取RX Buffer中的数据；第一复制模块，用于复制RX Buffer中的数据到HARQ Buffer；第二复制模块，用于复制HARQ Buffer中的数据到解交织的地址。
为了实现上述目的，根据本发明的又一个方面，提供了一种混合自动重传请求数据合并的处理系统。
根据本发明的混合自动重传请求数据合并的处理系统包括：混合自动重传请求数据合并的处理装置、RX Buffer和HARQ Buffer，其中混合自动重传请求数据合并的处理装置包括：计算模块，用于计算解交织的地址；读取模块，用于读取RX Buffer中的数据；合并模块，用于合并读取的数据与HARQ Buffer中的数据；存储模块，用于将合并的数据分别存储到HARQBuffer和解交织的地址。
进一步地，读取模块包括：判断子模块，用于判断解交织的地址中是否为Null；读取子模块，用于在判断结果为否的情况下，读取RX Buffer中的数据。
进一步地，混合自动重传请求数据合并的处理装置还包括：取消模块，用于取消读取RXBuffer中的数据；第一复制模块，用于复制RX Buffer中的数据到HARQ Buffer；第二复制模块，用于复制HARQ Buffer中的数据到解交织的地址。
通过本发明，采用专用处理单元进行混合自动重传请求数据合并，可以提高效率并且降低功耗。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据相关技术的3GPP LTE发送端速率匹配架构的示意图；
图2是根据本发明实施例的使用CB微码引擎的系统架构的示意图；
图3是根据本发明实施例的混合自动重传请求数据合并的处理方法的流程图；
图4是根据本发明实施例的混合自动重传请求数据合并的处理装置的结构框图；
图5是根据本发明实施例的混合自动重传请求数据合并的处理系统的结构框图；
图6是根据本发明优选实施例的CB引擎的内部架构的示意图；
图7是根据本发明优选实施例的多CB引擎的系统架构的示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
图2是根据本发明实施例的使用CB微码引擎的系统架构的示意图，如图2所示，RISC处理器可以是特定的传输信道控制器或系统中的物理层、协议栈控制器。RISC的作用是用来计算初始参数、协调控制整个处理过程。RX buffer是用来存放来自接收机如MIMO的LLR软比特。CB引擎是本系统架构的核心，其是一个6发射指令的可编程单元，实现了对一个或部分CB块的解交织和HARQ合并处理。HARQ Buffer存放接收的数据，供重传时合并使用。Turbo输入Buffer是解交织和合并后的数据，用于Turbo解码器的处理。
CB引擎可以用于计算解交织的地址，读取RX Buffer中的数据、读取HARQ Buffer的数据，根据需要对接收的数据同HARQ的数据进行合并或不合并(对于新数据不合并)，并把处理好的数据写到HARQ中用于下次的合并、和写到Turbo输入Buffer中供Turbo解码器解码。
CB引擎的处理能力是每个周期处理器一个LLR软比特。一个300MHz的引擎可以最大处理300/3＝100Mbits(除3是Turbo是1/3编码的)。
基于图2的系统架构，本发明实施例提供了一种混合自动重传请求数据合并的处理方法，该方法可以由上述的CB引擎执行。图3是根据本发明实施例的混合自动重传请求数据合并的处理方法的流程图，如图3所示，包括如下的步骤S302至步骤S308。
步骤S302，计算解交织的地址。
步骤S304，读取RX Buffer中的数据。
步骤S306，合并读取的数据与HARQ Buffer中的数据。
步骤S308，将合并的数据分别存储到HARQ Buffer和解交织的地址。
相关技术中，使用通用DSP进行混合自动重传请求数据合并，效率较低并且功耗较高。通过本发明，采用专用处理单元进行混合自动重传请求数据合并，可以提高效率并且降低功耗。
优选地，可以将合并的数据存储到解交织的地址的Turbo输入Buffer。
优选地，读取RX Buffer中的数据包括：判断解交织的地址中是否为Null；如果判断结果为否，则读取RX Buffer中的数据。
优选地，如果判断结果为是，则取消读取RX Buffer中的数据。
优选地，上述方法还包括：复制RX Buffer中的数据到HARQ Buffer；复制HARQ Buffer中的数据到解交织的地址。
下面对本发明所用到的指令编码进行详细描述。
本发明是指令层次的并行(ILP)的方法，是一个6发射的微码引擎，每个周期可以最大有6条指令并行执行，由于总的指令少和操作简单，指令编码为16比特。该微码引擎由主控CPU(如RISC CPU或系统中用于物理层控制的CPU或DSP)控制并启动。该微码引擎对一个编码块(CB)或一部分编码块进行处理，处理完成后，发中断给系统中的RISC CPU或物理层控制CPU。
指令编码
CB引擎采用指令槽的方法，例如用6个指令槽对于6个指令执行部件的操作。由于这里少，只需要小于16bit的指令编码。这里给出16bit编码的示例：
指令槽0，占6比特
000000时钟门控模式
000001T_addr指令
000010hw_loop指令
000011start指令
000100done指令
000101lni_T_addr指令
指令槽1，2比特
00时钟门控
01c-rd_rx指令
指令槽2，2比特
00时钟门控
01rd_harq指令
指令槽3，2比特
00时钟门控
01add_harq指令
10move1指令
11move2指令
指令槽4，2比特
00时钟门控
01c-st_turbo指令
指令槽5，2比特
00时钟门控
01st_harq指令
指令说明：
lni_T_addr指令：为T_addr指令提供初始参数：
1row_count_reg←start_row_reg
2col_count_reg←start_column_reg
start_row_regandstart_column_reg是参数寄存器，可由RISC来设置。
T_addr指令：为Turbo输入buffer产生解交织后的地址：
需要如下寄存器配置：
start_column_reg//由RISC配置，保持常数
start_row_reg//由RISC配置，保持常数
null_bit_reg//由RISC配置，保持常数
row_number_reg//由RISC配置，保持常数
row_count_reg//由lni_T_addr指令设置
col_count_reg//由lni_T_addr指令设置
输出寄存器：供其它部件使用。
1null_reg//指示是不是null比特(null_reg＝1)
2s_bit_reg//指示是不是systemic比特(s_bit_reg＝1)
3p0_bit_reg//指示是不是parity0比特(p0_bit_reg＝1)
4p1_bit_reg//指示是不是parity1比特(p1_bit_reg＝1)
5turbo_addr_reg//turbo输出buffer地址
c-rd_rx：有条件读RXbuffer指令，在null_reg(T_addr指令的输出)等于0时，将从RXbuffer读出一个数据，地址指针指向下个要处理的数据，反之不读取。
输入寄存器：
null_reg：1bitregister，由T_addr指令产生
输出寄存器：
rx0_reg：保持rxdata用于HARQ合并
功能描述：
如果null_reg＝1，不读数据，rx_reg保持上次的数据
反之：
irx_buf-＞rx_reg//读Rx buffer的数据
iirx_buff_addr+1//RX buffer地址增加，指示下一个地址。
rd_harq指令，该指令读取存储在HARQ buffer的数据
输入寄存器：
harq_buff_addr_reg//harqbuffer地址，RISC能够存取
输出寄存器：
harq_reg[7：0]//存放从HARQ读来的数据
功能：
Harq_buffer(Harq_buff_addr_reg)-＞harq_reg//读HARQ数据
harq_buff_addr_reg+1-＞harq_buff_addr_reg//地址指向下个地址。
Add_harq指令：这是HARQ合并指令。
输入寄存器：
null_reg：//由T_addr指令产生
rx_reg：//存有rx数据，由c-rd_rx指令产生
harq_reg//存有harq数据，有rd_harq指令产生
输出寄存器：
add_harq_reg[7:0]//存储HARQ合并的数据
功能：
如果null_reg＝1
harq_reg-＞add_harq_reg//不需要合并
反之
rx_reg+harq_reg-＞add_harq_reg//进行HARQ合并
move1指令，可以看成是一个特殊的add_harq指令，该指令是数据传输指令，把RX数据搬移到HARQ buffer中，而不需要合并。
输入寄存器：
null_reg：//由T_addr指令产生
rx_reg[7:0]：//存有rx数据
输出寄存器：
add_harq_reg//数据存储，供HARQbuffer的写
功能：
如果null_reg＝1
0-＞add_harq_reg//null比特，送0
反之
rx_reg-＞add_harq_reg//搬移寄存器
move2指令，可以看成是一个特殊的add_harq指令，该指令是寄存器搬移指令，用于复制HARQ数据到Turbo输入buffer中
输入寄存器：
null_reg：//由T_addr指令产生
harq_reg//
输出寄存器：
add_harq_reg[7:0]
功能：
如果null_reg＝1
0-＞add_harq_reg//null比特时
反之
harq_reg-＞add_harq_reg
c-st_turbo：条件存储Turbo输入buffer指令，该指令是将数据存到Turbo输入buffer。
输入寄存器：
null_reg_dy：//null_reg延时一个周期的值
add_harq_reg//由add_harq，move1或move2指令产生
turbo_addr_reg_dy[12:0]//turbo_addr_reg延时一个周期的值
输出：
turbo_addr//Turbo输入buffer地址
s_bit//指示是否为系统比特
p0_bit//指示是否是P0比特
p1_bit//指示是否是P1比特
和其他的存储器控制信号。
功能：
if(null_reg_dy＝1)//nullbit，跳过写操作，不做任何事情
else
add_harq_reg-＞turbo_buffer(turbo_addr)//把数据写到Turbo输入buffer。
st_harq：存储HARQbuffer数据指令
输入寄存器：
add_harq_reg//有add_harq指令产生
输出：
将数据写入HARQbuffer中
功能：
add_harq_reg-＞harq_buffer(harq_addr)//把数据写到HARQbuffer。
hd_loop硬件循环指令
输入寄存器：
loop_count_reg//循环计数
loop_addr_reg//循环体的最后地址
Done指令，该指令将产生中断申请信号，供RISC处理，并将CB引擎置于门控时钟的关闭状态。
start指令，该指令有RISC来设置，并启动CB引擎，指定PC(程序计数器)初值。
输入寄存器
pc_reg
功能
pc_reg-＞PC
下面将结合实例对本发明实施例的实现过程进行详细描述。
场景1、有数据重传的场景：
下面给出了4个RX数据的情况，假设第一个数据是null比特。
下表给出了指令排布情况：
表1  重传指令排布
  1   2   3   4   5   6   7   8   9   10  11
  T_addr   c-rd_rx   rd_harq
  T_addr   c-rd_rx   rd_harq   add_harq
  T_addr   c-rd_rx   rd_harq   add_harq   c-st_turbo   st_harq
  T_addr   c-rd_rx   rd_harq   add_harq   c-st_turbo   st_harq
  T_addr   c-rd_rx   rd_harq   add_harq   c-st_turbo   st_harq
  T_addr   c-rd_rx   rd_harq   add_harq   c-st_turbo  st_harq
下表是指令执行的结果：
表2  指令运行状态
  null_reg   T_Addr   rx_reg   read harq   add_harq   write turbo   write harq
  1   A0   Rx0   h0
  0   A1   Rx0   h1   h0+null
  0   A2   Rx1   h2   h1+Rx0   no wr   wr-harq
  0   A3   Rx2   h3   h2+Rx1   wr-turbo   wr-harq
  Rx3   h4   h3+Rx2   wr-turbo   wr-harq
  h4+Rx3   wr-turbo   wr-harq
  wr-turbo   wr-harq
场景2、有新数据的场景
由于是新数据，不需要读HARQ buffer，也不需要合并。新数据重发可视为重传的特例。
表3  新数据指令排布
  1 2 3 4 5 6 7 8 9 10 11
  T_addr c-rd_rx
T_addr c-rd_rx move_reg
T_addr c-rd_rx move_reg c-st_turbo st_harq
T_addr c-rd_rx move_reg c-st_turbo st_harq
T_addr c-rd_rx move_reg c-st_turbo st_harq
T_addr c-rd_rx move_reg c-st_turbo st_harq
表4  新数据指令运行结果
Figure BDA0000051738580000101
使用场景说明：
CB引擎是在RISC控制下执行的，使用者根据数据的特性，如重传，新数据等来选择合适的指令来协调处理。处理过程如下：
把一块数据分成子块，以区分重传和不用重传等场景
RISC装载CB引擎的微码到程序存储器
RISC计算CB块处理所需要的初始参数
RSIC把相应的参数写到CB引擎的寄存器中
RISC启动CB引擎的运算
CB引擎进行相应子模块的运算
当遇到“done”指令时，CB引擎给RISC发中断，并进入门控时钟关钟状态。
在中断服务子程序中，RISC协调下个子模块的处理，直到处理完成。
需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
本发明实施例提供了一种混合自动重传请求数据合并的处理装置，该混合自动重传请求数据合并的处理装置可以应用于上述CB引擎中，该混合自动重传请求数据合并的处理装置可以用于实现上述混合自动重传请求数据合并的处理方法。图4是根据本发明实施例的混合自动重传请求数据合并的处理装置的结构框图，如图4所示，包括计算模块41，读取模块42，合并模块43和存储模块44。下面对其结构进行详细描述。
计算模块41，用于计算解交织的地址；读取模块42，用于读取RX Buffer中的数据；合并模块43，连接至读取模块42，用于合并读取模块42读取的数据与HARQ Buffer中的数据；存储模块44，连接至计算模块41和合并模块43，用于将合并模块43合并的数据分别存储到HARQ Buffer和计算模块41计算的解交织的地址。
优选地，读取模块42包括判断子模块422和读取子模块424。下面对其结构进行详细描述。
判断子模块422，用于判断解交织的地址是否为空Null；读取子模块424，连接至判断子模块422，用于在判断子模块422判断结果为否的情况下，读取RX Buffer中的数据。
优选地，上述混合自动重传请求数据合并的处理装置还包括取消模块45，第一复制模块46和第二复制模块47。下面对其结构进行详细描述。
取消模块45，用于取消读取RX Buffer中的数据；第一复制模块46，连接至取消模块45，用于复制RX Buffer中的数据到HARQ Buffer；第二复制模块47，连接至第一复制模块46，用于复制第一复制模块46复制到HARQ Buffer中的数据到解交织的地址。
需要说明的是，装置实施例中描述的混合自动重传请求数据合并的处理装置对应于上述的方法实施例，其具体的实现过程在方法实施例中已经进行过详细说明，在此不再赘述。
本发明实施例提供了一种混合自动重传请求数据合并的处理系统，该混合自动重传请求数据合并的处理系统可以用于实现上述混合自动重传请求数据合并的处理方法。图5是根据本发明实施例的混合自动重传请求数据合并的处理系统的结构框图，如图5所示，包括混合自动重传请求数据合并的处理装置52、RX Buffer 54和HARQ Buffer 56，其中混合自动重传请求数据合并的处理装置52包括计算模块521，读取模块522，合并模块523和存储模块524。下面对其结构进行详细描述。
计算模块521，用于计算解交织的地址；读取模块522，用于读取RX Buffer 54中的数据；合并模块523，连接至读取模块522，用于合并读取模块52读取的数据与HARQ Buffer56中的数据；存储模块524，连接至计算模块521和合并模块523，用于将合并模块523合并的数据分别存储到HARQ Buffer 56和计算模块521计算的解交织的地址。
优选地，混合自动重传请求数据合并的处理装置52可以应用于上述CB引擎中。
优选地，读取模块522包括判断子模块5222和读取子模块5224。下面对其结构进行详细描述。
判断子模块5222，用于判断解交织的地址中是否为Null；读取子模块5224，连接至判断子模块5222，用于在判断子模块5222判断结果为否的情况下，读取RX Buffer 54中的数据。
优选地，上述混合自动重传请求数据合并的处理装置还包括取消模块525，第一复制模块526和第二复制模块527。下面对其结构进行详细描述。
取消模块525，用于取消读取RX Buffer 54中的数据；第一复制模块526，连接至取消模块525，用于复制RX Buffer 54中的数据到HARQ Buffer 56；第二复制模块527，连接至第一复制模块526，用于复制第一复制模块526复制到HARQ Buffer 56中的数据到解交织的地址。
下面将结合实例对本发明实施例的实现过程进行详细描述。
图6是根据本发明优选实施例的CB引擎的内部架构的示意图，如图6所示，包括程序存储器(Program Memory，简称为PM)，寄存器(registers)，时钟和复位控制模块(Clockand Reset Module，简称为CRM)和6个并行执行单元。下面对其结构进行详细描述。
程序存储器(Program Memory，简称为PM)，用于存储程序，以便RISC能够存取这部分存储器。
寄存器(registers)，RISC能够读写，用于设置参数。
控制逻辑包含指令读取(Instruction Fetch，简称为IF)、指令译码(instruction decoding)和指令派发(instruction dispatch)
下面具体描述CB引擎中的6个并行执行单元。
T_addr单元：为Turbo输入buffer产生解交织后的地址
C-rd_rx单元：用于读Rx buffer，同传统的处理器不一样，这是一个有条件的读，它根据T_addr单元产生的Null信息来决定读操作：如果Null＝1，跳过读操作，反之它就像正常的读操作。
rd_harq单元：用于从HARQ buffer里都数据
add_harq单元：用于HARQ合并
c-st_turbo单元：用于写数据到Turbo输入buffer。同传统的处理器不一样，这是一个有条件的写，它根据T_addr单元产生的Null信息来决定写操作：如果Null＝1，跳过写操作，反之它就像正常的写操作。
st_harq单元：用于将数据存储到HARQ buffer中。
图7是根据本发明优选实施例的多CB引擎的系统架构的示意图，如图7所示，以4个CB引擎为例，它具有4x300/3＝400Mbits/s的处理能力，从而可以大幅提高效率。
需要说明的是，装置实施例中描述的混合自动重传请求数据合并的处理系统对应于上述的方法实施例，其具体的实现过程在方法实施例中已经进行过详细说明，在此不再赘述。
综上所述，根据本发明的上述实施例，提供了一种混合自动重传请求数据合并的处理方法、装置及系统。通过本发明，采用专用处理单元进行混合自动重传请求数据合并，可以提高效率并且降低功耗。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种混合自动重传请求数据合并的处理方法，其特征在于，包括：
计算解交织的地址；
读取RX Buffer中的数据；
合并所述读取的数据与混合自动重传请求缓存器HARQ Buffer中的数据；
将所述合并的数据分别存储到所述HARQ Buffer和所述解交织的地址。
2.根据权利要求1所述的方法，其特征在于，读取RX Buffer中的数据包括：
判断所述解交织的地址是否为空Null；
如果判断结果为否，则读取所述RX Buffer中的数据。
3.根据权利要求2所述的方法，其特征在于，如果判断结果为是，则取消读取所述RX Buffer中的数据。
4.根据权利要求3所述的方法，其特征在于，在取消读取所述RX Buffer中的数据之后，所述方法还包括：
复制所述RX Buffer中的数据到所述HARQ Buffer；
复制所述HARQ Buffer中的数据到所述解交织的地址。
5.一种混合自动重传请求数据合并的处理装置，其特征在于，包括：
计算模块，用于计算解交织的地址；
读取模块，用于读取RX Buffer中的数据；
合并模块，用于合并所述读取的数据与混合自动重传请求缓存器HARQ Buffer中的数据；
存储模块，用于将所述合并的数据分别存储到所述HARQ Buffer和解交织的地址。
6.根据权利要求5所述的装置，其特征在于，所述读取模块包括：
判断子模块，用于判断所述解交织的地址是否为空Null；
读取子模块，用于在判断结果为否的情况下，读取所述RX Buffer中的数据。
7.根据权利要求6所述的装置，其特征在于，还包括：
取消模块，用于取消读取所述RX Buffer中的数据；
第一复制模块，用于复制所述RX Buffer中的数据到所述HARQ Buffer；
第二复制模块，用于复制所述HARQ Buffer中的数据到所述解交织的地址。
8.一种混合自动重传请求数据合并的处理系统，其特征在于，包括混合自动重传请求数据合并的处理装置、RX Buffer和混合自动重传请求缓存器HARQ Buffer，其中所述混合自动重传请求数据合并的处理装置包括：
计算模块，用于计算解交织的地址；
读取模块，用于读取所述RX Buffer中的数据；
合并模块，用于合并所述读取的数据与所述HARQ Buffer中的数据；
存储模块，用于将所述合并的数据分别存储到所述HARQ Buffer和所述解交织的地址。
9.根据权利要求8所述的系统，其特征在于，所述读取模块包括：
判断子模块，用于判断所述解交织的地址中是否为空Null；
读取子模块，用于在判断结果为否的情况下，读取所述RX Buffer中的数据。
10.根据权利要求9所述的系统，其特征在于，所述混合自动重传请求数据合并的处理装置还包括：
取消模块，用于取消读取所述RX Buffer中的数据；
第一复制模块，用于复制所述RX Buffer中的数据到所述HARQ Buffer；
第二复制模块，用于复制所述HARQ Buffer中的数据到所述解交织的地址。
CN2011100709724A 2011-03-23 2011-03-23 混合自动重传请求数据合并的处理方法、装置及系统 Pending CN102694634A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2011100709724A CN102694634A (zh) 2011-03-23 2011-03-23 混合自动重传请求数据合并的处理方法、装置及系统
PCT/CN2011/076248 WO2012126215A1 (zh) 2011-03-23 2011-06-24 混合自动重传请求数据合并的处理方法、装置及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100709724A CN102694634A (zh) 2011-03-23 2011-03-23 混合自动重传请求数据合并的处理方法、装置及系统

Publications (1)

Publication Number Publication Date
CN102694634A true CN102694634A (zh) 2012-09-26

Family

ID=46859928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100709724A Pending CN102694634A (zh) 2011-03-23 2011-03-23 混合自动重传请求数据合并的处理方法、装置及系统

Country Status (2)

Country Link
CN (1) CN102694634A (zh)
WO (1) WO2012126215A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1482670A1 (en) * 2003-05-30 2004-12-01 Matsushita Electric Industrial Co., Ltd. A method and receiver for buffering data employing HARQ and two stage matching algorithm with iterative decoding
CN101674161A (zh) * 2009-10-15 2010-03-17 华为技术有限公司 解速率匹配方法及装置
CN101789846A (zh) * 2010-02-26 2010-07-28 联芯科技有限公司 一种解速率匹配方法及装置
CN101986584A (zh) * 2010-10-22 2011-03-16 中国科学院计算技术研究所 一种3gpp lte中的解速率匹配装置和方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101510817B (zh) * 2009-03-27 2012-12-12 华为终端有限公司 混合自动重传请求的接收方法和装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1482670A1 (en) * 2003-05-30 2004-12-01 Matsushita Electric Industrial Co., Ltd. A method and receiver for buffering data employing HARQ and two stage matching algorithm with iterative decoding
CN101674161A (zh) * 2009-10-15 2010-03-17 华为技术有限公司 解速率匹配方法及装置
CN101789846A (zh) * 2010-02-26 2010-07-28 联芯科技有限公司 一种解速率匹配方法及装置
CN101986584A (zh) * 2010-10-22 2011-03-16 中国科学院计算技术研究所 一种3gpp lte中的解速率匹配装置和方法

Also Published As

Publication number Publication date
WO2012126215A1 (zh) 2012-09-27

Similar Documents

Publication Publication Date Title
KR100626195B1 (ko) 물리 계층 처리를 위한 소프트웨어 파라미터화가능한 제어 블록들
US10789110B2 (en) Methods and apparatus for correcting out-of-order data transactions between processors
TWI289789B (en) A scalar/vector processor and processing system
CN102271033B (zh) 实现混合自动重传请求内存动态调度的方法及装置
US20070226401A1 (en) Data accessing structure and method for flash memory
US10230501B2 (en) Technique for storing softbits
CN102473117A (zh) 用于存储器管理和高效数据处理的装置和方法
CN103049240A (zh) Pci-e设备及其接收数据重排序方法
CN102546082A (zh) 解速率匹配方法及装置
CN108334419A (zh) 一种数据恢复的方法和装置
CN104933009A (zh) 一种用于多核dsp间的片上通信方法及数据通信装置
CN1623319A (zh) 利用软件调制解调器进行无线连接的装置
CN104461966B (zh) 一种基于Nand Flash芯片的数据缓存传输方法及其控制器
US7290098B2 (en) Method and apparatus for interleaving data streams
CN101707510A (zh) 一种高速Turbo译码方法和装置
CN102694634A (zh) 混合自动重传请求数据合并的处理方法、装置及系统
CN105187162B (zh) 一种多粒度并行解速率匹配方法和装置
CN115865264A (zh) 用于在蜂窝调制解调器中同步数据处理的系统和方法
CN103001738A (zh) 接收机及数据处理的方法
CN114327882A (zh) 一种数据转发方法、装置及系统
Declerck et al. SDR platform for 802.11 n and 3-GPP LTE
US8209523B2 (en) Data moving processor
EP2110757A1 (en) Device and method for parallelizing multicarrier demodulation
CN100438345C (zh) 一种交织装置
CN101373977A (zh) 并行最大后验概率译码交织去交织的装置和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120926