CN101707510A - 一种高速Turbo译码方法和装置 - Google Patents

Abstract

本发明实施例提供一种高速Turbo译码方法和装置，该方法包括：接收待译码的数据码块；将所述待译码的数据码块以滑动窗长度为单位分成多个子数据块；对所述子数据块进行Turbo译码中训练运算、后向状态运算、前向状态运算和外信息运算的并行操作来得到译码结果。本发明实施例的有益效果在于，通过对子数据块进行训练运算、后向状态运算、前向状态运算和外信息运算的并行操作，在保持高的译码性能的同时，缩短了译码延迟。

Description

一种高速Turbo译码方法和装置

技术领域

本发明涉及通信领域，尤其是涉及一种高速Turbo译码方法和装置。

背景技术

目前，采用多入多出(MIMO，mult_in and mult_out)技术的HSPA+(high speed packet access plus，增强型高速分组接入技术)系统，其下行数据速率可以达到42Mbps。这样高的数据吞吐率对于下行译码链条中的关键环节-Turbo(特博)译码是一个巨大的挑战。

Turbo译码器是HSPA+相关协议3GPP TS 25.212定义的差错控制机制-HARQ(hybrid automatic request equipment，混合型自动重传请求机制)中的重要功能部件，解调器中得到的软比特数据往往要在Turbo译码器中经过多次迭代译码，其译码延迟不仅取决于数据量，还取决于要求的译码性能和译码器结构。同时3GPP协议对数据在下行译码链路上的总延迟是有严格限定的，因此Turbo译码器的译码延迟时间往往成为整个HSDPA业务的瓶颈，要提升下行分组业务的数据吞吐率，首先就得降低Turbo译码器的译码延迟。

现有Turbo译码方案中只将“后向状态运算”和“前向状态运算”做并行化操作，“训练运算”与“后向状态运算”由同一个运算单元完成。首先做“训练运算”，得到训练结果后启动“后向状态运算”。这样，译码延迟时间必须将“训练运算”周期运算在内。

在实现本发明过程中，发明人发现现有技术中至少存在如下问题：训练周期与状态运算周期串行排列，逻辑资源的使用效率低；译码周期与训练长度直接相关，训练长度加大则直接导致译码延迟加长；当性能要求较长的训练长度时，译码延迟变得很大；若要提升译码器吞吐率则需要成倍数地增加逻辑资源，使成本明显提高。

发明内容

本发明实施例提出一种高速Turbo译码方法和装置，以缩短译码延迟。

一方面，本发明实施例提供一种高速Turbo译码方法，该方法包括：接收待译码的数据码块；将所述待译码的数据码块以滑动窗长度为单位分成多个子数据块；对所述子数据块进行Turbo译码中训练运算、后向状态运算、前向状态运算和外信息运算的并行操作来得到译码结果。

另一方面，本发明实施例提供一种高速Turbo译码装置，该装置包括：接收单元，用于接收待译码的数据码块；码块划分单元，用于将所述待译码的数据码块以滑动窗长度为单位分成多个子数据块；并行运算单元，用于对所述子数据块进行Turbo译码中训练运算、后向状态运算、前向状态运算和外信息运算的并行操作来得到译码结果。

本发明实施例的有益效果在于，通过对子数据块进行训练运算、后向状态运算、前向状态运算和外信息运算的并行操作，在保持高的译码性能的同时，缩短了译码延迟。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例一提供的一种高速Turbo译码方法流程示意图；

图2为本发明实施例二提供的一种高速Turbo译码方法流程示意图；

图3为本发明实施例二提供的高速Turbo译码方法中的单次迭代周期内对存储部件以及运算部件的时间占用流图；

图4为本发明实施例三提供的一种高速Turbo译码装置结构示意图；

图5为本发明实施例四提供的一种高速Turbo译码装置结构示意图；

图6为本发明实施例五提供的一种高速Turbo译码器的结构示意图；

图7为本发明实施例五提供的一种逻辑存储单元的结构示意图；

图8为本发明实施例五提供的一种运算处理单元的结构示意图；

图9为本发明实施例五提供的一种运算处理单元和存储单元的数据交互示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

如图1所示为本发明实施例一提供的一种高速Turbo译码方法流程示意图，该方法包括如下步骤：

S101：接收待译码的数据码块，该数据码块的接收步骤属于现有技术，在此就不再进行赘述了。

S102：将所述待译码的数据码块以滑动窗长度为单位分成多个子数据块，该滑动窗长度一般以比特(bit)为单位，其数值可以预先设定。在本实施例中，这些子数据块需要存储于一存储单元内，为后续的各种译码运算提供数据来源，该后续的译码运算比如训练运算、后向状态运算、前向状态运算和外信息运算所用到的是数据码块的系统位信息、校验位信息和外信息等软信息。

S103：对所述子数据块进行Turbo译码中训练运算、后向状态运算、前向状态运算和外信息运算的并行操作来得到译码结果。

上述Turbo译码中的训练运算、后向状态运算、前向状态运算和外信息运算需要分别为各个运算模块提供所需的输入数据，这样，如果仅通过一套存储系统的话很难实现上述四种运算的并行操作。因此，本发明实施例采用了多套存储系统的方案来实现对上述子数据块进行Turbo译码中训练运算、后向状态运算、前向状态运算和外信息运算的并行操作，使得各个存储系统可以独立地为运算模块提供所需的输入数据。

当然，随着存储系统的不同选择，本发明实施例的方法可以有多种不同的实现方法，在本实施例中并不限定以何种具体的多存储系统来实现本发明.

本发明实施例通过对子数据块进行训练运算、后向状态运算、前向状态运算和外信息运算的并行操作，在保持高的译码性能的同时，缩短了译码延迟。

实施例二

如图2所示为本发明实施例二提供的一种高速Turbo译码方法流程示意图，该方法包括如下步骤：

S201：接收待译码的数据码块。

S202：将所述待译码的数据码块以滑动窗长度为单位分成多个子数据块。

步骤S201和S202和实施例一中相类似，在此就不再进行赘述了。

S203：将所述子数据块内的运算信息更替式地存储于容量为滑动窗长度的三个镜像存储器内。作为本发明的一个实施例，该运算信息是指该子数据块内的系统位信息、校验位信息和外信息。

发明人在实现本发明的过程中发现，要以上述子数据块为单位实现Turbo译码中训练运算、后向状态运算、前向状态运算和外信息运算的并行操作，每次并行操作需要涉及到4个子数据块内的运算信息，而最少通过3个镜像存储器的更替式存储即可以实现为训练运算、后向状态运算、前向状态运算和外信息运算的并行操作提供所需的输入数据。

作为本发明的一个实施例，上述将子数据块内的运算信息更替式地存储于容量为滑动窗长度的三个镜像存储器内具体可以包括：

将第N个子数据块的运算信息存储于第一镜像存储器或第二镜像存储器，N为正整数；

将第N+2个子数据块的运算信息存储于所述第N个子数据块的运算信息所在的镜像存储器以替代其中的第N个子数据块的运算信息；

将所述第N个子数据块的运算信息存储于第三镜像存储器以替代其中的运算信息，并将该被替代的运算信息用于前向状态运算及外信息运算。

需要指出的是，上述第一镜像存储器、第二镜像存储器和第三镜像存储器并不特指存储器的顺序，而是为了方便将三个镜像存储器加以区分。

为了对该交替式存储做进一步详细说明，请参见图3，其为本发明实施例二提供的高速Turbo译码方法中的单次迭代周期内对存储部件以及运算部件的时间占用流图。

本发明实施例将接收到的数据码块的长度为5114bit，而滑动窗长度为128bit，因此，该数据码块可以划分成40个子数据块，这些子数据块的软信息存储于X_RAM、Y_RAM和Z_RAM中，其中，X_RAM用于存储系统位信息，Y_RAM用于存储校验位信息，而Z_RAM用于存储外信息。

首先，在第1窗所在时间内，本发明实施例先从第1个子数据块中读取出该子数据码块的系统位信息、校验位信息和外信息，并将该些信息写入第一镜像存储器(RAM_1)中。由于训练运算结果是为相邻前面的子数据块作后向状态运算时提供输入数据的，因此该第1个子数据块不需要进行训练运算。

然后，在第2窗所在时间内，本发明实施例再从第2个子数据块中读取出该子数据码块的软信息，并将该软信息写入第二镜像存储器(RAM_2)中.当然本发明实施例如果将第1个子数据块存储于RAM_2中，则该步骤中则将第2个子数据块的上述软信息写入RAM_1中.需要指出的是，本发明实施例在存储第2个子数据块的软信息的同时，还将将该软信息用于进行第2个子数据块的训练运算.

接着，在第3窗所在时间内，本发明实施例从第3个子数据块中读取出该子数据码块的软信息，并将该软信息写入RAM_1中以替代其中的第1个子数据块的软信息，而被替换的第1个子数据块的软信息则被写入第三镜像存储器(RAM_3)中，同时，该被替换的第1个子数据块的软信息还用于进行第1个子数据块的后向状态运算。

在第4窗所在时间内，本发明实施例从第4个子数据块中读取出该子数据码块的软信息，并将该软信息写入RAM_2以替代其中的第2个子数据块的软信息，而被替换的第2个子数据块的软信息则被写入RAM_3中并替代了其中的第1个子数据块的软信息，而该第1个子数据块的软信息则被用于进行前向状态运算及外信息运算。

从第5窗开始，则重复进行上述RAM_1、RAM_2、RAM_3内数据的更替。

S204：从所述镜像存储器内读取所需的运算信息以进行Turbo译码中训练运算、后向状态运算、前向状态运算和外信息运算的并行操作。

由于Turbo译码中训练运算、后向状态运算、前向状态运算和外信息运算中需要用到4个子数据块的运算信息，因此，如果上述并行运算的起始点应该是在第4个子数据块。

上述进行Turbo译码中训练运算、后向状态运算、前向状态运算和外信息运算的并行操作包括：

根据第M个子数据块的运算信息进行第M个子数据块的训练运算，M为大于等于4的正整数；

根据第M-1个子数据块的训练运算结果、第M-2个子数据块的运算信息进行第M-2个子数据块的后向状态运算；

根据第M-3个子数据块的运算信息进行第M-3个子数据块的前向状态运算；

根据第M-3个子数据块的后向状态运算结果、第M-3个子数据块的运算信息和第M-3个子数据块的前向状态运算结果来进行第M-3个子数据块的外信息运算。

同样的，在这里结合图3对上述并行操作进行说明，如图3中所示，上述4种运算的并行操作始于第4个子数据块511～384bit所对应的第4窗。在该第4窗所在时间内，其通过如下方式完成了上述四种运算的并行操作：

训练运算：从X_RAM、Y_RAM和Z_RAM中读取出第4个子数据块的系统位信息、校验位信息和外信息，然后根据该些信息进行第4个子数据块的训练运算。

后向状态运算：根据第3窗时对第3个子数据块383～256bit的训练运算结果、以及从RAM_2中读取的第2个子数据块255～128bit的运算信息进行第2个子数据块的后向状态运算，并将运算结果存储至B_RAM中。

前向状态运算：根据从RAM_3中读取的第1个子数据块127～0bit的运算信息进行第一个子数据块的前向状态运算；

外信息运算：从B_RAM中读取出第2个子数据块的后向状态运算结果、从RAM_3中读取的第1个子数据块的运算信息、再根据前向状态运算的结果进行第1个子数据块的外信息运算。然后，再将该外信息运算结果写入Z_RAM，作为下一次迭代的外信息加以利用。

从第5窗开始，其并行操作是重复第4窗的操作步骤，只是利用的数据不一样，比如，第5窗所涉及到的子数据块为第2个子数据块至第5个子数据块.

本发明实施例通过3个镜像存储器交替存储子数据块运算信息的方式，使得单次迭代周期在码块长度的基础上仅增加了3个滑窗的时间，而现有技术中仅将后向状态计算和前向运算并行化，其单次迭代周期需要在码块长度的基础上增加39个滑动窗的时间；另外，本发明实施例仅通过3个容量为滑窗长度的镜像存储器就完成了训练运算、后向状态运算、前向状态运算和外信息运算的并行操作，以增加最小存储资源的代价就完成了上述4种运算的并行操作。

实施例三

如图4为本发明实施例三提供的一种高速Turbo译码装置结构示意图，该装置包括：接收单元410、码块划分单元420和并行运算单元430，其中，码块划分单元420分别和接收单元410及并行运算单元430相连，需要指出的是，本发明是从逻辑功能单元的角度对Turbo译码装置进行的描述，实际中的Turbo译码装置并不限于具有该些单元，而只要具有该些单元的功能即可。

接收单元410用于接收待译码的数据码块，该数据码块的接收属于现有技术，在此就不再进行赘述了。

码块划分单元420用于将接收单元410接收的待译码的数据码块以滑动窗长度为单位分成多个子数据块，该滑动窗长度一般以比特(bit)为单位，其数值可以预先设定。

作为本发明的一个实施例，这些子数据块需要存储于一存储单元内，为后续的各种译码运算提供数据来源，由于后续的译码运算比如训练运算、后向状态运算、前向状态运算和外信息运算所用到的是数据码块的系统位信息、校验位信息和外信息等软信息，因此，在本实施例中，也可以仅将上述软信息存储于一存储单元内。

并行运算单元430用于对上述子数据块进行Turbo译码中训练运算、后向状态运算、前向状态运算和外信息运算的并行操作来得到译码结果。

上述Turbo译码中的训练运算、后向状态运算、前向状态运算和外信息运算需要分别为各个运算模块提供所需的输入数据，这样，如果仅通过一套存储系统的话很难实现上述四种运算的并行操作。因此，本发明实施例的高速Turbo译码装置采用了多套存储系统的方案来实现对上述子数据块进行Turbo译码中训练运算、后向状态运算、前向状态运算和外信息运算的并行操作，使得各个存储系统可以独立地为运算模块提供所需的输入数据。

当然，随着存储系统的不同选择，本发明实施例的高速Turbo译码装置可以有多种不同的实现方式，在本实施例中并不限定以何种具体的多存储系统来实现本发明。

本发明实施例通过对子数据块进行训练运算、后向状态运算、前向状态运算和外信息运算的并行操作，在保持高的译码性能的同时，缩短了译码延迟。

实施例四

如图5为本发明实施例四提供的一种高速Turbo译码装置结构示意图，该装置包括：接收单元510、码块划分单元520和并行运算单元530，其中，码块划分单元520分别和接收单元510及并行运算单元530相连，需要指出的是，本发明也是从逻辑功能单元的角度对Turbo译码装置进行的描述，实际中的Turbo译码装置并不限于具有该些单元，而只要具有该些单元的功能即可。

接收单元510和码块划分单元520的作用和实施例三中相类似，在此就不再进行赘述了。

在本实施例中，并行运算单元530又具体包括交替存储模块531、读取模块532和运算模块533，其中，读取模块532和运算模块533之间相互连接。

交替存储模块531用于将所述子数据块内的运算信息更替式地存储于容量为滑动窗长度的三个镜像存储器内，在本实施例中，上述运算信息包括系统位信息、校验位信息和外信息。在本实施例的图示中并未绘示该三个镜像存储器，在实际实现过程中，这三个镜像存储器可以位于本发明实施例的译码装置内部，当然其也可以位于译码装置的外部作为外部存储器。

发明人在实现本发明的过程中发现，要以上述子数据块为单位实现Turbo译码中训练运算、后向状态运算、前向状态运算和外信息运算的并行操作，每次并行操作需要涉及到4个子数据块内的运算信息，而最少通过3个镜像存储器的更替式存储即可以实现为训练运算、后向状态运算、前向状态运算和外信息运算的并行操作提供所需的输入数据。

作为本发明的一个实施例，该交替存储模块531具体还可以包括：

第一存储模块，用于将第N个子数据块的运算信息存储于第一镜像存储器或第二镜像存储器，N为正整数；

第二存储模块，用于将第N+2个子数据块的运算信息存储于所述第N个子数据块的运算信息所在的镜像存储器以替代其中的第N个子数据块的运算信息；

第三存储模块，用于将所述第N个子数据块的运算信息存储于第三镜像存储器以替代其中的运算信息，并将该被替代的运算信息用于前向状态运算及外信息运算。

关于上述交替存储模块531内各子模块的具体用途的说明可以参见实施例二，在此就不再进行赘述了。

读取模块532用于从上述三个镜像存储器内读取所需的运算信息，而运算模块533则用于根据读取模块532读取的运算信息进行Turbo译码中训练运算、后向状态运算、前向状态运算和外信息运算的并行操作。

作为本发明的一个实施例，运算模块533可以具体包括：训练运算子模块、后向状态运算子模块、前向状态运算子模块和外信息运算子模块，在本实施例中该4种运算模块在一个滑动窗周期内可以进行并行计算，其中：

训练运算子模块用于根据第M个子数据块的运算信息进行第M个子数据块的训练运算，M为大于等于4的正整数；

后向状态运算子模块用于根据第M-1个子数据块的训练运算结果、第M-2个子数据块的运算信息进行第M-2个子数据块的后向状态运算；

前向状态运算子模块用于根据第M-3个子数据块的运算信息进行第M-3个子数据块的前向状态运算；

外信息运算子模块用于根据第M-3个子数据块的后向状态运算结果、第M-3个子数据块的运算信息和第M-3个子数据块的前向状态运算结果来进行第M-3个子数据块的外信息运算。

关于上述训练运算子模块、后向状态运算子模块、前向状态运算子模块和外信息运算子模块的具体的运算过程说明可以参见实施例二，在此也就不再进行赘述了。

本发明实施例通过3个镜像存储器交替存储子数据块运算信息的方式，使得单次迭代周期在码块长度的基础上仅增加了3个滑窗的时间，另外，本发明实施例仅通过3个容量为滑窗长度的镜像存储器就完成了训练运算、后向状态运算、前向状态运算和外信息运算的并行操作，以增加最小存储资源的代价就完成了上述4种运算的并行操作。

实施例五

本发明实施例是通过一具体的产品实例来对本发明所作的阐述，如图6所示为本发明实施例五提供的一种高速Turbo译码器的结构示意图，该高速Turbo译码器包括主控单元610、交织地址存储单元620、逻辑存储单元630和运算处理单元640，主控单元610分别和交织地址存储单元620、逻辑存储单元630及运算处理单元640相连。

主控单元610是本发明实施例中高速Turbo译码器的控制中心，其主要负责译码器工作过程中的各种控制操作，比如，完成待译码数据块的接收和存储控制、将待译码数据块划分成以滑动窗长度为单位分成多个子数据块、对交织地址存储单元620的预处理、根据运算处理单元640的需求对逻辑存储单元630的读写控制、译码整体流程的控制等，在本实施例中，主控单元可以是一中央处理器(Central Processing Unit，CPU)。

交织地址存储单元620用于完成待译码数据块的交织地址存储，所谓交织地址是在奇次处理时为主控单元610提供交织地址，使得主控单元610可以根据该交织地址从逻辑存储单元630内读取各种软信息，该部分属于现有技术，因此在本发明实施例中就不再对其进行详细描述了。

逻辑存储单元630主要是用于存储待译码数据块的各种软信息以及运算处理单元640运算过程中的各种中间运算处理结果。在本实施例中，如图7所示，逻辑存储单元630可以包括系统位存储单元631、校验位存储单元632、第一镜像存储单元633、第二镜像存储单元634、第三镜像存储单元635、后向状态存储单元636和外信息存储单元637。在此，需要指出的是，本发明所称的逻辑存储单元，并不意味着其中的各单元仅是逻辑单元，本发明实施例中逻辑存储单元630内的各存储单元可以为物理上独立的存储单元，下面对其分别进行说明：

系统位存储单元631、校验位存储单元632和外信息存储单元637分别用于存储待译码子数据块的软信息中的系统位信息、校验位信息和外信息，并在运算处理单元640工作过程中为其提供所需的系统位信息、校验位信息和外信息。

第一镜像存储单元633、第二镜像存储单元634、第三镜像存储单元635用于更替式地存储各个子数据块的运算信息，并为运算处理单元640提供其所需的运算信息。在本实施例中，该三个存储单元的容量优选的等于子数据块的大小，即和滑动窗长度(单位为bit)相同。至于其更替式存储方式的具体说明可以参见实施例二，在此就不再进行赘述了。

后向状态存储单元636用于存储运算处理单元640在后向状态运算过程中产生的后向状态运算结果，并被后续的外信息运算所读取。

如图8所示，运算处理单元640主要是完成译码过程中各种相关的运算处理，在本实施例中，运算处理单元640又可以包括：训练运算模块641、后向状态运算模块642、前向状态运算模块643和外信息运算模块644。

如图9所示为本发明实施例五提供的一种运算处理单元和存储单元的数据交互示意图.该图式中，x_ram代表系统位存储单元；y_ram代表校验位存储单元；intl_ram_pi和intl_ram_po代表交织地址存储单元；z_ram代表外信息存储单元；mirror_ram_1、mirror_ram_2和mirror_ram_3分别代表第一镜像存储单元、第二镜像存储单元和第三镜像存储单元；b_ram代表后向状态存储单元.

从图9中可见，x_ram、y_ram、intl_ram_pi和intl_ram_po的数据是单向的，即它们的数据仅被运算处理单元640所读取，而mirror_ram_1、mirror_ram_2、mirror_ram_3、z_ram和b_ram和运算处理单元640的数据流向是双向的，即它们的数据既可以被运算处理单元640所读取，也可以被写入。具体来说：x_ram、y_ram和z_ram分别为运算处理单元640中的训练运算模块641提供系统位信息、校验位信息和外信息，其中z_ram还用于一次迭代过程中存储外信息运算模块644的运算结果；intl_ram_pi和intl_ram_po为运算处理单元640提供交织地址；mirror_ram_1、mirror_ram_2和mirror_ram_3为后向状态运算模块642、前向状态运算模块643和外信息运算模块644提供运算信息，同时也接受运算信息的写入；而b_ram则用于对后向状态运算模块642的运算结果进行存储并将其提供给外信息运算模块644。

本发明实施例通过3个镜像存储器交替存储子数据块运算信息的方式，使得单次迭代周期在码块长度的基础上仅增加了3个滑窗的时间，另外，本发明实施例仅通过3个容量为滑窗长度的镜像存储器就完成了训练运算、后向状态运算、前向状态运算和外信息运算的并行操作，以增加最小存储资源的代价就完成了上述4种运算的并行操作。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random Access Memory，RAM)等。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种高速Turbo译码方法，其特征在于，所述方法包括：

接收待译码的数据码块；

将所述待译码的数据码块以滑动窗长度为单位分成多个子数据块；

对所述子数据块进行Turbo译码中训练运算、后向状态运算、前向状态运算和外信息运算的并行操作来得到译码结果。

2.如权利要求1所述的高速Turbo译码方法，其特征在于，所述对所述子数据块进行Turbo译码中训练运算、后向状态运算、前向状态运算和外信息运算的并行操作包括：

将所述子数据块内的运算信息更替式地存储于容量为滑动窗长度的三个镜像存储器内；

从所述镜像存储器内读取所需的运算信息以进行Turbo译码中训练运算、后向状态运算、前向状态运算和外信息运算的并行操作。

3.如权利要求2所述的高速Turbo译码方法，其特征在于，所述将所述子数据块内的运算信息更替式地存储于容量为滑动窗长度的三个镜像存储器内包括：

将第N个子数据块的运算信息存储于第一镜像存储器或第二镜像存储器，N为正整数；

将第N+2个子数据块的运算信息存储于所述第N个子数据块的运算信息所在的镜像存储器以替代其中的第N个子数据块的运算信息；

将所述第N个子数据块的运算信息存储于第三镜像存储器以替代其中的运算信息，并将该被替代的运算信息用于前向状态运算及外信息运算。

4.如权利要求3所述的高速Turbo译码方法，其特征在于，所述进行Turbo译码中训练运算、后向状态运算、前向状态运算和外信息运算的并行操作包括：

根据第M个子数据块的运算信息进行第M个子数据块的训练运算，M为大于等于4的正整数；

根据第M-1个子数据块的训练运算结果、第M-2个子数据块的运算信息进行第M-2个子数据块的后向状态运算；

根据第M-3个子数据块的运算信息进行第M-3个子数据块的前向状态运算；

根据第M-3个子数据块的后向状态运算结果、第M-3个子数据块的运算信息和第M-3个子数据块的前向状态运算结果来进行第M-3个子数据块的外信息运算。

5.如权利要求2-4所述的高速Turbo译码方法，其特征在于，所述运算信息包括系统位信息、校验位信息和外信息。

6.一种高速Turbo译码装置，其特征在于，所述装置包括：

接收单元，用于接收待译码的数据码块；

码块划分单元，用于将所述待译码的数据码块以滑动窗长度为单位分成多个子数据块；

并行运算单元，用于对所述子数据块进行Turbo译码中训练运算、后向状态运算、前向状态运算和外信息运算的并行操作来得到译码结果。

7.如权利要求6所述的高速Turbo译码装置，其特征在于，所述并行运算单元包括：

交替存储模块，用于将所述子数据块内的运算信息更替式地存储于容量为滑动窗长度的三个镜像存储器内；

读取模块，用于从所述镜像存储器内读取所需的运算信息；

运算模块，用于根据所述读取模块读取的运算信息进行Turbo译码中训练运算、后向状态运算、前向状态运算和外信息运算的并行操作。

8.如权利要求7所述的高速Turbo译码装置，其特征在于，所述交替存储模块包括：

第一存储子模块，用于将第N个子数据块的运算信息存储于第一镜像存储器或第二镜像存储器，N为正整数；

第二存储子模块，用于将第N+2个子数据块的运算信息存储于所述第N个子数据块的运算信息所在的镜像存储器以替代其中的第N个子数据块的运算信息；

第三存储子模块，用于将所述第N个子数据块的运算信息存储于第三镜像存储器以替代其中的运算信息，并将该被替代的运算信息用于前向状态运算及外信息运算。

9.如权利要求8所述的高速Turbo译码装置，其特征在于，所述运算模块具体包括：

训练运算子模块，用于根据第M个子数据块的运算信息进行第M个子数据块的训练运算，M为大于等于4的正整数；

后向状态运算子模块，用于根据第M-1个子数据块的训练运算结果、第M-2个子数据块的运算信息进行第M-2个子数据块的后向状态运算；

前向状态运算子模块，用于根据第M-3个子数据块的运算信息进行第M-3个子数据块的前向状态运算；

外信息运算子模块，用于根据第M-3个子数据块的后向状态运算结果、第M-3个子数据块的运算信息和第M-3个子数据块的前向状态运算结果来进行第M-3个子数据块的外信息运算。

10.如权利要求7-9所述的高速Turbo译码装置，其特征在于，所述运算信息包括系统位信息、校验位信息和外信息。

Images