CN102694553B - 数据转换器电路和方法 - Google Patents
数据转换器电路和方法 Download PDFInfo
- Publication number
- CN102694553B CN102694553B CN201210081000.XA CN201210081000A CN102694553B CN 102694553 B CN102694553 B CN 102694553B CN 201210081000 A CN201210081000 A CN 201210081000A CN 102694553 B CN102694553 B CN 102694553B
- Authority
- CN
- China
- Prior art keywords
- signal
- over
- input
- output
- data converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
- H03M1/822—Digital/analogue converters with intermediate conversion to time interval using pulse width modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0283—Filters characterised by the filter structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及数据转换器电路和方法。在实施方式中,过采样数据转换器包括低通滤波器,所述低通滤波器具有包括动态限幅器的滤波级,其中,动态限幅器具有由在过采样数据转换器的输入端的信号水平设定的限度。过采样数据转换器还包括量化模块,所述量化模块包括耦合至低通滤波器的输出端的输入端和耦合至低通滤波器的输入端的输出端。
Description
技术领域
本发明主要涉及半导体电路和方法,并且更具体地涉及数据转换器电路和方法。
背景技术
D类放大器用在音频电路中,这些音频电路用于多种产品,例如MP3播放器、移动电话以及立体音频放大器。它们的使用已经变得非常普遍,在某种程度上是因为它们的高效率及它们容易与数字音频电路接口的能力。典型的D类输出级以大于期望的输出信号的带宽的频率通过在不同电源之间切换负载来驱动输出负载。切换能量被特定负载电路的特性电学地和/或声学地过滤。例如,如果D类放大器以高于可听频率波段的切换频率驱动扩音器,那么音频被转换为声能,并且高频切换能量通过扩音器的质量(mass)和/或电感过滤。当D类输出级的输出开关两端的切换损耗被最小化时,获得了较高的效率。因为D类放大器能够接收并驱动脉冲调制信号,所以D类输出级能够直接接到数字输出电路,而不需要直接的音频信号路径中的精确的模拟组件。
此外,通过使用过采样数模转换技术(oversampled digital-to-analogconversion techniques)(例如δ-Δ调制)以向D类输出级提供脉冲调制输入信号可以获得产生较高音频保真度的高动态范围。然而,在大多数情况下,由于当带内的输出信号接近100%的最大调制电平时出现的不稳定性,而导致了高阶δ-Δ调制器被限制为总的可能输出动态范围的一部分。因此,许多系统使用50%的最大调制范围将δ-ΔDAC的输出限制为大约其最大输出的50%。例如,如果单端操作D类放大器在10伏特电源上运行,那么当最大调制范围被设定为50%时,最大带内输出信号只等价于5V峰间值。
发明内容
在实施方式中,过采样数据转换器包括低通滤波器,其具有包括动态限幅器的滤波级,其中动态限幅器具有由在过采样数据转换器的输入端的信号水平设定的限制。过采样数据转换器也包括量化模块,其具有耦合到低通滤波器的输出端的输入端以及耦合到低通滤波器的输入端的输出端。
结合以下附图和描述阐述了本发明的一个或更多实施方式的细节。本发明的其他特征、目的和优点根据描述和附图以及从权利要求将是显而易见的。
附图说明
为了更加完全地理解本发明及其优点,现在参照附图作出以下描述,其中:
图1示出了现有技术的调制器;
图2示出了根据本发明实施方式的调制器;
图3示出了示例性PWM映射电路(PWM mapping circuit)的波形图;
图4示出了示例性的具有动态可调限幅器的低通滤波器;
图5示出了根据可选实施方式的具有动态可调限幅器的低通滤波器;以及
图6示出了示例性的集成电路。
具体实施方式
下面将详细讨论本优选实施方式的构成和使用。然而,应该理解,本发明提供了许多可应用的发明构思,它们能够以各种具体的上下文来实施。所讨论的具体实施方式仅是构成和使用本发明的具体方式的示例,并不限制本发明的范围。
本发明将参考具体上下文中的优选实施方式(即,用于音频应用的过采样数模转换器)来进行描述。然而,本发明也可以应用于例如模数转换器的其他类型的数据转换器和其他类型的应用。
在实施方式中,过采样调制器的滤波器内的限制级(limiting stage)的限度根据过采样调制器的输入水平(input level)动态地调节。通过动态调节水平,能够获得100%的调制因数。
图1示出传统的δ-Δ调制器100,其将数字数据输入流digital_in转换为脉冲调制流pwm_out。然后,输出信号pwm_out用于驱动D类输出级,或者用于得到用于驱动D类输出级的脉冲宽度调制信号。调制器100具有低通滤波器102、量化器104、反馈模块106和求和点108。量化信号pwm_out在求和点108处从数据输入流digital_in被减去,从而形成闭合回路。低通滤波器102确保量化的输出的低频部分严格地跟随digital_in。回路的反馈作用将由量化器104产生的量化噪声移动至低通滤波器102的阻带中的较高频率中。增益越高并且低通滤波器102的阶数越高,则相对于pwm_out的输出频谱而落入低通滤波器102的通带内的量化噪声的量越低。
然而,当对调制器100给出高的输入水平时,由于量化器104的等价增益中的有效性下降而导致了回路变得不稳定。当使用高阶回路滤波器时,增益中的这种下降会将一些闭合回路磁极移至复平面的右手部分。这些不稳定的实际效果在于带内噪声层(in-band noise floor)在不稳定开始时增加,从而降低了信噪比(SNR)。因此,为了避免这种不稳定,传统的应用通常将对调制器的输入信号水平限制为其全部动态范围的一部分。在一些应用中,例如,对调制器的输入信号水平被限制为其全部输入范围的50%。因此,调制器的输出范围被限制为其最大输出范围的一部分。这样的方案限制了调制器产生100%的输出调制因数(其对应于调制器在输出端处使用整个可用动态范围)的能力。以100%调制因数操作的电路的实例为单端D类放大器,当将其输出量从0V切换到1V时,其输出1V峰间值基带信号。
图2示出了实施方式的调制器120,其根据过采样调制器120的输入水平digital_in通过在低通滤波器122内动态地调节限制级别的限度,获得100%的调制因数并且维持了稳定性。这里,通过脉冲宽度调制映射器112执行回路的量化功能。在一个实施方式中,低通滤波器122的输出被转换为具有恒定时间周期和变化的脉冲宽度的PWM符号。
图3示出示例性PWM映射功能(mapping function)。在映射输入(mapper_in)为7时,PWM映射在7的映射输入处产生了长脉冲宽度,而映射功能在0的映射输入处产生了50%的占空比。在-7的映射输入处产生了短的脉冲宽度。在图3的曲线图中,Y轴表示逻辑和/或电压电平而X轴表示时间。为了简化说明,没有示出对应于中间值3至6和-6至-3的PWM映射。应该理解的是,图3中所示的映射仅仅是许多可能的映射的实例。在使用100%调制因数的实施方式中,最小输入值对应于0%占空比脉冲宽度(例如,输出保持为低),而最大输入值对应于100%占空比脉冲宽度。在不使用100%占空比的实施方式中,因此映射功能降低(scaled)。在进一步地实施方式中,能够使用不同的映射或者量化功能。
图4示出了具有动态饱和元件的示例性低通滤波器200。从25位总线lowpass_filter_in向滤波器200提供数据,而数据在总线lowpass_filter_out处从滤波器200输出。在实施方式中,低通滤波器200为具有两个二阶部分250和252的四阶滤波器。二阶部分250具有由求和点214、可编程限幅器模块216和延迟元件218构成的第一积分器和由求和点220、可编程限幅器模块222和延迟元件224构成的第二积分器。延迟元件224的输出经由增益模块202和求和点214被反馈至第一积分器的输入。二阶部分252具有由求和点226、可编程限幅器模块228和延迟元件230构成的第一积分器和由求和点232、可编程限幅器模块234和延迟元件236构成的第二积分器。延迟元件236的输出经由增益模块206和求和点226被反馈至第一积分器的输入。二阶部分252经由增益模块208耦合至二阶部分250。在可选实施方式中,二阶部分和具有二阶部分的积分器能够使用本领域已知的各种拓扑来实现。在另一可选实施方式中,能够实现较高或者较低的滤波器阶数,并且能够使用各种进一步的滤波器拓扑。
在实施方式中,可编程限幅器216、222、228和234的饱和限度是由限幅器控制模块254控制的。在实施方式中,限幅器控制模块254获取调制器输入digital_in的绝对值256,并且使用比较器258将来自模块256的绝对值与多个阈值相比较。可编程限幅器216、222、228和234的饱和限度根据比较器的输出而设定。在一个实施方式中,这些模块的饱和限度能够根据限幅器控制模块254的输出设定在从[-228+1;228-1]的数字输出范围到[-224+1;224-1]的数字输出范围之间。在一个实施方式中,确定下列饱和限度,如下列伪代码所表示:
if|inp|<0x68000:sat[-228+1;228-1]else
if|inp|<0x70000:sat[-227+1;227-1]else
if|inp|<0x78000:sat[-226+1;226-1]else
if|inp|<0x7c000:sat[-225+1;225-1]else
sat[-224+1;224-1]
这里,变量inp表示两个补码形式的25位输入功(input work)。可选地,可以使用其他饱和限度范围、数字格式、映射功能和确定方法。例如,饱和限度能够使用专用逻辑或使用处理器来确定。
在一些实施方式中,使用常规逻辑、标准逻辑、软件或者其他数字系统和方法来实现低通滤波器200的元件。在一个实施方式中,可编程限幅器216、222、228和234的饱和限度利用查找表来实现。增益模块202、204、206、208、210和212例如可以使用移位器来实现。例如,调幅模块(scaling block)202能够通过将其输入向右移位8位来执行其划分功能(division function)。在可选实施方式中,图4的一些或者全部模块能够使用模拟模块构造,和/或使用模拟方法来实现。在另一实施方式中,示例性调制器技术能够用于实现模数转换器。
图5示出了结合图2的求和点108的功能以使得调制器环路闭合的示例性低通滤波器300。该求和点功能被结合在求和模块350、352、354、356和358内。低通滤波器300为具有二阶部分302、304和306的六阶滤波器。可编程限幅器320、322、324、326和328的限度由控制模块310控制,并且根据上文所述的实施方式操作。在一个实施方式中,这些模块的饱和限度能够根据限幅器控制模块310的输出被设定从而提供从[-228+1;228-1]至[-224+1;224-1]变化的数字输出范围。此外,在可选实施方式中,可以使用求和模块的子集以对信号loop_filter_in和feedback_in求和,或者也可以使用单独的求和模块。应该进一步理解的是,图5中所示的模块能够如图所示地分开划分,或者它们的功能可以被结合至执行多个功能的数字模块,诸如处理器电路。在一些实施方式中,信号loop_filter_in为对调制器的输入,而信号feedback_in为量化器的输出或者量化器的输出的调幅版本(scaled version)。在一些情况下,该输出类似于图2中的模块106的输出。
在实施方式中,二阶滤波器部分302、304和306内的积分器能够以各种方式来实施。例如,二阶部分304中的第一积分器在积分器的反馈路径中具有延时模块330,而在二阶部分304中的第二积分器在积分器的正向路径中具有延时模块332。在另一可选实施方式中,积分器延时模块能够以各种其他位置和构造位于滤波器内。
在实施方式中,输出接口模块312将二阶部分306的输出调幅并量化至在-12和12之间具有两个补码值的五位字长,从而形成信号loop_filter_out,该信号然后被提供至PWM映射模块的输入端,诸如图2中所示的模块112。在另一实施方式中,可以对二阶部分306的输出执行其他输出字长形式和量化操作。
图6示出了实现示例性数据转换器的集成电路400。这里,音频数据经由Integrated Interchip Sound I2S接口402或者经由Sony/Philips数字互相连接格式(Sony/Philips Digital Interconnect Format)(SPDIF)接口404接收,并且经由MUX 406选择。采样率转换模块408例如将数据采样率从32KHz转换至96KHz,而MUX 412选择重采样数据或者用在测试中的测试信号模块410的输出。可选择地,可以使用其他采样率和转换因数。SVC模块414控制音量,以及低音和高音放大倍数或者消声。FIR滤波模块416根据系数内存418中的系数过滤SVC 414的输出。频道音量控制模块CHVC包括另外的音量调节元件和音频流操纵和限制模块。PWM模块422使用上文中所述的示例性调制器功能将CHVC模块的输出转换为脉冲宽度调制波形,其输出由D类输出驱动器424区别地输出。电压调节器430、432、434和436向D类输出驱动器424和426提供+/-5V的电压电平,以用于驱动输出晶体管的栅极。在可选实施方式中,可以使用其他电压电平,或者可以省略电压调节器。
在实施方式中,包括第二差分D类驱动器426,以提供立体的输出。在实施方式中,IC 400能够用于但不限于这些应用,例如,用于电视装置的音频放大器、无线电以及家庭影院放大器。应该理解的是,IC 400仅是实施方式系统和方法的许多可能的实施方式中的一个实例。
在实施方式中,过采样数据转换器包括低通滤波器,该低通滤波器具有包括动态限幅器的滤波级,其中动态限幅器具有由在过采样数据转换器的输入端处的信号水平设定的限度。过采样数据转换器还包括量化模块,该量化模块包括耦合到低通滤波器的输出端的输入端和耦合到低通滤波器的输入端的输出端。在一些实施方式中,滤波级包括多个滤波级,其中多个滤波级的每个都具有相应的动态限幅器,所述动态限幅器具有由在过采样数据转换器的输入端处的信号水平设定的限度。此外,在一些实施方式中,过采样数据转换器包括耦合在量化模块的输出端和低通滤波器的输入端之间的求和点,其中,求和点具有耦合至系统输入端的第一输入端、耦合至量化模块的输出端的第二输入端以及耦合至低通滤波器的输入端的输出端。在一些实施方式中,该求和点是明显的功能模块,其闭合调制器回路,而在其他实施方式中,该求和点在过滤模块暗含地实现。
在实施方式中,多个滤波级的每个都进一步具有相应的积分器。在一些实施方式中,多个滤波级的每个都进一步具有相应的延迟元件。在实施方式中,至少一个滤波级包括二阶滤波级,该二阶滤波级具有两个动态限幅器和两个积分器。在实施方式中,滤波的步骤还包括形成进一步的积分信号,并根据确定的限度限制进一步的积分信号。
在实施方式中,过采样数据转换器还包括耦合至过采样数据转换器的输入端的限幅控制模块。限幅器控制模块包括比较模块,所述比较模块将在过采样数据转换器的输入端处的信号水平与多个阈值进行比较,从而形成第一量化控制输出。在一些实施方式中,相应的动态限幅器的限度由第一量化控制输出的水平设定。
在一个实施方式中,数据转换器是过采样数模转换器(DAC),然而在可选实施方式中,数据转换器可以是模数转换器。在一个实施方式中,量化模块包括脉冲宽度调制映射模块,所述脉冲宽度调制映射模块将量化模块的输入端处的值映射为量化模块的输出端处的脉冲宽度调制信号。
在实施方式中,执行数据转换的方法包括根据输入信号的幅度确定限度,以及过滤输入信号和反馈信号的总和以形成过滤信号。在一个实施方式中,过滤步骤包括对输入信号和反馈信号的总和求积分,从而形成第一积分信号,并且将该积分信号限制为确定的限度。该方法还包括量化滤过信号以形成量化信号、基于量化信号形成反馈信号以及基于量化信号形成电输出信号。在一个实施方式中,量化信号被配置为占有100%的调制率值。在其他实施方式中,该调制值可以采用不同于100%的值,例如90%、95%或者其他值。在一些实施方式中,量化过滤信号包括形成脉冲宽度与过滤信号的幅度成比例的脉冲宽度调制(PWM)信号。在一个实例中,脉冲宽度调制(PWM)信号包括在固定脉冲周期内将输出值映射为多个脉冲宽度中的一个。在实施方式中,该方法还包括用电子输出信号驱动扩音器。
在实施方式中,集成电路包括具有低通滤波器和量化模块的过采样数模转换器(DAC)。低通滤波器具有包括积分器和动态限幅器的滤波级,其中,动态限幅器具有根据在过采样DAC的输入端处的信号水平设定的限度。量化模块包括耦合至低通滤波器的输出端的输入端和耦合至低通滤波器的输入端的输出端。在实施方式中,量化模块包括脉冲宽度调制(PWM)发生器,所述脉冲宽度调制(PWM)发生器将低通滤波器的输出转换为脉冲宽度调制信号。在实施方式中,脉冲宽度调制信号具有固定的脉冲周期和变化的占空比。在一些实施方式中,量化模块的信号输出被配置为占有100%的调制率值,并且在一些实施方式中,集成电路还包括耦合至量化模块的输出端的D类音频驱动器。
在一些实施方式中,集成电路进一步地包括耦合至过采样DAC的输入端的限度生成模块。限度生成模块具有比较器,该比较器将在过采样DAC的输入端处的信号水平与多个阈值进行比较,从而形成第一量化控制信号。滤波级的动态限幅器的限度根据第一量化控制信号而设定。
实施方式的优点包括能够以高达100%的调制因数操作过采样DAC,而不会经受不稳定性和伴随这种不稳定的无法接受的SNR降低。实施方式的其他优点包括能够保持过采样DAC的性能,而不会限制DAC的输出幅度,或者不使用较低的回路过滤增益。
尽管已经参照示例性的实施方式描述了本发明,但是该描述并不意在被解释为限制性的。通过参考本说明书,示例性实施方式的各种变形和组合,以及本发明的其他实施方式对本领域技术人员来说将是显而易见的。因此,所附权利要求书已在涵盖任何这样的变形或实施方式。
Claims (21)
1.一种过采样数据转换器,包括:
低通滤波器,具有包括动态限幅器的滤波级,所述动态限幅器具有由所述过采样数据转换器的输入端处的信号水平设定的限度;以及
量化模块,包括耦合至所述低通滤波器的输出端的输入端和耦合至所述低通滤波器的输入端的输出端,
其中,所述滤波级包括多个滤波级,所述多个滤波级的每个都包括相应的动态限幅器,所述动态限幅器具有由在所述过采样数据转换器的输入端处的信号水平设定的限度,
其中,所述过采样数据转换器进一步包括耦合至所述过采样数据转换器的输入端的限幅器控制模块,所述限幅器控制模块包括比较模块,所述比较模块将在所述过采样数据转换器的输入端处的所述信号水平与多个阈值进行比较,以形成第一量化控制输出,其中,所述相应的动态限幅器的限度由所述第一量化控制输出的水平设定。
2.根据权利要求1所述的过采样数据转换器,其中,所述过采样数据转换器为过采样数模转换器。
3.根据权利要求2所述的过采样数据转换器,其中,所述量化模块包括脉冲宽度调制映射模块,所述脉冲宽度调制映射模块将在所述量化模块的输入端处的值映射为在所述量化模块的输出端处的脉冲宽度调制信号。
4.根据权利要求1所述的过采样数据转换器,其中,所述多个滤波级的每个都进一步包括相应的积分器。
5.根据权利要求1所述的过采样数据转换器,其中,所述多个滤波级的每个都进一步包括相应的延迟元件。
6.根据权利要求1所述的过采样数据转换器,其中,至少一个所述滤波级包括二阶滤波级,所述二阶数滤波级包括两个动态限幅器和两个积分器。
7.根据权利要求1所述的过采样数据转换器,进一步包括耦合在所述量化模块的输出端和所述低通滤波器的输入端之间的求和点。
8.根据权利要求1所述的过采样数据转换器,其中,所述低通滤波器进一步包括至少一个求和模块,所述求和模块对所述量化模块的输出和所述过采样数据转换器的输入求和。
9.一种执行数据转换的方法,所述方法包括:
基于输入信号的幅度确定限度;
过滤所述输入信号和反馈信号的总和以形成过滤信号,所述过滤包括:对所述输入信号和反馈信号的总和求积分以形成第一积分信号;以及将所述积分信号限制至所确定的限度;
量化所述过滤信号以形成量化信号;
基于所述量化信号形成所述反馈信号;以及
基于所述量化信号形成电输出信号,
其中,基于输入信号的幅度确定限度包括将所述输入信号的信号水平与多个阈值进行比较,以形成第一量化控制输出,通过所述第一量化控制输出设定所述限度。
10.根据权利要求9所述的方法,其中,所述量化信号被配置为占有100%的调制率值。
11.根据权利要求9所述的方法,其中,量化所述过滤信号包括形成脉冲宽度与所述过滤信号的幅度成比例的脉冲宽度调制信号。
12.根据权利要求11所述的方法,其中,形成所述脉冲宽度调制信号包括在固定脉冲周期内将输出值映射为多个脉冲宽度中的一个。
13.根据权利要求9所述的方法,进一步包括用所述电输出信号驱动扩音器。
14.根据权利要求9所述的方法,其中所述过滤进一步包括:
形成进一步的积分信号;以及
基于所确定的限度限制所述进一步的积分信号。
15.一种集成电路,包括:
过采样数模转换器,所述过采样数模转换器包括:
低通滤波器,具有包括积分器和动态限幅器的滤波级,所述动态限幅器具有根据在所述过采样数模转换器的输入端处的信号水平设定的限度;以及
量化模块,包括耦合至所述低通滤波器的输出端的输入端和耦合至所述低通滤波器的输入端的输出端,
其中,所述集成电路进一步包括耦合至所述过采样数模转换器的输入端的限度生成模块,所述限度生成模块包括比较器,所述比较器将在所述过采样数模转换器的输入端处的所述信号水平与多个阈值进行比较,以形成第一量化控制信号,其中,所述滤波级的动态限幅器的限度根据所述第一量化控制信号而设定
16.根据权利要求15所述的集成电路,其中,所述量化模块包括脉冲宽度调制发生器,所述脉冲宽度调制发生器将所述低通滤波器的输出转换为脉冲宽度调制信号。
17.根据权利要求16所述的集成电路,其中,所述脉冲宽度调制信号包括固定的脉冲周期和变化的占空比。
18.根据权利要求15所述的集成电路,其中,所述量化模块的信号输出被配置为占有至少95%的调制率值。
19.根据权利要求15所述的集成电路,进一步包括耦合至所述量化模块的输出端的D类音频放大器。
20.根据权利要求15所述的集成电路,进一步包括耦合在所述量化模块的输出端和所述低通滤波器的输入端之间的求和点。
21.根据权利要求15所述的集成电路,其中,所述低通滤波器包括求和模块,所述求和模块对所述量化模块的输出和所述过采样数模转换器的输入求和。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/070,293 | 2011-03-23 | ||
US13/070,293 US8410963B2 (en) | 2011-03-23 | 2011-03-23 | Data converter circuit and method |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102694553A CN102694553A (zh) | 2012-09-26 |
CN102694553B true CN102694553B (zh) | 2015-10-28 |
Family
ID=46831817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210081000.XA Expired - Fee Related CN102694553B (zh) | 2011-03-23 | 2012-03-23 | 数据转换器电路和方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8410963B2 (zh) |
CN (1) | CN102694553B (zh) |
DE (1) | DE102012102504B4 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105634494B (zh) * | 2015-12-22 | 2019-02-15 | 中国电子科技集团公司第五十研究所 | 射频信号模数转换的方法 |
NL2016605B1 (en) | 2016-04-14 | 2017-11-02 | Axign B V | Digital audio converter and amplifier controller. |
DE102016208543B4 (de) * | 2016-05-18 | 2022-07-14 | Continental Automotive Gmbh | E-Call Modul - Verfahren und Vorrichtung insbesondere für ein E-Call-Modul eines Kraftfahrzeugs |
NL2018617B1 (en) * | 2017-03-30 | 2018-10-10 | Axign B V | Intra ear canal hearing aid |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5299073A (en) * | 1990-08-31 | 1994-03-29 | Sony United Kingdom Ltd. | Video tape recorder speed control |
CN1102925A (zh) * | 1993-06-29 | 1995-05-24 | 株式会社金星社 | 梳状滤波器,采用该滤波器的旋转控制装置和滤波方法 |
CN1742429A (zh) * | 2003-01-31 | 2006-03-01 | 印芬龙科技股份有限公司 | 数字脉冲宽度调制装置及方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3869674A (en) * | 1972-12-26 | 1975-03-04 | Dynaco Inc | A.f.c. disabling circuitry |
SE517602C2 (sv) * | 1995-10-20 | 2002-06-25 | Ericsson Telefon Ab L M | Fastlåst loop |
US5684482A (en) * | 1996-03-06 | 1997-11-04 | Ian A. Galton | Spectral shaping of circuit errors in digital-to-analog converters |
AU8024700A (en) * | 1999-10-21 | 2001-04-30 | William J. Mandl | System for digitally driving addressable pixel matrix |
WO2002023727A2 (en) * | 2000-09-11 | 2002-03-21 | Broadcom Corporation | Method and apparatus for mismatch shaping of an oversampled converter |
US6518899B2 (en) * | 2001-06-13 | 2003-02-11 | Texas Instruments Incorporated | Method and apparatus for spectral shaping of non-linearity in data converters |
US7170360B2 (en) | 2003-01-31 | 2007-01-30 | Infineon Technologies Ag | Device and method for digital pulse width modulation |
WO2007111316A1 (ja) * | 2006-03-28 | 2007-10-04 | Jtekt Corporation | 車輪用軸受装置 |
-
2011
- 2011-03-23 US US13/070,293 patent/US8410963B2/en active Active
-
2012
- 2012-03-23 DE DE201210102504 patent/DE102012102504B4/de not_active Expired - Fee Related
- 2012-03-23 CN CN201210081000.XA patent/CN102694553B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5299073A (en) * | 1990-08-31 | 1994-03-29 | Sony United Kingdom Ltd. | Video tape recorder speed control |
CN1102925A (zh) * | 1993-06-29 | 1995-05-24 | 株式会社金星社 | 梳状滤波器,采用该滤波器的旋转控制装置和滤波方法 |
CN1742429A (zh) * | 2003-01-31 | 2006-03-01 | 印芬龙科技股份有限公司 | 数字脉冲宽度调制装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
US20120242522A1 (en) | 2012-09-27 |
US8410963B2 (en) | 2013-04-02 |
DE102012102504A1 (de) | 2012-09-27 |
DE102012102504B4 (de) | 2015-05-13 |
CN102694553A (zh) | 2012-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2843841B1 (en) | Method and device for driving digital speaker based on code conversion | |
US10008994B2 (en) | Audio amplifier system | |
US7612608B2 (en) | Sigma-delta based Class D audio or servo amplifier with load noise shaping | |
CA2935487C (en) | Implementation method and device of multi-bit .delta.-.sigma. modulation-based digital speaker system | |
US7058464B2 (en) | Device and method for signal processing | |
US7605653B2 (en) | Sigma-delta based class D audio power amplifier with high power efficiency | |
US20090116654A1 (en) | On-the-fly introduction of inter-channel delay in a pulse-width-modulation amplifier | |
CN102883242A (zh) | 多功能扬声器驱动控制装置及控制方法 | |
CN102694553B (zh) | 数据转换器电路和方法 | |
JP2016046544A (ja) | スイッチング回路、オーディオアンプ集積回路、電子機器、電気音響変換素子の駆動方法 | |
US10873811B1 (en) | Low-latency audio output with variable group delay | |
MX2013008939A (es) | Metodo para enviar señal de audio y aparato de salida de señal de audio que utiliza el metodo. | |
JP2000049613A (ja) | ディジタルスイッチングアンプ | |
US10418950B1 (en) | Methods and apparatus for a class-D amplifier | |
JP2016063300A (ja) | オーディオアンプ、電子機器、オーディオ信号の再生方法 | |
JP6401929B2 (ja) | Δσd/aコンバータおよびそれを用いた信号処理回路および電子機器 | |
US20200389727A1 (en) | Low-latency audio output with variable group delay | |
WO2023081296A1 (en) | Finite impulse response input digital-to-analog converter | |
WO2023081289A1 (en) | Finite impulse response input digital-to-analog converter | |
Yu et al. | An FPGA-based digital class-D amplifier with power supply error correction | |
JP2008148260A (ja) | デジタルフィルタ、フィルタリング方法およびそれらを用いたデジタルオーディオ処理回路ならびに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20151028 Termination date: 20190323 |