CN102694121A

CN102694121A - 一种制备电阻存储器件的方法及其产品与应用

Info

Publication number: CN102694121A
Application number: CN2012101635169A
Authority: CN
Inventors: 赵宏武; 张培健; 孟洋; 李栋; 孟庆宇
Original assignee: Institute of Physics of CAS
Current assignee: Institute of Physics of CAS
Priority date: 2012-05-17
Filing date: 2012-05-17
Publication date: 2012-09-26

Abstract

本发明提供一种制备电阻存储器件的方法以及由此制备的均匀发光的电阻存储器件及其应用。所述制备方法包括在0～150℃形成底电极、氧化物介质层和顶电极的步骤，所述介质层由具有电阻转变和发光特性的材料构成，并且所述底电极和所述顶电极的至少一个对所述介质层所发的光透明。本发明的制备方法步骤简单、节约能耗，由此制备的电阻存储器件具有不交叉8字形的I-V特性，可用于光电一体器件；发光均匀稳定，满足器件可商业化、小型化的要求。

Description

一种制备电阻存储器件的方法及其产品与应用

技术领域

本发明涉及半导体存储器件领域，具体涉及一种制备电阻存储器件的方法，以及由此制备的均匀发光的电阻存储器件与应用。

背景技术

在半导体技术领域，存储器件和发光器件是具有突出前景的两大方向，并一直是研究的重点。现代半导体技术中，通常仅为单纯的存储单元器件或发光器件，而鲜有存储与发光相结合的器件。

RRAM(Resistive random access memory，电阻型非易失性存储器)因其高密度存储、超高转换速度、长寿命、低功耗以及与传统CMOS工艺的兼容性等的诸多优点而日益受到关注。但RRAM在走向实际应用的道路上还存在一些问题，如器件的稳定型和可重复性(主要为I-V特性和翻转特性)差，起作用的区域不均匀，这些都严重影响其工业化生产。

本发明人的发明专利申请CN201110059937.2公开了一种具有发光特性的电阻存储器件。该器件利用兼具电阻转变的电致发光特性的材料作为介质层，并使用对介质层所发出的光透明的材料作为底电极和顶电极，实现了半导体器件中存储与发光这两者的有机结合，大大拓宽了半导体材料的应用前景。

该申请所公开的电阻存储器件的阻态转变是通过导电通道实现的，在对器件施加电压时，器件内形成导电通道以实现阻态转变，同时导电通道内的载流子发生复合而产生荧光。

为形成导电通道，电阻存储器件通常在高温下制备，即在衬底材料上逐层沉积底电极、氧化物中介层和顶电极时，每一层生长完成之后均要求进行高温退火处理。退火温度会影响材料的结晶性和层间界面性质，进而影响器件的阻态转变性质。

如此形成的导电通道型电阻存储器件，其阻态变化机制I-V特性曲线呈现典型的交叉8字型(如图4所示)，即当RRAM顶电极接偏压，底电极接地时，测试器件在相反极性电场作用下的I-V特性，正偏压操作时器件从高阻态进入低阻态，而在负偏压操作时，器件从低阻态进入高阻态，并且I-V曲线存在一个共同的交点。

导电通道的产生具有不确定性，不同样品的发光位置不确定、不稳定，通常仅在样品的边缘位置有发光点，这会导致发光不均匀。这种不均匀的发光性质会影响器件的整体稳定性。此外，高温退火处理还会造成较大能量消耗，并且在高温下处理器件也对器件材料的选择造成限制。

CN200810092024.9公开了一种在室温到约200℃沉积介质层制备电阻存储器件的方法。文中还讨论了沉积温度对样品I-V特性的影响：对于NiO介质层，室温下沉积得到的样品的I-V特性显示其不具备可变电阻特性；对于金属离子掺杂的氧化物介质层，室温沉积所得样品的I-V特性显示其具备单极性可变电阻特性。

然而，相比双极性可变电阻特性，单极性可变电阻特性的阻态翻转速度较慢，并且需要较多功耗，成本较高。因此，存在着对于一种具有均匀发光特性和双极性可变电阻特性的光电一体化电阻存储器件，及其制备方法的需要。

发明内容

本发明要解决的技术问题是，克服现有技术中RRAM器件功能单一、性质稳定性和均匀度差、器件制备能耗大的缺陷，提供一种性质稳定、均匀，且可以减小尺寸的光电一体型阻变存储器件以及其制备方法。

为此，本发明一方面提供一种制备电阻存储器件的方法，包括：S1在衬底上形成底电极；S2在所述底电极上形成介质层，所述介质层由具有电阻转变和发光特性的材料构成；S3在所述介质层上形成顶电极，其中所述底电极和所述顶电极的至少一个对所述介质层所发的光透明；并且所述步骤S2和S3在0～150℃进行。

一些实施方案中，所述步骤S1也在0～150℃进行。

一些实施方案中，所述方法还可以包括重复所述步骤S1、S2、S3两次、三次或更多次，以生产具有六层、九层或更多层的电阻存储器件。

所述介质层厚度可以在5～300nm的范围，如10～200nm范围，优选为80nm。

所述介质层优选由选自TiO₂、MgO、ZnO、Cu₂O、CuO、NiO、ZrO₂、Al₂O₃的简单氧化物，或掺杂以金属或其合金、非金属的TiO₂、MgO、ZnO、Cu₂O、CuO、ZrO₂、Al₂O₃的掺杂氧化物，或它们任意组合构成，所述金属或其合金可以选自Au、Ag、Cu、Fe、Ni、Ti、Hf、Zr、Zn、W、Co、Nb、Mg或它们的合金，所述非金属可以选自N、S、B、Si、C、P、ITO。

如在一些实施方案中，所述介质层可以为TiO₂层或MgO层；另一些实施方案中，所述介质层可以为Ni掺杂的TiO₂层，并且其中Ni的掺杂浓度在1-33vol％的范围，优选的Ni掺杂浓度为10vol％。

本发明另一方面提供根据本发明的方法制备的电阻存储器件，其特征在于，所述电阻存储器件具有不交叉8字形的I-V特性。

本发明再一方面提供一种显示器件或存储显示器，其包括本发明的电阻存储器件。

本发明的有益效果在于：

电阻存储器件制备过程省去退火步骤，使得存储器件可以在低温、室温条件下制备(低于150℃)，兼容CMOS工艺；工艺简单，节约能耗，降低了制备成本；器件材料不需受耐高温的限制，使得像衬底材料等材料的选择范围得以拓宽；器件具有双极性电阻转变特性，阻态翻转速度快、所需功耗小。

如此制备的器件消除了导电通道，I-V特性曲线呈现反常的不交叉8字形，使得发光均匀稳定，满足了器件可商业化、小型化的要求。

本发明公开的均匀发光的电阻存储器件中，由于采用兼具电阻转变和电致发光特性的介质层以及透明的底电极或顶电极，而使得器件兼具电阻存储和发光功能，可用于光电一体器件。

附图说明

图1是电阻存储器件的三明治结构示意图。

图2是制备对比样品的常规电阻存储器件的流程图。

图3A是制备本发明样品1的电阻存储器件的示例性流程图。

图3B是制备本发明样品2的电阻存储器件的示例性流程图。

图4是导电通道型电阻存储器件(对比样品)的I-V特性曲线，其呈现典型的交叉8字形。

图5A-B分别是根据本发明样品1和2的电阻存储器件的示例性I-V特性曲线，其呈现反常的不交叉8字形。

图6A-B分别是根据本发明样品3和4的电阻存储器件的示例性I-V特性曲线，其呈现反常的不交叉8字形。

图7是根据本发明样品5的电阻存储器件的示例性I-V特性曲线，其呈现反常的不交叉8字形。

图8A-B分别是对比样品的电阻存储器件正向和负向I-V扫描过程中的2D发光图像。

图9A-B是本发明样品1的电阻存储器件的I-V扫描均匀发光的2D图像。

图10是本发明样品2的电阻存储器件的I-V扫描均匀发光的2D图像。

图11A-B是本发明样品3的电阻存储器件的I-V扫描均匀发光的2D图像。

图12是导电通道型电阻存储器件(对比样品)的XRD图。

图13是根据本发明样品1的电阻存储器件的XRD图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步详细说明。

图1所示为电阻存储器件的一般结构示意图。如图所示，电阻存储器件一般为三明治结构，包括底电极层100、顶电极层200以及在底电极层100和顶电极层200之间的金属氧化物介质层300。

底电极层100和顶电极层200均可由透明导电氧化物来构成，如：ITO、FTO；也可以由各种透明导电氮化物构成，如含Ti、Al、Si、Mo、Cr、Nb、Co、Fe、Pd、Ag、Au、Pt的导电氮化物。

介质层300的材料为具有电阻转变和发光特性的的材料，如可以是TiO₂、MgO、ZnO、Cu₂O、CuO、NiO、ZrO₂、Al₂O₃的简单氧化物，或掺杂以金属或其合金、非金属的TiO₂、MgO、ZnO、Cu₂O、CuO、ZrO₂、Al₂O₃的掺杂氧化物，或它们任意组合构成，用作掺杂的金属或其合金可以是Au、Ag、Cu、Fe、Ni、Ti、Hf、Zr、Zn、W、Co、Nb、Mg或它们的合金，用作掺杂的非金属可以是N、S、B、Si、C、P、ITO，或它们的任意组合。

构成介质层的材料也可以是诸如掺杂的LaCaMnO、Pr_1-xCaMnO、SrTiO₃、SrZrO₃的复杂氧化物等、以及其他具有电阻转变和发光特性的氮化物、硫化物及有机材料等。

优选地，介质层为TiO₂层或MgO层，最优选为TiO₂层。或者介质层为Ni掺杂TiO₂层，其中Ni的掺杂浓度可以在1-33vol％的范围，优选的掺杂浓度为10vol％。

如上述本发明所述的底电极层100、顶电极层200以及位于底电极层100和顶电极层200之间的金属氧化物介质层300可以采用溅射的PVD(物理气相沉积)、ALD(原子层沉积)、CVD(化学气相沉积)、等离子气相沉积等工艺来制造，而厚度可以从及纳米到几微米之间。在本发明中，介质层的厚度可以在5～300nm的范围，如可以在10～200nm的范围，优选为80nm。

本发明中的电阻存储器件同时具备均匀发光的特性，因此，介质层所采用的材料兼具电阻转变和电致发光特性，并且底电极、顶电极的至少一个为透明材料，对介质层所发的光透明。可以理解，当底电极层、顶电极层以及金属氧化物介质层均采用透明材料制备时，该电阻存储器件具备最佳的发光效果。

样品制备

对照实施例-对比样品

对比样品的电阻存储器件是按照常规制备流程在高温下制备的。如图2的流程图所示，首先在普通玻璃载玻片上使用射频磁控溅射分别逐层沉积400nm ITO(底电极)、80nm TiO₂(介质层)、50nm ITO(顶电极)，系统背景在真空条件下完成，并且每一层生长完成之后均在400℃退火10分钟。

为了测试方便，我们还可以在顶电极ITO上沉积了Au。应理解，Au的沉积仅仅是为了测试方便，对于电阻存储器件的性能不产生影响。

沉积完成之后，采用标准的紫外光刻和反应离子刻蚀工艺形成顶部电极。紫外光刻和反应离子刻蚀工艺是本领域公知的技术，并且本领域普通技术人员可以根据实际情况对工艺条件进行选择和调整，这些选择和调整对器件最终的整体性能没有实质性影响。

实施例1-样品1

样品1的电阻存储器件在整体结构上与对比样品相同，均为ITO/TiO₂/ITO结构。区别在于，样品1是按照如图3A中描述的本发明的制备方法在常温制备的。

如图3A的流程图所示，首先，使用射频磁控溅射在商业普通载玻片上逐层沉积400nm ITO(底电极层)、80nm TiO₂(介质层)、50nm ITO(顶电极层)。每一层的沉积均是在较低温度进行的(温度范围从约0℃到约150℃，)，即沉积之后不进行高温退火步骤。沉积过程优选在室温，即25℃左右的温度进行。

同样，为了测试方便，进一步在顶电极ITO上沉积Au，并沉积完成之后，采用标准紫外光刻和反应离子刻蚀工艺形成顶部电极。

应理解，射频磁控溅射只是本发明中用来形成材料层的优选沉积方式，并且形成材料层的其他方式在本领域是公知的。本领域技术人员也可以采用其他方式沉积材料层，如使用化学气相沉积、等离子体气相沉积、原子层沉积等，并对具体的沉积条件进行适当修改和调整，以满足实际情况的需要。

实施例2-样品2

样品2与样品1的结构相同，均为ITO/TiO₂/ITO/。区别在于制备中，在ITO底电极是在高温沉积，而介质层TiO₂和顶电极ITO均是在常温进行的。

如图3B所示的流程图，首先使用射频磁控溅射在商业普通载玻片上沉积400nm ITO(底电极)，接着在400℃退火10分钟；

之后使用射频磁控溅射在退火后的ITO底电极上进一步沉积80nm TiO₂介质层和50nm ITO顶电极，介质层和顶电极的沉积均是在常温进行的(温度范围从大约室温到大约150℃)，沉积之后没有高温退火步骤。

随后进一步在ITO顶电极上沉积Au，并在沉积完成，采用标准紫外光刻和反应离子刻蚀工艺形成顶部电极。

实施例3-样品3

样品3的制备方法与样品1相同。区别仅在于样品3的介质层采用MgO，样品3的制备方法也与图3A中样品1的制备方法类似，均在常温进行。

首先，使用射频磁控溅射在商业普通载玻片上逐层沉积400nm ITO(底电极层)、80nm MgO(介质层)、50nm ITO(顶电极层)。每一层的沉积均是在较低温度进行的(温度范围从约0℃到约150℃)，即沉积之后不进行高温退火步骤，优选在室温进行。

实施例4-样品4

样品4的制备方法与样品2相同。区别仅在于样品4的介质层采用MgO。在这里不再赘述。

实施例5-样品5

样品5的制备方法与样品1相同。区别仅在于样品5的介质层采用10wt％Ni掺杂的TiO₂。在这里不再赘述。

性能测试

电流-电压特性(I-V特性)

器件的I-V特性使用电流源表或半导体参数分析仪测量，扫描范围为-4V至4V之间的封闭回线扫描。从0V开始，步长25mV逐渐增加到4V，然后以相同的步长逐渐的递减到-4V，然后再以相同的步长增加到0，记录期间的电流值以描绘I-V特性。

对比样品的I-V特性

图4为对比实施例提供的对比样品的I-V特性曲线图。如图4所示，该I-V曲线呈现导电通道型电阻存储器件典型的交叉8字形。该I-V曲线的1过程(电压由0V逐渐增加到最大电压)是高阻态，2过程(电压从最大点电压进入0V)是低阻态，过程3是低阻态(进入负向从0V到负向最大电压)，过程4进入高阻态(从负向最大电压逐渐增加到0V)。

样品1的I-V特性

图5A为实施例1提供的样品1的I-V特性曲线图。如图所示，该I-V曲线呈现反常的不交叉8字形。1过程(电压由0V逐渐增加到最大电压)是低阻态，2过程(电压从最大点电压进入0V)是高阻态，过程3是低阻态(进入负向从0V到负向最大电压)，过程4进入高阻态(从负向最大电压逐渐增加到0V)。

样品2的I-V特性

图5B为实施例2提供的样品2的I-V特性曲线图。如图所示，该I-V曲线呈现反常的不交叉8字形。1过程(电压由0V逐渐增加到最大电压)是低阻态，2过程(电压从最大点电压进入0V)是高阻态，过程3是低阻态(进入负向从0V到负向最大电压)，过程4进入高阻态(从负向最大电压逐渐增加到0V)。

样品3的I-V特性

图6A为实施例3提供的样品3的I-V特性曲线图。如图所示，该I-V曲线呈现反常的不交叉8字形。1过程(电压由0V逐渐增加到最大电压)是低阻态，2过程(电压从最大点电压进入0V)是高阻态，过程3是低阻态(进入负向从0V到负向最大电压)，过程4进入高阻态(从负向最大电压逐渐增加到0V)。

样品4的I-V特性

图6B为实施例4提供的样品4的I-V特性曲线图。如图所示，该I-V曲线呈现反常的不交叉8字形。1过程(电压由0V逐渐增加到最大电压)是低阻态，2过程(电压从最大点电压进入0V)是高阻态，过程3是低阻态(进入负向从0V到负向最大电压)，过程4进入高阻态(从负向最大电压逐渐增加到0V)。

样品5的I-V特性

图7为实施例5提供的样品5的I-V特性曲线图。如图所示，该I-V曲线呈现反常的不交叉8字形。1过程(电压由0V逐渐增加到最大电压)是低阻态，2过程(电压从最大点电压进入0V)是高阻态，过程3是低阻态(进入负向从0V到负向最大电压)，过程4进入高阻态(从负向最大电压逐渐增加到0V)。

器件的发光性质

采用二维共聚焦扫描系统测试样品的电阻转变效应中的动态发光过程。具体方法为在I-V扫描的过程中，采用低噪声CCD同步记录样品的发光情况，测量的样品表面发射的光子数。

对比样品的发光特性

图8A-B描述对比样品的电致发光2维成像特性。其中图8A为正向I-V扫描过程中的2D发光情况；图8B为负向I-V扫描过程中的2D发光情况。

参阅图8A，光斑A、B的发光强度随着正向电压的增强而增大，当正向电压的逐步减小，光斑A的发光面积随之减小，上述现象说明了光斑A、B的发光强度和发光区域极不稳定难以控制。

参阅图8B，光斑A、B及C的发光强度随着负向电压的增强而增大，当负向电压的逐步减小，光斑A的发光面积随之减小，上述现象说明了光斑A、B的发光强度和发光区域极不稳定难以控制。

结合图8A-B，我们发现其发光呈现高度的局域性，并且发光点主要位于电极边缘。这是因为导电通道型电阻存储器件的发光点与导电通道的形成位置直接相关，在电极边缘处聚集着比中心区域更多的缺陷，电场强度更强，而更有利于氧离子(氧空位)迁移，导电通道更易在边缘区域形成，从而发光点也较多出现在电极边缘位置。

样品1的发光特性

图9A-B示出了本发明常温下制备的电阻存储器件样品1的发光特性，其中图9A为正向I-V扫描过程中的2D发光情况；图9B为负向I-V扫描过程中的2D发光情况。

参阅图9A，可以看出在电压很小时，没有发光情况，随着电压的逐渐增大(超过2V)后出现均匀发光情况，且随着电压的增大，发光的强度也增强，但是始终呈现大面积的均匀发光。当电压变小时(小于2V)之后，发光逐渐消失。

参阅图9B，其发光特性和图8A类似，在这里不再重复描述。

结合图9A-B，样品1的发光呈现显著的均匀发光特性，整个电极表面均匀发光。

样品2的发光特性

图10示出了本发明常温下制备的电阻存储器件样品2的发光特性。

从图中可见，与样品1相似，样品2的发光特性呈现以下规律，在电压很小时，没有发光情况，随着电压的逐渐增大后出现均匀发光情况，且随着电压的增大，发光的强度也增强，但是始终呈现大面积的均匀发光。当电压变小时之后，发光逐渐消失。

通过继续实验发现，样品3(图11A和11B)、样品4和样品5(未图示)在其发光特性上也与样品1和样品2保持相同的规律，即在电压很小时，没有发光情况，随着电压的逐渐增大后出现均匀发光情况，且随着电压的增大，发光的强度也增强，但是始终呈现大面积的均匀发光。当电压变小时之后，发光逐渐消失。

图12和图13分别示出导电通道型电阻存储器件(对比样品)和本发明样品1的电阻存储器件的XRD图。参考图12，对比样品(经退火处理)的TiO₂介质层包含晶相，图中可见有明显的锐钛矿和金红石晶相的峰。而在图13中，本发明的样品1(常温制备，不经退火处理)的TiO₂介质层的XRD图谱中，锐钛矿和金红石的峰均消失了，说明本发明的样品1中TiO₂为非晶结构。

鉴于此，本发明人认为，当介质层TiO₂在室温制备时，由于不经过高温退火处理，TiO₂为面内均匀分布的非晶结构，这样的器件在被施加电场后，不会因结构不均匀而造成的局部介电击穿，进而产生导电通道。如此，本发明的电阻存储器件通过消除通道，使介质层在整个平面均匀发光，这样制备的RRAM器件性质稳定，便于工业化的生产。

根据本发明制备的电阻存储器件，因具有均匀的电致发光效应，不但可以用作存储器件，同时也可以作为显示器件及聚存储和显示功能一体的光电一体器件，可广泛应用于现代的电子产品。

以上所述本发明的具体实施方式，并不构成对本发明保护范围的限定。任何根据本发明的技术构思所作出的各种其他相应的改变与变形，均应包含在本发明权利要求的保护范围内。

Claims

1.一种制备电阻存储器件的方法，包括：

S1在衬底上形成底电极；

S2在所述底电极上形成介质层，所述介质层由具有电阻转变和发光特性的材料构成；

S3在所述介质层上形成顶电极，其中

所述底电极和所述顶电极的至少一个对所述介质层所发的光透明；并且

所述步骤S2和S3在0～150℃进行。

2.权利要求1所述的方法，其特征在于，所述步骤S1在0～150℃进行。

3.权利要求1或2所述的方法，其特征在于，所述方法还包括重复所述步骤S1、S2、S3两次、三次或更多次，以制备具有六层、九层或更多层电阻存储器件。

4.权利要求1或2所述的方法，其特征在于，所述介质层厚度在5-～300nm范围。

5.权利要求4所述的方法，其特征在于，所述介质层厚度为80nm。

6.权利要求1或2所述的方法，其特征在于，所述介质层由选自TiO₂、MgO、ZnO、Cu₂O、CuO、NiO、ZrO₂、Al₂O₃的简单氧化物，或掺杂以金属或其合金、非金属的TiO₂、MgO、ZnO、Cu₂O、CuO、ZrO₂、Al₂O₃的掺杂氧化物，或它们任意组合构成，所述金属或其合金选自Au、Ag、Cu、Fe、Ni、Ti、Hf、Zr、Zn、W、Co、Nb、Mg或它们的合金，所述非金属选自N、S、B、Si、C、P、ITO。

7.权利要求6所述的方法，其特征在于，所述介质层为TiO₂层或MgO层。

8.权利要求6所述的方法，其特征在于，所述介质层为Ni掺杂的TiO₂层，并且其中Ni的掺杂浓度在1-33vol％的范围。

9.权利要求8所述的方法，其特征在于，所述Ni掺杂的TiO₂层中，Ni的掺杂浓度为10vol％。

10.根据权利要求1至9之任一项所述的方法制备的电阻存储器件，其特征在于，所述电阻存储器件具有不交叉8字形的I-V特性。

11.包括权利要求10所述的电阻存储器件的显示器件或存储显示器。