CN102692567A - 提取双极型晶体管的发射极与基极之间的重叠电容的方法 - Google Patents

提取双极型晶体管的发射极与基极之间的重叠电容的方法 Download PDF

Info

Publication number
CN102692567A
CN102692567A CN2012101434583A CN201210143458A CN102692567A CN 102692567 A CN102692567 A CN 102692567A CN 2012101434583 A CN2012101434583 A CN 2012101434583A CN 201210143458 A CN201210143458 A CN 201210143458A CN 102692567 A CN102692567 A CN 102692567A
Authority
CN
China
Prior art keywords
bipolar transistor
emitter
base stage
parameter
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101434583A
Other languages
English (en)
Other versions
CN102692567B (zh
Inventor
范象泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210143458.3A priority Critical patent/CN102692567B/zh
Publication of CN102692567A publication Critical patent/CN102692567A/zh
Application granted granted Critical
Publication of CN102692567B publication Critical patent/CN102692567B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

根据本发明的提取双极型晶体管的发射极与基极之间的重叠电容的方法包括：第一步骤，用于为双极型晶体管器件的发射极和基极之间的接触区域的宽度和长度取多个不同的值，并且将所取的不同的值代入双极型晶体管器件的发射极和基极之间的总电容的函数方程式，同时测量宽度和长度的不同的值下实际的总电容CBE_total的各个取值随电压变化关系，从而得到方程来提取出待测量双极型晶体管器件的参数cjeb、参数vde、参数pe、参数cjes和参数cbeos的值；以及第二步骤，用于将提取出来的参数cbeos代入式子Cbeo=cbeos*2*(ew+el)以提取其中发射极和基极之间的接触区域的长度为el且宽度为ew的待测量双极型晶体管器件的发射极与基极之间的重叠电容。

Description

提取双极型晶体管的发射极与基极之间的重叠电容的方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种提取双极型晶体管的发射极与基极之间的重叠电容的方法、以及采用了该提取双极型晶体管的发射极与基极之间的重叠电容的方法的双极型晶体管测试方法。
背景技术
双极型晶体管（Bipolar Transistor）是由两个背靠背PN结构成的具有电流放大作用的晶体三极管。双极型晶体管有两种基本结构：PNP型和NPN型。在这3层半导体中，中间一层称基区，外侧两层分别称发射区和集电区。当基区注入少量电流时，在发射区和集电区之间就会形成较大的电流，这就是晶体管的放大效应。双极型晶体管是一种电流控制器件，电子和空穴同时参与导电。
图1示意性地示出了双极型晶体管的截面结构。图2示意性地示出了双极型晶体管的俯视图。如图1和图2所示，集电极3之上的发射极1和基极2之间存在重叠电容Cbeo以及结电容。因此，发射极1和基极2之间的总电容=发射极1和基极2之间的重叠电容+发射极1和基极2之间的结电容。其中，发射极1和基极2之间的重叠电容Cbeo随着发射极1和基极2之间的接触区域的宽度ew和长度el的影响。
在半导体制造过程中，可以通过电容测量用来监控半导体的制造工艺的稳定性，控制制造工艺流程。而且，有时候需要测量的不仅仅是单纯的电容值，还有电容随电压，温度的变化趋势，曲线的形状。某些工艺步骤可能仅仅与结电容随电压变化的曲线相关。但是单纯的直接测量我们无法分开发射极和基极之间的结电容以及重叠电容。尽管重叠电容在总电容中占的比例可能很小（比如6%），但是通过计算得到重叠电容，得到纯粹的结电容随电压的变化关系，可以更方便准确地进行工艺检测。而且，如果另外某些工艺只和重叠电容有关于结电容关系不大，这样计算出重叠电容的意义更明显。
除了上述工艺监测方面的原因之外，对于器件的工作过程，电容会决定晶体管的交流特性，而不同类型的电容对交流特性的影响不一样，单独地提取出发射极和基极之间的重叠电容，可以方便电路设计人员研究器件的性能。
因此，希望能够提供一种有效地提取双极型晶体管的发射极与基极之间的重叠电容的方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够有效地提取双极型晶体管的发射极与基极之间的重叠电容的方法、以及采用了该提取双极型晶体管的发射极与基极之间的重叠电容的方法的双极型晶体管测试方法。
根据本发明的第一方面，提供了一种提取双极型晶体管的发射极与基极之间的重叠电容的方法，其包括：第一步骤，用于为双极型晶体管器件的发射极和基极之间的接触区域的宽度和长度取多个不同的值，并且将所取的不同的值代入双极型晶体管器件的发射极和基极之间的总电容的函数方程式CBE_total=cjeb*ew*el*/(1-Vbe/vde)^pe+(cjes/(1-Vbe/vde)^pe+cbeos)*2*(el+ew)，同时测量宽度和长度的不同的值下实际的总电容CBE_total的各个取值，从而得到方程来提取出待测量双极型晶体管器件的参数cjeb、参数vde、参数pe、参数cjes和参数cbeos的值；其中，参数ew和参数el分别表示双极型晶体管器件的发射极和基极之间的接触区域的宽度和长度，Vbe表示基极与发射极之间的电压，cjeb表示发射极和基极结电容的底面部分单位面积电容，cjes表示发射极和基极结电容的周长部分的电容；pe和vde是结电容模型的与PN结的尺寸无关而与结的种类相关的参数。
优选地，所述的提取双极型晶体管的发射极与基极之间的重叠电容的方法还包括第二步骤，用于将提取出来的参数cbeos代入式子Cbeo=cbeos*2*(ew+el)以提取其中射极和基极之间的接触区域的长度为el且宽度为ew的待测量双极型晶体管器件的的发射极与基极之间的重叠电容。
优选地，所述第一步骤包括：取具有不同的长度值且宽度相同的两个双极型晶体管，从而得到这双极型晶体管各自的第一总电容值CBE_total1和第二总电容值CBE_total2：
CBE_total1=cjeb*ew*el1+(cjes+cbeos)*2*(el1+ew)；
CBE_total2=cjeb*ew*el2+(cjes+cbeos)*2*(el2+ew)。
优选地，所述第一步骤还包括：通过计算CBE_total2与CBE_total1的差值，利用△=cjeb*(el2-el1)*ew+C计算总电容差值△，C是与宽度ew无关，与长度差有关的常数。
优选地，所述第一步骤还包括：发射极和基极之间的接触区域的宽度取第一宽度值ew1和第二宽度值ew2这两个不同的值，从而获取第一总电容差值△1和第二总电容差值△2：
△1=cjeb*(el2-el1)*ew1+C；
△2=cjeb*(el2-el1)*ew2+C。
优选地，所述第一步骤还包括：利用公式△’=cjeb*(el2-el1)*(ew2-ew1)/(1-Vbe/vde)^pe计算第二总电容差值△2与第一总电容差值△1的差值△’。
优选地，所述第一步骤还包括：根据公式△’=cjeb*(el2-el1)*(ew2-ew1)/(1-Vbe/vde)^pe，针对多个不同的待测量双极型晶体管器件，通过测量多个待测量双极型晶体管器件的各自的射极和基极之间的接触区域的不同的宽度及不同的长度、以及测量多个待测量双极型晶体管器件的各自的射极和基极之间的不同的总电容值，从而通过将上述多个组合代入公式△’=cjeb*(el2-el1)*(ew2-ew1)/(1-Vbe/vde)^pe，由△’随电压（Vbe）的变化来提取出待测量双极型晶体管器件的参数cjeb,vde和参数pe这三个常数。
优选地，所述第一步骤还包括：将提取出的待测量双极型晶体管器件的参数vde和参数pe代入公式CBE_total=
cjeb*ew*el*/(1-Vbe/vde)^pe+(cjes/(1-Vbe/vde)^pe+cbeos)*2*(el+ew)
并且，在针对多个不同的待测量双极型晶体管器件，通过测量多个待测量双极型晶体管器件的各自的射极和基极之间的接触区域的不同的宽度及不同的长度、以及测量多个待测量双极型晶体管器件的各自的射极和基极之间的不同的总电容值，从而通过将上述多个组合代入上面的式子来提取出参数cjes和参数cbeos。
根据本发明的第二方面，提供了一种采用了根据本发明的第一方面所述的提取双极型晶体管的发射极与基极之间的重叠电容的方法的双极型晶体管测试方法。
根据本发明，能够精确地并且有效地提取双极型晶体管的发射极与基极之间的重叠电容。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了双极型晶体管的截面结构。
图2示意性地示出了双极型晶体管的俯视图。
图3示意性地示出了提取双极型晶体管的发射极与基极之间的重叠电容的方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
由于发射极与基极之间的重叠电容Cbeo随着发射极1和基极2之间的接触区域的宽度和长度的影响，更具体地说，发射极与基极之间的重叠电容Cbeo正比于发射极1和基极2之间的接触区域的周长，因此可以通过下面的式子（1）来提取发射极与基极之间的重叠电容Cbeo：
Cbeo=cbeos*2*(ew+el)    （1）
其中，cbeos表示发射极与基极之间的重叠电容的单位电容值，ew表示发射极1和基极2之间的接触区域的宽度，el表示发射极1和基极2之间的接触区域的长度，如图1和图2所示。
因此，通过获取发射极与基极之间的重叠电容的单位电容值cbeos，并测量发射极1和基极2之间的接触区域的周长，即可提取出发射极与基极之间的重叠电容Cbeo。
下面描述获取发射极与基极之间的重叠电容的单位电容值cbeos的具体步骤。
发射极1和基极2之间的结电容CBE与基极与发射极之间的电压Vbe有关，具体地说可由下面的式子（2）来表示：
CBE(Vbe)=Cjeb(Vbe)+Cjes(Vbe)
=cjeb*ew*el*/(1-Vbe/vde)^pe+cjes*2*(ew+el)/(1-Vbe/vde)^pe
（2）
其中，Vbe表示基极与发射极之间的电压，Cjeb表示发射极和基极结电容的接触部分（底面部分）的电容，Cjes表示发射极和基极结电容的外周部分（周长部分）的电容；从而有CBE(Vbe)=Cjeb(Vbe)+Cjes(Vbe)。
此外，pe和vde都是结电容模型的与PN结的尺寸无关而与结的种类相关的参数，具体地说，不管是周长相关电容还是底面相关电容都可以用类似下面的公式表示：C=C0/(1-Vbe/vde)^pe，其中C0(具体地是cjeb或者cjes,在本实施例中为cjeb)、vde和pe是与电压值Vbe无关的常数，这三个常数与PN结的尺寸无关，与PN结的种类（发射极与基极的PN结或者是基极和衬底的PN结）有关。下文将描述获取C0(cjeb,cjes)、vde和pe的值的方法。
发射极1和基极2之间的总电容CBE_total可通过下面的式子（3）来计算：
CBE_total=cjeb*ew*el*/(1-Vbe/vde)^pe+(cjes/(1-Vbe/vde)^pe+cbeos)*2*(el+ew)
（3）
其中，各个参数与前面的公式相同。
针对上面的各个式子，可以为宽度ew和长度el取多个不同的值，并且将所取的不同的值代入方程CBE_total=cjeb*ew*el*/(1-Vbe/vde)^pe+(cjes/(1-Vbe/vde)^pe+cbeos)*2*(el+ew)，同时测量宽度ew和长度el的不同的值下实际的CBE_total的各个取值，从而得到方程来提取出待测量双极型晶体管器件的cjeb、vde、pe、cjes和cbeos等参数的值（参见图3的步骤S1）。
下面将描述本发明的具体实施例。
首先，发射极1和基极2之间的接触区域的长度el取两个不同的长度值（第一长度值el1和第二长度值el2），即取具有不同的长度值的两个双极型晶体管，从而得到这双极型晶体管各自的总电容值（第一总电容值CBE_total1和第二总电容值CBE_total2）：
CBE_total1=cjeb*ew*el1+(cjes+cbeos)*2*(el1+ew)    （4）
CBE_total2=cjeb*ew*el2+(cjes+cbeos)*2*(el2+ew)    （5）
通过计算CBE_total2与CBE_total1的差值，计算总电容差值△，如下面的式子（6）所示：
△=cjeb*(el2-el1)*ew+C    （6）
发射极1和基极2之间的接触区域的宽度取两个不同的值（第一宽度值ew1和第二宽度值ew2），从而获取第一总电容差值△1和第二总电容差值△2：
△1=cjeb*(el2-el1)*ew1+C    （7）
△2=cjeb*(el2-el1)*ew2+C    （8）
此后，通过下面的式子（9）计算第二总电容差值△2与第一总电容差值△1的差值：
△’=cjeb*(el2-el1)*(ew2-ew1)/(1-Vbe/vde)^pe  （9）
根据上面的式子（9），针对多个不同的待测量双极型晶体管器件，通过测量多个待测量双极型晶体管器件的各自的射极和基极之间的接触区域的不同的宽度及不同的长度、以及测量多个待测量双极型晶体管器件的各自的射极和基极之间的不同的总电容值（即，获取宽度值、长度值以及总电容值的多个组合），从而通过将上述多个组合得到式子（9）来提取出待测量双极型晶体管器件的参数cjeb，vde和pe这些与尺寸和电压无关的常数。
将根据上面的式子（9）提取出的待测量双极型晶体管器件的参数vde和参数pe代入式子（3）：
CBE_total=cjeb*ew*el*/(1-Vbe/vde)^pe+(cjes/(1-Vbe/vde)^pe+cbeos)*2*(el+ew)
（3）
类似地，在针对多个不同的待测量双极型晶体管器件，通过测量多个待测量双极型晶体管器件的各自的射极和基极之间的接触区域的不同的宽度及不同的长度、以及测量多个待测量双极型晶体管器件的各自的射极和基极之间的不同的总电容值（即，获取宽度值、长度值以及总电容值的多个组合），从而通过将上述多个组合代入上面的式子（3）来提取出参数cjes和参数cbeos。
最后，将提取出来的参数cbeos代入下面的式子（1）以提取其中射极和基极之间的接触区域的长度为el且宽度为ew的待测量双极型晶体管器件的的发射极与基极之间的重叠电容Cbeo（参见图3的步骤S2）：
Cbeo=cbeos*2*(ew+el)    （1）
由此，通过上述步骤，能够有效地提取双极型晶体管的发射极与基极之间的重叠电容。
根据本发明的另一优选实施例，本发明还提供一种采用了在上述实施例中描述的提取双极型晶体管的发射极与基极之间的重叠电容的方法的双极型晶体管测试方法。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种提取双极型晶体管的发射极与基极之间的重叠电容的方法，其特征在于包括：第一步骤，用于为双极型晶体管器件的发射极和基极之间的接触区域的宽度和长度取多个不同的值，并且将所取的不同的值代入双极型晶体管器件的发射极和基极之间的总电容的函数方程式CBE_total=cjeb*ew*el*/(1-Vbe/vde)^pe+(cjes/(1-Vbe/vde)^pe+cbeos)*2*(el+ew)，同时测量宽度和长度的不同的值下实际的总电容CBE_total的各个取值，从而得到方程来提取出待测量双极型晶体管器件的参数cjeb、参数vde、参数pe、参数cjes和参数cbeos的值；
其中，参数ew和参数el分别表示双极型晶体管器件的发射极和基极之间的接触区域的宽度和长度，Vbe表示基极与发射极之间的电压，cjeb表示发射极和基极结电容的底面部分的单位面积电容，cjes表示发射极和基极结电容的周长部分的单位电容；pe和vde是结电容模型的与PN结的尺寸无关而与结的种类相关的参数。
2.根据权利要求1所述的提取双极型晶体管的发射极与基极之间的重叠电容的方法，其特征在于还包括第二步骤，用于将提取出来的参数cbeos代入式子Cbeo=cbeos*2*(ew+el)以提取其中射极和基极之间的接触区域的长度为el且宽度为ew的待测量双极型晶体管器件的的发射极与基极之间的重叠电容。
3.根据权利要求1或2所述的提取双极型晶体管的发射极与基极之间的重叠电容的方法，其特征在于，所述第一步骤包括：取具有不同的长度值且宽度相同的两个双极型晶体管，从而得到这双极型晶体管各自的第一总电容值CBE_total1和第二总电容值CBE_total2：
CBE_total1=cjeb*ew*el1+(cjes+cbeos)*2*(el1+ew)；
CBE_total2=cjeb*ew*el2+(cjes+cbeos)*2*(el2+ew)。
4.根据权利要求3所述的提取双极型晶体管的发射极与基极之间的重叠电容的方法，其特征在于，所述第一步骤还包括：通过计算CBE_total2与CBE_total1的差值，利用△=cjeb*(el2-el1)*ew+C计算总电容差值△，其中C是与宽度ew无关，与长度差有关的常数。
5.根据权利要求4所述的提取双极型晶体管的发射极与基极之间的重叠电容的方法，其特征在于，所述第一步骤还包括：发射极和基极之间的接触区域的宽度取第一宽度值ew1和第二宽度值ew2这两个不同的值，从而获取第一总电容差值△1和第二总电容差值△2：
△1=cjeb*(el2-el1)*ew1+C；
△2=cjeb*(el2-el1)*ew2+C。
6.根据权利要求5所述的提取双极型晶体管的发射极与基极之间的重叠电容的方法，其特征在于，所述第一步骤还包括：利用公式△’=cjeb*(el2-el1)*(ew2-ew1)/(1-Vbe/vde)^pe计算第二总电容差值△2与第一总电容差值△1的差值△’。
7.根据权利要求6所述的提取双极型晶体管的发射极与基极之间的重叠电容的方法，其特征在于，所述第一步骤还包括：根据公式△’=cjeb*(el2-el1)*(ew2-ew1)/(1-Vbe/vde)^pe，针对多个不同的待测量双极型晶体管器件，通过测量多个待测量双极型晶体管器件的各自的射极和基极之间的接触区域的不同的宽度及不同的长度、以及测量多个待测量双极型晶体管器件的各自的射极和基极之间的不同的总电容值，从而通过将上述多个组合代入公式△’=cjeb*(el2-el1)*(ew2-ew1)/(1-Vbe/vde)^pe来提取出待测量双极型晶体管器件的参数vde和参数pe这两个常数。
8.根据权利要求7所述的提取双极型晶体管的发射极与基极之间的重叠电容的方法，其特征在于，所述第一步骤还包括：将提取出的待测量双极型晶体管器件的参数vde和参数pe代入公式CBE_total=cjeb*ew*el*/(1-Vbe/vde)^pe+(cjes/(1-Vbe/vde)^pe+cbeos)*2*(el+ew)并且，在针对多个不同的待测量双极型晶体管器件，通过测量多个待测量双极型晶体管器件的各自的射极和基极之间的接触区域的不同的宽度及不同的长度、以及测量多个待测量双极型晶体管器件的各自的射极和基极之间的不同的总电容值，从而通过将上述多个组合代入上面的式子来提取出参数cjes和参数cbeos。
9.一种采用了根据权利要求1至8之一所述的提取双极型晶体管的发射极与基极之间的重叠电容的方法的双极型晶体管测试方法。
CN201210143458.3A 2012-05-09 2012-05-09 提取双极型晶体管的发射极与基极之间的重叠电容的方法 Active CN102692567B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210143458.3A CN102692567B (zh) 2012-05-09 2012-05-09 提取双极型晶体管的发射极与基极之间的重叠电容的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210143458.3A CN102692567B (zh) 2012-05-09 2012-05-09 提取双极型晶体管的发射极与基极之间的重叠电容的方法

Publications (2)

Publication Number Publication Date
CN102692567A true CN102692567A (zh) 2012-09-26
CN102692567B CN102692567B (zh) 2017-05-31

Family

ID=46858158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210143458.3A Active CN102692567B (zh) 2012-05-09 2012-05-09 提取双极型晶体管的发射极与基极之间的重叠电容的方法

Country Status (1)

Country Link
CN (1) CN102692567B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915360A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 检测晶体管重叠电容的方法、消除晶体管重叠电容的方法
CN105226012A (zh) * 2015-09-12 2016-01-06 上海华虹宏力半导体制造有限公司 Mom电容器的提取方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347409A (ja) * 2002-05-27 2003-12-05 Matsushita Electric Ind Co Ltd 半導体装置および容量測定方法
US20090240451A1 (en) * 2008-03-21 2009-09-24 Commissariat A L'energie Atomique Mos capacitance test structure and associated method for measuring a curve of capacitance as a function of the voltage
CN101672888A (zh) * 2009-09-22 2010-03-17 上海宏力半导体制造有限公司 二极管反向电容的测量方法
CN201956352U (zh) * 2010-12-27 2011-08-31 上海集成电路研发中心有限公司 Mosfet栅与源漏交叠电容的测试及校准结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347409A (ja) * 2002-05-27 2003-12-05 Matsushita Electric Ind Co Ltd 半導体装置および容量測定方法
US20090240451A1 (en) * 2008-03-21 2009-09-24 Commissariat A L'energie Atomique Mos capacitance test structure and associated method for measuring a curve of capacitance as a function of the voltage
CN101672888A (zh) * 2009-09-22 2010-03-17 上海宏力半导体制造有限公司 二极管反向电容的测量方法
CN201956352U (zh) * 2010-12-27 2011-08-31 上海集成电路研发中心有限公司 Mosfet栅与源漏交叠电容的测试及校准结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHIH HSIN WANG: "Measurement Method for Accurate Extraction of the Base-to-Emitter Intrinsic and Peripheral Capacitances of Bipolar Transistors", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *
N. GAMBETTA等: "A New Extraction Method For Unit Bipolar Junction Transistor Capacitance Parameters", 《IEEE 1995 INT. CONFERENCE ON MICROELECTRONIC TEST STRUCTURES》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915360A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 检测晶体管重叠电容的方法、消除晶体管重叠电容的方法
CN103915360B (zh) * 2013-01-08 2016-08-10 中芯国际集成电路制造(上海)有限公司 检测晶体管重叠电容的方法、消除晶体管重叠电容的方法
CN105226012A (zh) * 2015-09-12 2016-01-06 上海华虹宏力半导体制造有限公司 Mom电容器的提取方法
CN105226012B (zh) * 2015-09-12 2018-06-29 上海华虹宏力半导体制造有限公司 Mom电容器的提取方法

Also Published As

Publication number Publication date
CN102692567B (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
CN101673728B (zh) 双极型晶体管器件中接触孔或通孔电阻的测量模型和方法
JP2011503871A5 (zh)
WO2013006703A3 (en) Power mosfet with integrated gate resistor and diode-connected mosfet
CN102945841A (zh) Mos晶体管有效沟道长度测试结构及测试方法
WO2014128274A3 (fr) Capteur électronique de température pour mesurer la température de jonction d'un interrupteur électronique de puissance en fonctionnement et procédé de mesure de la température de la jonction par ce capteur électronique
EP3018719A3 (en) Solar cell and method for manufacturing the same
EP2801832A3 (de) Vorrichtung zur Strommessung
ATE545155T1 (de) Leistungshalbleiterbauelement
TWI456175B (zh) ２端子型半導體感測器裝置
CN104658940B (zh) 一种鳍式场效晶体管电学特性的测量结构
CN102956620A (zh) Mos晶体管结电容测试结构及表征方法
JP2010206186A5 (zh)
CN102692567A (zh) 提取双极型晶体管的发射极与基极之间的重叠电容的方法
CN103778297B (zh) Mos器件的sti应力效应建模方法及装置
CN104465617B (zh) 半导体测试结构
EP2827373A3 (en) Protection device and related fabrication methods
EP2757596A3 (en) Solar cell and method for manufacturing the same
EP2763079A3 (en) Integrated circuit film and method of manufacturing the same
CN203553109U (zh) 用于测量双极晶体管结电容的双极晶体管阵列结构
CN101696992B (zh) 双极型晶体管的基区电阻的测量方法
d'Esposito et al. A study on transient intra-device thermal coupling in multifinger SiGe HBTs (Student)
WO2016097767A3 (en) Apparatus for measure of quantity and associated method of manufacturing
CN104465615B (zh) 监测源/漏极与栅极接合处漏电流和结电容的结构
CN104022032B (zh) FinFET制程中形成垂直双极型晶体管的方法
RU2550756C1 (ru) Трехколлекторный биполярный магнитотранзистор с ортогональными потоками носителей заряда

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140428

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140428

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant