CN102684682A - 用于提供正交输出信号的分频设备和方法 - Google Patents
用于提供正交输出信号的分频设备和方法 Download PDFInfo
- Publication number
- CN102684682A CN102684682A CN2012100445716A CN201210044571A CN102684682A CN 102684682 A CN102684682 A CN 102684682A CN 2012100445716 A CN2012100445716 A CN 2012100445716A CN 201210044571 A CN201210044571 A CN 201210044571A CN 102684682 A CN102684682 A CN 102684682A
- Authority
- CN
- China
- Prior art keywords
- quadrature
- frequency
- signal
- integer
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
- H03K23/54—Ring counters, i.e. feedback shift register counters
- H03K23/546—Ring counters, i.e. feedback shift register counters with a base which is a non-integer
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Superheterodyne Receivers (AREA)
Abstract
提供正交输出信号的分频设备和方法。分频设备具有用于提供具有基本信号频率的基本信号的信号源;具有第一分频比的第一整数正交分频器,用于接收基本信号和用于提供具有相应于第一整数正交分频器的第一分频比的第一正交信号频率的第一正交信号;正交混频设备,用于提供仅基于第一正交混频输入信号和第二正交混频输入信号的正交混频输出信号,其中第一正交混频输入信号相应于第一正交信号;整数正交分频设备,包括具有第二分频比的第二整数正交分频器,用于接收正交混频输出信号或者同频率的从正交混频输出信号中导出的信号以及用于提供第二正交混频输出信号和正交输出信号,其中第二正交混频输入信号从正交输出信号中导出或者相应于它。
Description
技术领域
本发明的实施例实现一种用于提供正交输出信号的分频设备,其例如可以用于把振荡器信号下降分频到希望的频率。本发明的另外的实施例实现一种用于提供正交输出信号的方法,其例如可以用于把振荡器输出信号的频率下降分频到希望的频率。
背景技术
常规的分频器经常具有下面的缺点,即其在一条所谓的LO路径(本地振荡器路径)中使用很多无源元件,这些元件面积很大,因此具有需要大的芯片面积的缺点。LO路径中的这些无源元件例如可以是多相滤波器中的RC网络(电阻-电容器网络)和LC网络(线圈-电容器网络)。特别是LC网络能够引起不希望的耦合效应。由此例如在分频器中的所谓的LC振荡槽路与振荡器中的LC振荡槽路能够耦合。这些面积大的部件导致这些常规的分频器很高的制造成本。此外不希望的耦合导致这些常规的分频器的性能损失。
US 2010/0097106 A1展示一种灵活的非整数的分频电路,其分别使用至少两个混频器。
发明内容
本发明的任务在于实现一种概念,其能够实现一种分频设备,该设备能够在面积消耗和不希望的耦合效应之间更好地折衷。
该任务通过根据权利要求1的分频设备、根据权利要求13的方法和根据权利要求14的计算机程序解决。
本发明的实施例实现一种用于提供具有正交输出信号频率的正交输出信号的分频设备。该分频设备具有用于在输出侧提供具有基本信号频率的基本信号的信号源。另外该分频设备包括具有第一分频比的第一整数正交分频器,用于在输入侧接收基本信号和用于提供具有相应于第一整数正交分频器的第一分频比的第一正交信号频率的第一正交信号。另外该分频设备具有正交混频设备(例如同相-正交相位-混频器),用于在输出侧提供仅基于第一正交混频输入信号和第二正交混频输入信号的正交混频输出信号,其中第一正交混频输入信号相应于第一正交信号。
另外该分频设备具有整数正交设备,该整数正交设备具有至少一个具有第二分频比的第二整数正交分频器。该整数正交分频设备被构造为,用于接收正交混频输出信号或者同频率的从正交混频输出信号中导出的信号,以及用于在输出侧提供第二正交混频输入信号和正交输出信号。这里第二正交混频输入信号从正交输出信号中导出或者相应于正交输出信号。
实施例基于这样一种概念,即向正交混频设备反馈正交混频输出信号和在反馈路径中对该正交混频输出信号分频。另外发现,正交输出信号能够特别舒适地用整数正交分频器实现,而无需使用费事的无源元件,例如多相滤波器。因此实施例基于这样的思想,即借助整数正交分频器提供正交输出信号来用于正交混频设备。由此一方面能够已经实现希望的分频,另一方面能够舒适地、无需大的电路花费产生要输送给正交混频设备的正交输出信号。另外通过本发明的概念能够实现与正交混频设备(例如与同相-正交相位-混频器)协作的一种分频设备,因为正交混频输出信号仅基于正交混频设备的第一正交混频输入信号和第二正交混频输入信号被提供。通过正交混频输出信号的反馈和在整数正交分频设备中对它的分频,能够根据整数正交分频设备的第一整数正交分频器和第二整数正交分频器的分频比的选择在正交输出信号频率和基本信号频率之间实现不同的总分频比。
本发明的实施例的优点是,通过既为正交信号的产生也为分频使用整数正交分频器和通过在正交混频设备的反馈路径中使用整数正交分频设备能够实现这样一种分频设备,该分频设备既具有较小的占用面积也具有较小的耦合效应(由于使用较少的无源部件)。
根据一些实施例,分频设备的整数正交分频器可以构造为,用于相应于该整数正交分频器的分频比对接收到的信号的信号频率进行下降分频,使得在由该整数正交分频器接收的信号的信号频率和由该整数正交分频器提供的信号的信号频率之间的比例相应于该整数正交分频器的分频比。换句话说,整数正交分频器能够相应于它的分频比改变接收到的信号的信号频率,由此例如具有分频比为2∶1的整数正交分频器(即例如等分器)能够等分接收到的信号的信号频率,使得提供的信号的信号频率仅为接收到的信号的信号频率的一半大。
这里整数正交分频器的分频比典型是正整数。
根据另一些实施例,整数正交分频器能够彼此分开地(例如在不同的输出端子上)提供由它提供的正交信号的同相分量(例如I分量)和正交相位分量(例如Q分量)。这里该提供的正交信号的正交相位分量可以相对于该提供的正交信号的同相分量有相移(例如移动90°)。
根据另一些实施例,整数正交分频设备可以包括具有第三分频比的第三整数正交分频器。这里整数正交分频设备的第二整数正交分频器可以构造为,用于接收正交混频输出信号或者从它导出的信号,以便作为正交输出信号提供第二正交信号(例如形式为第二正交信号的同相分量和正交相位分量)。另外该第二整数正交分频器可以构造为,用于向第三整数正交分频器提供第二正交信号,其中第三整数正交分频器构造为,用于基于第二正交信号提供第二正交混频输入信号。因此正交输出信号可以是被一次分频并且转化为正交信号的正交混频输出信号。因此第二正交混频输入信号可以是被一次分频的正交输出信号并从而是被两次分频并且转化为正交信号的正交混频输出信号。换句话说,正交混频输出信号在反馈路径中,亦即在整数正交分频设备中被两次用彼此分开的分频器分频。由此能够使得分频设备的正交输出信号具有与第二正交混频输入信号不同的频率。这里可以任意选择第二整数正交分频器和第三整数正交分频器的分频比。由此能够做到能够用所述分频设备实现不同的分频比。
根据另外的实施例,第三整数正交分频器可以构造为,用于提供正交混频输入信号作为分频设备的另一个正交混频输出信号。这样例如能够使得,在分频设备的不同的输出端子上提供不同的正交混频输出信号(例如分别带有同相分量和正交相位分量)。正交输出信号的正交输出信号频率和另一正交输出信号的另一正交输出信号频率可以相差第三整数正交分频器的第三分频比。
本发明的另外的实施例能够实现整数分频设备,而且通过以下方式,即选择分频设备的整数正交分频器的分频比,使得在基本信号的基本信号频率和正交输出信号的正交输出信号频率之间的比例是整数。
附图说明
下面根据附图详细说明本发明的实施例。附图中:
图1示出根据一个实施例的分频设备的方框图;
图2示出根据另一个实施例的分频设备的方框图;
图3示出根据一个实施例的分频设备的取决于边带的选择以及取决于整数正交分频器的分频比在正交输出信号频率和基本信号频率之间不同分频比的一个示例性的表;以及
图4表示根据一个实施例的方法的流程图。
具体实施方式
在下面根据附图说明实施例之前要指出,给相同的元件或者相同功能的元件提供相同的附图标记,并且省去这些元件的重复的说明。具有相同附图标记的元件的说明因此可互相交换。
图1表示根据一个实施例的分频设备100的框图。
用于提供具有正交输出信号频率f_out_2的正交输出信号101的分频设备100具有信号源103,用于在输出侧提供具有基本信号频率f_osc的基本信号105。另外分频设备100包括具有第一分频比n1的第一整数正交分频器107用于在输入侧接收基本信号105和提供具有第一正交信号频率f_in的正交信号109。这里具有第一正交信号频率f_in的正交信号109的提供相应于第一整数正交分频器107的第一分频比n1进行。
另外分频设备100具有正交混频设备111,用于在输出侧提供仅基于第一正交混频输入信号109和第二正交混频输入信号115的正交混频输出信号,其中第一正交混频输入信号109相应于第一正交信号109。此外分频设备100具有整数正交分频设备117。此外整数正交分频设备117具有第二整数正交分频器119。整数正交分频设备107构造为用于接收正交混频输出信号113或者相同频率的从该正交混频输出信号导出的信号113’和用于在输出侧提供第二正交混频输入信号115和正交输出信号101,其中第二正交混频输入信号115(具有第二正交混频输入信号频率f_out_3)从正交输出信号101导出或者相应于正交输出信号101。
从信号源103提供的具有基本信号频率f_osc的基本信号105由第一整数正交分频器107下降分频,使得具有第一正交信号频率f_in的第一正交信号109相应于第一整数正交分频器107的第一分频比n1产生:
正交混频设备111能够组合(例如混合)第一正交信号109与第二正交信号115,以便得到具有正交混频输出信号频率的正交混频输出信号113
f_out=f_in±f_out_3(2)
整数正交设备117基于具有正交混频输出信号频率f_out的正交混频输出信号113或者从其导出的信号113’提供具有第二正交混频输入信号频率f_out_3的第二正交混频输入信号115(例如通过对正交混频输出信号频率f_out进行下降分频):
在整数正交分频设备117内仅使用具有第二分频比n2的第二整数正交分频器119的情况下可以选择正交输出信号频率f_out_2等于第二正交混频输入信号频率f_out_3,使得:
f_out_2=f_out_3
(4)
由此为在正交混频设备111中为分频设备的总分频比选择上边带而如下依赖于基本信号频率f_osc产生正交输出信号频率f_out_2:
在通过正交混频设备111选择下边带的情况下在正交输出信号频率f_out_2和基本信号频率f_osc之间如下产生分频设备的总分频比:
由此例如为选择针对上边带的第一分频比n1=2和第二分频比n2=4能够实现总分频比6,而为选择下边带能够实现总分频比10。
如在图1中用虚线所示,根据另外的实施例整数正交分频设备可以具有另外的整数正交分频器。在图1所示的实施例中整数正交分频设备117在第二整数正交分频器119之外包括具有第三分频比n3的第三整数正交分频器121。这里第二整数正交分频器119构造为,用于接收具有正交混频输出信号频率f_out的正交混频输出信号113或者从其导出的信号113’和用于向第三整数正交分频器121提供第二正交信号123。第二正交信号123可以相应于具有正交输出信号频率f_out_2的正交输出信号101,或者第二正交信号123和正交输出信号101可以是相同的信号。第二正交信号123可以由第三整数正交分频器121相应于它的第三分频比n3被下降分频,以便得到具有第二正交混频输入信号频率f_out_3的第二正交混频输入信号115。
由此能够做到,正交输出信号频率f_out_2与第二正交混频输入信号频率f_out_3不同,由此能够在选择分频设备100的分频比时实现更高的灵活性。于是正交输出信号频率f_out_2和基本信号频率f_osc之间的总分频比在正交混频设备111中使用上边带的情况下如下产生:
于是对于下边带产生:
由此在为上边带选择分频比n1、n2、n3=2的情况下能够实现总分频比3和为下边带实现总分频比5。
此外由第三整数正交分频器121提供的第二正交混频输入信号115可以作为分频设备的具有另外的正交输出信号频率f_out_3的另外的正交输出信号125提供,该另外的正交输出信号频率f_out_3相应于第二正交混频输入信号频率f_out_3。这里在正交输出信号101的正交输出信号频率f_out_2和该另外的正交输出信号115的另外的正交输出信号频率f_out_3之间的比例相应于第三整数正交分频器121的第三分频比n3。因此通过在整数正交分频设备117中使用第三整数正交分频器121能够通过一条简单的途径在整数正交分频发备100的另一个输出上得到另一个正交输出信号(所述另外的正交输出信号125)。
根据另外的实施例,图1中示出的分频设备100可以是整数分频设备,也就是说分频设备100的在正交输出信号频率f_out_2和基本信号频率f_osc之间的总分频比是整数。换句话说,可以如此选择整数正交分频器107、119、121的分频比n1、n2、n3,使得分频设备100的总分频比是整数。
根据一些实施例,例如可以选择第一整数正交分频器107的第一分频比n1等于第三整数正交分频器121的第三分频比n3,以便产生分频设备100的整数的总分频比。
根据另外的实施例,分频设备100的整数正交分频器107、119、121中的一个或者多个可以构造用于提供同相分量(1分量)和正交相位分量(Q分量)。这里,所提供的信号的正交相位分量可以相对于所提供的输出信号的同相分量相位移动(例如相位移动90°)。
由此例如第一正交分频器107提供第一正交信号109或者第一正交混频输入信号109的同相分量109a和正交相位分量109b。此外正交分频设备117可以提供第二正交混频输入信号115的同相分量115a和正交相位分量115b。在图1所示例子的情况下,第二正交混频输入信号115的同相分量115a和正交相位分量115b可以由第三整数正交分频器121提供。另外,第二整数正交分频器119可以提供第二正交信号123的以及从而提供正交输出信号101的同相分量123a以及正交相位分量123b。
换句话说,具有同相分量和正交相位分量的无论是正交输出信号101还是另外的正交输出信号125都在分频设备100的输出上提供。
正交混频设备111可以构造为用于接收第一正交混频输入信号109的同相分量109a和正交相位分量109b以及第二正交混频输入信号115的同相分量115a和正交相位分量115b,以便基于这些同相分量和正交相位分量(例如通过选择性地对同相分量和正交相位分量混频并且通过接着组合混频后的信号)提供正交混频输出信号113。
根据一些实施例,整数正交分频器107、119、121中的一些或者多个可以构造为,用于仅基于输入信号的同相分量或者正交相位分量提供输出信号。
由此例如第三整数正交分频器121可以构造为,用于提供要么基于第二正交信号123的同相分量123a要么基于第二正交信号123的正交相位分量123b的第二正交混频输入信号115。在图1所示的例子中第三整数正交分频器121构造为,用于提供基于第二正交信号123的同相分量123a的第二正交混频输入信号115。
如上已经说明的,正交混频设备111在确定正交混频输出信号113时可以选择上边带或者下边带。这例如可以取决于边带选择信号127进行。
下面再次简短地总结图1所示的分频设备100的结构。
图1示出分频设备100,用于提供具有正交输出信号频率f_out_2的正交输出信号101。分频设备100具有信号源103用于在该信号源的输出上提供具有基本信号频率f_osc的基本信号105。另外分频设备100包括具有第一分频比n1的第一整数正交分频器107。另外分频设备100具有整数正交分频设备117,该整数正交分频设备117包括具有第二分频比n2的第二整数正交分频器119。在图1所示的实施例中整数正交分频设备此外包括可选的具有第三分频比n3的第三整数正交分频器121。
另外分频设备100具有正交混频设备111,用于在该正交混频设备111的输出上提供正交混频输出信号113。正交混频设备111构造为,用于提供仅基于正交混频设备111的第一输入上的第一正交混频输入信号109和正交混频设备111的第二输入上的第二正交混频输入信号115的正交混频输出信号113。
第一整数正交分频器107的输出保持信号频率不变地与正交混频设备111的第一输入耦合。正交混频设备111的输出保持信号频率不变地与整数正交分频设备117的输入耦合。整数正交分频设备117的第一输出保持信号频率不变地与正交混频设备111的第二输入耦合。这里整数正交分频设备117构造为,用于在整数正交分频设备117的第一输出上(例如当正交输出信号101等于第二正交混频输入信号115时)或者在该整数正交分频设备的与第一输出不同的第二输出上(例如当正交输出信号101与第二正交混频输入信号115不同时)提供正交输出信号101。
在本申请的意义上,保持信号频率不变的耦合理解为直接的低欧姆耦合,和使用一个或者多个中间接入的部件的间接耦合,使得第二电路节点上的信号依赖于与第二电路节点耦合的第一电路节点上的信号并且第一电路节点上的信号的频率等于(不考虑寄生效应)第二电路节点上的信号的频率。换句话说,可以在两个互相耦合的端子之间接入另外的部件,特别是无源的、不改变频率的部件,例如电阻或者电容器,或者有源部件的触头间隔,例如开关或者晶体管,但是还有有源的、不改变频率的部件例如放大器。在端子互相耦合的情况下可以在这些端子之间接入部件,但是也不一定,使得两个互相耦合的端子也能够互相直接(也就是说通过低欧姆的导电连接)连接。
图2示出根据另一个实施例的分频设备200的框图。
图2所示的分频设备200在起作用原理方面相应于图1所示的分频设备100,其中分频设备200具有在图2中示出的附加的可选的特征。
图2所示的分频设备200与图1所示的分频设备100的不同在于,选择三个整数正交分频器107、119、121的分频比n1、n2、n3=2,由此在正交输出信号频率f_out_2和基本信号频率f_osc之间设定分频设备200的总分频比为3(在选择上边带的情况下),在另外的正交输出信号频率f_out_3和基本信号频率f_osc之间设定总分频比为6。
另外信号源103具有振荡器201和第一放大器203,以便提供具有基本信号频率f_osc的基本信号105。
另外其上提供具有正交混频输出信号频率f_out的正交混频输出信号113的正交混频设备111的输出保持信号频率不变地通过耦合电容器205和与耦合电容器205串联的放大器207与整数正交分频设备117的输入耦合。因此从正交输出信号113导出的信号113’是具有正交混频输出信号频率f_out的正交混频输出信号113的放大的并且(通过耦合电容器205)直流分量被消除了的版本。
另外正交混频设备111作为同相-正交相位-混频器111构造,该同相-正交相位-混频器111具有同相分量混频器209和正交相位分量混频器211。另外同相-正交相位-混频器111具有组合器213。同相分量混频器209构造为,用于组合第一正交混频输入信号109的同相分量109a与第二正交混频输入信号115的同相分量115a(例如混频或者在时域相乘),以便得到正交混频输出信号113的同相分量113a。正交相位分量混频器221构造为用于组合第一正交混频输入信号109的正交相位分量109b与第二正交混频输入信号115的正交相位分量115b(例如混频或者在时域相乘),以便得到正交混频输出信号113的正交相位分量113b。换句话说,同相-正交相位-混频器111构造为,用于把两个正交混频输入信号109、115的同相分量109a、115a和正交相位分量109b、115b彼此分开组合,以便彼此分开地得到正交混频输出信号113的同相分量113a和正交相位分量113b。
组合器213构造为,用于组合(例如在时域相加或者相减)正交混频输出信号113的同相分量113a和正交相位分量113b。组合器213可以取决于边带选择信号127而将正交混频输出信号113的同相分量113a和正交相位分量113b彼此相加或者彼此相减(例如组合器213可以从正交混频输出信号113的同相分量113a中减去正交相位分量113b)。
换句话说,正交混频设备111或者同相-正交相位-混频器111构造为,用于将第一正交混频输入信号109(或者第一正交信号109)的同相分量109a与第二正交混频输入信号115的同相分量115a混频,以便得到正交混频输出信号113的同相分量113a。此外正交混频设备111(或者同相-正交相位-混频器111)构造为,用于将第一正交混频输入信号109(或者第一正交信号109)的正交相位分量109b与第二正交混频输入信号115的正交相位分量115b混频,以便得到正交混频输出信号113的正交相位分量113b。特别是能够与正交相位分量的混频分开地对同相分量混频。
另外正交混频设备111(或者同相-正交相位-混频器111)构造为,用于组合正交混频输出信号113的同相分量113a与正交混频输出信号113的正交相位分量113b(例如相加或者相减),以便得到正交混频输出信号113。正交混频设备111(或者同相-正交相位-混频器111)可以取决于边带选择信号127地相加正交混频输出信号113的同相分量113a与正交混频输出信号113的正交相位分量113b或者从正交混频输出信号的同相分量113b中减去正交混频输出信号113的正交相位分量113b,以便得到(组合的)正交混频输出信号113。
图2中示出的概念基于混频输出(同相-正交相位-混频器111的输出)到第二混频输入(到同相-正交相位-混频器111的第二输入)的反馈和在该反馈路径中的分频(通过整数正交设备117)。在图2示出的概念中追求被2/3分频,以便在混频前(在同相-正交相位-混频器111的第一输入前)并且在混频输出上能够用被2分频的分频器(用第一整数正交分频器107和第二整数分频器119)舒适地产生IQ(产生同相分量和正交相位分量)。于是又产生3的总分频比,这在下面还将详细示出。
已经发现,当两个输入信号(第一正交混频输入信号109以及第二正交混频输入信号115)作为正交信号在混频输出上存在时能够足够抑制不希望的边带(所谓的SSB混频器,Single Side Band Mixer-单边带混频器)。
因此同相-正交相位-混频器111执行下面的计算:
这里ω1相应于第一正交混频输入信号109的第一正交混频输入信号频率f_in,ω2相应于第二正交混频输入信号115的第二正交混频输入信号频率f_out_3。这里余弦项分别表示第一正交混频输入信号109和第二正交混频输入信号115的同相分量109a、115a。正弦项分别表示第一正交混频输入信号109和第二正交混频输入信号115的正交相位分量109b、115b。这里余弦项的相乘由同相分量混频器209执行,而正弦项的相乘由正交相位分量混频器211执行。正交混频输出信号113的产生的同相分量113a和产生的正交相位分量113b的相加或者相减由组合器213执行。
图2示出的实施例的总分频比可以根据下式计算。
f_out=f_in±f_out_3(11)
f_out=f_in±f_out/4(12)
在该示例的情况下选择上边带
f_out=f_in±f_out_3(13)
希望的输出信号(正交输出信号101)是被2分频的信号f_out。或者换句话说正交输出信号频率f_out_2相应于正交混频输出信号113的正交混频输出信号频率f_out的一半。
具有第一正交混频输入信号频率f_in的混频输入信号109(或者第一正交信号109或者第一正交混频输入信号109)已经是被2分频的振荡器信号,由此从振荡器201直到具有正交输出信号频率f_out的正交输出信号101产生3的分频比。
如果在混频器输出上选择下边带,则存在5的分频比可用。
另外能够用介绍的该拓扑结构通过反馈路径中(整数正交分频设备117中)的不同的分频比和选择性地选择上或下混频产品(在正交分频设备111中)来实现不同的分频比。
下面再次一般地示出上面示出的公式,这里假定,整数正交分频器117的总分频比为n。亦即适用图2中示出的情况:
n=n2*n3 (16)
假定选择第一分频比n1=2,则如下产生正交输出信号频率f_out:
f_out=f_in±f_out /n
已经发现,为能够把正交混频输出信号113作为IQ LO信号(同相-正交相位-本地振荡器-信号)使用,可以再次把正交混频输出信号113用IQ DIV 2(用第二整数正交分频器119)分频。把该后继的部分作为nDIV在下面的计算规则中使用。
于是这导致下面的分频比:
图3用表示出在选择上边带(OSB)或者下边带(USB)的情况下取决于根据图1的分频设备100的整数正交分频设备117的总分频比n和第一整数正交分频器107的第一分频比n1在正交输出信号频率f_out_2和基本信号频率f_osc之间不同分频比的示例选择。
图4示出用于提供具有正交输出信号频率的正交输出信号的方法400的流程图。
方法400具有提供具有基本信号频率的基本信号的步骤401。另外方法400具有接收基本信号的步骤402。另外该方法具有步骤403,用于提供基于基本信号的、具有相应于第一分频比的第一正交信号频率的第一正交信号。
另外方法400包括步骤404,用于提供仅基于第一正交混频输入信号和第二正交混频输入信号的正交混频输出信号,其中第一正交混频输入信号相应于第一正交信号。
另外方法400包括步骤405,用于基于正交混频输出信号或者从其导出的同频率的信号提供第二正交混频输入信号和正交输出信号,其中第二正交混频输入信号从正交信号导出。
下面总结实施例的一些方面。
与通过在VCO输出(Voltage Controlled Oscillator,压控振荡器,多相滤波器)或者正交振荡器上产生IQ和随之被1.5分频来实现被3分频的常规的概念相比,在实施例中省去了如多相滤波器和正交振荡器这样复杂的部件。在这样的常规的概念中,被1.5分频可以通过向第二混频输入反馈被2分频的输出信号实现。然后在反馈路径上的被2分频导致被3分频。为实现SSB混频器概念,被2分频的分频器可以在反馈路径中作为正交分频器实现(因为SSB混频器概念典型地需要正交输入信号)。另一种解决方案是,通过LC滤波网络滤除不希望的边带,然而这需要大的面积,并且可能导致也许不希望的耦合效应。
虽然结合设备说明了一些方面,但是应该理解,这些方面也表示相应的方法的说明,以致设备的模块或者部件也应该作为相应的方法步骤或者作为方法步骤的特征理解。与此类似,结合或者作为方法步骤说明的方面也表示相应的设备的相应的模块或者细节或者特征的说明。
根据确定的实现要求,本发明的实施例能够用硬件或者软件实现。该实现可以使用数字存储介质实现,例如软盘、DVD、蓝射线盘、CD、ROM、PROM、EPROM、EEPROM或者闪存、硬盘或者其他磁的或者光学的存储器,其上存储以电子方式可读的控制信号,这些控制信号与可编程的计算机系统可以共同作用或共同作用,使得执行各方法。因此数字的存储介质是计算机可读的。因此根据本发明的一些实施例包括数据载体,其具有以电子方式可读的控制信号,这些控制信号能够与可编程的计算机系统共同作用,使得执行在这里说明的方法。
一般本发明的实施例可以作为具有程序代码的计算机程序产品实现,其中程序代码用于当该计算机程序产品在计算机上运行时执行一种方法。程序代码也可以例如在机器可读的载体上存储。
其他的实施例包括用于执行这里说明的方法的计算机程序,其中该计算机程序在机器可读的载体上存储。
换句话说,本发明的方法的实施例因此是一种计算机程序,其具有当该计算机程序在计算机上运行时用于执行这里说明的方法的程序代码。本发明的方法的另一实施例因此是一种数据载体(或者一种数字式存储介质或者一种计算机可读介质),其上存储用于执行这里说明的方法的计算机程序。
本发明的方法的另一个实施例因此是数据流或者信号序列,它或它们表示用于执行这里说明的方法的计算机程序。数据流或者信号序列例如可以配置为通过数据通信连接(例如通过因特网)传输。
另一个实施例包括处理装置,例如计算机或者可编程的逻辑部件,其配置或者适配为执行这里说明的方法。
另一个实施例包括计算机,其上安装用于执行这里说明的方法的计算机程序。
在一些实施例中可以使用可编程的逻辑部件(例如现场可编程的门阵列,FPGA),用于执行这里说明的方法的一些或者全部功能。在一些实施例中现场可编程的门阵列可以与微处理器共同作用,以便执行这里说明的方法。一般所述方法在一些实施例中在任意的硬件设备方面执行。这些硬件设备可以是可通用的硬件例如计算机处理器(CPU),或者为所述方法专用的硬件,例如ASIC。
上述实施例仅表示本发明的原理的说明。应该理解,这里说明的设备和细节的修改和改变对于其他专业人员是显而易见的。因此意图是,本发明仅通过后面的权利要求书的保护范围限制,而不通过根据对于这里提出的实施例的说明和解释的特定的细节限制。
Claims (14)
1.一种用于提供具有正交输出信号频率的正交输出信号的分频设备,具有下列特征:
信号源(103),用于在输出侧提供具有基本信号频率(f_osc)的基本信号(105);
具有第一分频比(n1)的第一整数正交分频器(107),用于在输入侧接收基本信号(105)和用于提供具有相应于第一整数正交分频器(107)的第一分频比(n1)的第一正交信号频率(f_in)的第一正交信号(109),
正交混频设备(111),用于在输出侧提供仅基于第一正交混频输入信号(109)和第二正交混频输入信号(115)的正交混频输出信号(113),其中第一正交混频输入信号(109)相应于第一正交信号(109);和
整数正交分频设备(117),包括具有第二分频比(n2)的第二整数正交分频器(119),用于接收正交混频输出信号(113)或者同频率的从正交混频输出信号(113)中导出的信号(113’)以及用于在输出侧提供第二正交混频输入信号(115)和正交输出信号(101),其中第二正交混频输入信号(115)从正交输出信号(101)中导出或者相应于正交输出信号(101)。
2.根据权利要求1所述的分频设备,
其中,整数正交分频设备(117)还包括具有第三分频比(n3)的第三整数正交分频器(121);
其中第二整数正交分频器(119)构造为,用于接收正交混频输出信号(113)或者从它导出的信号(113’),以便作为正交输出信号(101)提供第二正交信号(123),和用于向第三整数正交分频器(121)提供第二正交信号(123),其中第三整数正交分频器(121)构造为,用于基于第二正交信号相应于第三分频比(n3)提供第二正交混频输入信号(115)。
3.根据权利要求2所述的分频设备,
其中第二整数正交分频器(119)构造为,用于提供第二正交信号(123)的同相分量(123a)和正交相位分量(123b)。
4.根据权利要求3所述的分频设备,
其中第三整数正交分频器(121)构造为,用于或者基于第二正交信号(123)的同相分量(123a)或者基于第二正交信号(123)的正交相位分量(123b)提供第二正交混频输入信号(115)。
5.根据权利要求2到4之一所述的分频设备,
其中第三整数正交分频器(121)构造为,用于作为另外的正交输出信号频率(f_out_3)提供第二正交混频输入信号(115),使得正交输出信号(101)的正交输出信号频率(f_out_2)和另外的正交输出信号(125)的另外的正交输出信号频率(f_out_3)之间的比例相应于第三整数正交分频器(121)的第三分频比(n3)。
6.根据权利要求1到5之一所述的分频设备,
其中选择整数正交分频设备(117)的总分频比(n)和第一整数正交分频器(107)的第一分频比(n1),使得基本信号(105)的基本信号频率(f_osc)和正交输出信号(101)的正交输出信号频率(f_out_2)之间的比例是整数。
7.根据权利要求1到6之一所述的分频设备,
其中整数正交分频设备(117)还包括具有第三分频比n3的第三整数正交分频器(121),其中选择第三整数正交分频器(121)的第三分频比n3与第一整数正交分频器(107)的第一分频比n1相同,使得基本信号(105)的基本信号频率(f_osc)和正交输出信号(101)的正交输出信号频率(f_out_2)之间的比例是整数。
8.根据权利要求1到7之一所述的分频设备,
其中第一整数正交分频器(107)构造为,用于提供第一正交输出信号(109)的同相分量(109a)和正交相位分量(109b);
其中整数正交分频设备(117)构造为,用于提供第二正交混频输入信号(115)的同相分量(115a)和正交相位分量(115b);和
其中正交混频设备(111)构造为,用于将第一正交信号(109)的同相分量(109a)与第二正交混频输入信号(115)的同相分量(115a)混频,以便得到正交混频输出信号(113)的同相分量(113a);和用于将第一正交信号(109)的正交相位分量(109b)与第二正交混频输入信号(115)的正交相位分量(115b)混频,以便得到正交混频输出信号(113)的正交相位分量(113b)。
9.根据权利要求8所述的分频设备,
其中正交混频设备(111)构造为,用于组合正交混频输出信号(113)的同相分量(113a)与正交混频输出信号的正交相位分量(113b),以便得到正交混频输出信号(113)。
10.根据权利要求9所述的分频设备,
其中正交混频设备(111)构造为,用于取决于边带选择信号(127)相加正交混频输出信号(113)的同相分量(113a)与正交混频输出信号(113)的正交相位分量(113b),或者从正交混频输出信号(113)的同相分量(113a)中减去正交混频输出信号(113)的正交相位分量(113b)。
11.根据权利要求1到10之一所述的分频设备,
其中分频设备的整数正交分频器(107、119、121)构造为,用于相应于整数正交分频器(107、119、121)的分频比(n1、n2、n3)对接收的信号(105、113、113’、123)的信号频率(f_osc、f_out、f_out_2)下降分频,使得在由整数正交分频器(107、119、121)接收的信号的信号频率(f_in、f_out、f_out_2)和由整数正交分频器(107、119、121)提供的信号(109、123、115)(105、113、121)的信号频率(f_in、f_out 2、f_out_3)之间的比例相应于整数正交分频器(107、119、121)的分频比(n1、n2、n3)。
12.一种用于提供具有正交输出信号频率的正交输出信号的分频设备,具有下列特征:
信号源(103),用于在该信号源(103)的输出上提供具有基本信号频率(f osc)的基本信号(105);
具有第一分频比(n1)的第一整数正交分频器(107);
整数正交分频设备(117),包括具有第二分频比(n2)的第二整数正交分频器(119);和
正交混频设备(111),用于仅基于在该正交混频设备(111)的第一输入上的第一正交混频输入信号(109)和在该正交混频设备(111)的第二输入上的第二正交混频输入信号(115)在该正交混频设备(111)的输出上提供正交混频输出信号(113);
其中第一整数正交分频器(107)的输出保持信号频率不变地与正交混频设备(111)的第一输入耦合;
其中正交混频设备(111)的输出保持信号频率不变地与整数正交分频设备(117)的输入耦合;
其中整数正交分频设备(117)的第一输出保持信号频率不变地与正交混频设备(111)的第二输入耦合;和
其中整数正交分频设备(117)构造为,用于在整数正交分频设备(117)的第一输出上或者在整数正交分频设备(117)的与第一输出不同的第二输出上提供正交输出信号(101)。
13.一种用于提供具有正交输出信号频率的正交输出信号的方法,具有下列步骤:
提供具有基本信号频率的基本信号(401);
接收基本信号(402);
提供基于基本信号的、具有相应于第一分频比的第一正交信号频率的第一正交信号(403);
提供仅基于第一正交混频输入信号和第二正交混频输入信号的正交混频输出信号(404),其中第一正交混频输入信号相应于第一正交信号;和
基于正交混频输出信号或者从其导出的同频率的信号提供第二正交混频输入信号和正交输出信号(405),其中第二正交混频输入信号从正交输出信号导出。
14.一种计算机程序,具有当程序在计算机上运行时执行根据权利要求13所述的方法的程序代码。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102011002448.4 | 2011-01-04 | ||
DE102011002448.4A DE102011002448B4 (de) | 2011-01-04 | 2011-01-04 | Frequenzteileranordnung und Verfahren zum Bereitstellen eines Quadraturausgangssignals |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102684682A true CN102684682A (zh) | 2012-09-19 |
CN102684682B CN102684682B (zh) | 2015-09-30 |
Family
ID=46380220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210044571.6A Expired - Fee Related CN102684682B (zh) | 2011-01-04 | 2012-01-04 | 用于提供正交输出信号的分频设备和方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8674730B2 (zh) |
CN (1) | CN102684682B (zh) |
DE (1) | DE102011002448B4 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103840846B (zh) * | 2014-03-19 | 2016-02-03 | 嘉兴创德电子有限公司 | 一种降低本振信号干扰的抑制电路以及收发机 |
US10965331B2 (en) * | 2019-04-22 | 2021-03-30 | Semiconductor Components Industries, Llc | Broad range voltage-controlled oscillator |
US11750180B2 (en) | 2021-09-08 | 2023-09-05 | International Business Machines Corporation | High frequency AC coupled self-biased divider |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06140920A (ja) * | 1992-10-22 | 1994-05-20 | Toshiba Corp | 自動分周回路 |
CN1917500A (zh) * | 2005-08-16 | 2007-02-21 | 英特尔公司 | 正交变频器、调谐器和调制器 |
US20100097106A1 (en) * | 2008-10-19 | 2010-04-22 | Lior Kravitz | Novel double-feedback flexible non-integer frequency division circuit |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6115586A (en) * | 1997-05-30 | 2000-09-05 | Integrated Circuit Systems, Inc. | Multiple loop radio frequency synthesizer |
KR100533626B1 (ko) * | 2003-04-01 | 2005-12-06 | 삼성전기주식회사 | 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기 |
DE102005032229B4 (de) * | 2005-07-09 | 2014-08-21 | Wipro Limited | Quadraturteiler |
DE102005056952A1 (de) | 2005-11-29 | 2007-06-14 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zur Erzeugung von Lokaloszillatorsignalen und Phasenregelkreis mit der Schaltungsanordnung |
DE602006006164D1 (de) * | 2006-05-30 | 2009-05-20 | Infineon Technologies Ag | Dynamischer Frequenzteiler zum Teilen durch N |
CN101842986A (zh) * | 2007-11-02 | 2010-09-22 | 松下电器产业株式会社 | 扩频时钟产生装置 |
JP4965473B2 (ja) * | 2008-01-30 | 2012-07-04 | ルネサスエレクトロニクス株式会社 | 周波数シンセサイザ |
-
2011
- 2011-01-04 DE DE102011002448.4A patent/DE102011002448B4/de not_active Expired - Fee Related
-
2012
- 2012-01-04 CN CN201210044571.6A patent/CN102684682B/zh not_active Expired - Fee Related
- 2012-01-04 US US13/343,448 patent/US8674730B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06140920A (ja) * | 1992-10-22 | 1994-05-20 | Toshiba Corp | 自動分周回路 |
CN1917500A (zh) * | 2005-08-16 | 2007-02-21 | 英特尔公司 | 正交变频器、调谐器和调制器 |
US20100097106A1 (en) * | 2008-10-19 | 2010-04-22 | Lior Kravitz | Novel double-feedback flexible non-integer frequency division circuit |
Also Published As
Publication number | Publication date |
---|---|
DE102011002448A1 (de) | 2012-07-05 |
US20120169384A1 (en) | 2012-07-05 |
CN102684682B (zh) | 2015-09-30 |
DE102011002448B4 (de) | 2014-05-22 |
US8674730B2 (en) | 2014-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10903964B2 (en) | Techniques to enable physical downlink control channel communications | |
KR101614127B1 (ko) | 주파수 신호 생성 장치 | |
CN103227637A (zh) | 抖动控制电路和具有该抖动控制电路的装置 | |
WO2018031061A1 (en) | Design of sidelink demodulation reference signals | |
EP1550204B1 (en) | Multiple band local oscillator frequency generation circuit | |
US8983413B2 (en) | Communication device including multiple LO receivers | |
CN103733528B (zh) | 集成电路上的核之间的时钟共享 | |
CN105553425A (zh) | 三倍频器和本地振荡器信号发生器 | |
CN102684682A (zh) | 用于提供正交输出信号的分频设备和方法 | |
US20140270018A1 (en) | Circuit architecture for i/q mismatch mitigation in direct conversion receivers | |
US3753114A (en) | Method and apparatus for the recovery of synchronous carrier in a digital communication system | |
CN104954017B (zh) | 一种lte空中接口监测仪的频率合成装置 | |
CN102460978A (zh) | 双信道传输 | |
WO2022046339A1 (en) | Phase-locked loop (pll) with multiple error determiners | |
US10852878B2 (en) | Non-orthogonal demodulation module, touch system and non-orthogonal demodulation method | |
US20190372823A1 (en) | Circuits and systems for wideband quadrature signal generation | |
CN105814819B (zh) | 用于校准模拟滤波器的方法和系统 | |
CN111913522A (zh) | 多时钟域的数字测试电路、数字集成电路测试系统 | |
CN110417407B (zh) | 时钟数据恢复装置 | |
US8059730B2 (en) | Frequency synthesizer and method thereof | |
EP1863170B1 (en) | Dynamic frequency divider by N | |
US8116358B2 (en) | Single oscillator transceiver | |
US9042486B2 (en) | Sideband suppression in angle modulated signals | |
US10594342B1 (en) | Power amplifying system and associated power amplifying method for bluetooth device | |
US10225129B2 (en) | Method and apparatus for the extrication of quadrature pairs of amplitude modulated signals from intermingled extraneous signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP01 | Change in the name or title of a patent holder |
Address after: Neubiberg Patentee after: INTEL MOBILE COMM GMBH Address before: Neubiberg Patentee before: Intel Mobile Comm GmbH |
|
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150930 Termination date: 20180104 |