防止MOSFET对管的驱动保护电路
技术领域
本发明属于一种电动汽车电机控制器中MOSFET三相全桥驱动保护电路,特别涉及一种防止MOSFET对管的驱动保护电路。
背景技术
随着对MOSFET应用范围的不断扩大,人们对于MOSFET保护电路的研究也越来越重视。现有的电动汽车电机控制器中的MOSFET三相全桥驱动电路是由单片机信号直接驱动或通过光电隔离器给驱动芯片驱动信号,当系统上电或下电时产生的脉冲干扰或驱动信号错误时,使两路驱动信号同时为高电平,驱动芯片同时输出两路高电平,使同相上下两桥MOSFET同时导通,即MOSFET对管产生的大电流将会使MOSFET 瞬间损坏。
发明内容
本发明是要解决现在技术存在的上述问题,提供一种可防止MOSFET三相全桥驱动电路中上下桥同时导通、保护MOSFET不被损坏的防止MOSFET对管的驱动保护电路。
本发明采取的技术解决方案是:
一种防止MOSFET对管的驱动保护电路,包括两路光电隔离器,其特殊之处是:在两路光电隔离器的输入端通过光电隔离器输入限流电阻分别接有逻辑门电路,在光电隔离器输出端和其电源端之间接有光电隔离器输出上拉电阻,在光电隔离器输出端还接有非门电路Ⅱ,逻辑门电路输入端、非门电路Ⅱ输出端分别为驱动信号输入端和驱动信号输出端,光电隔离器输入信号 “0”时非门电路Ⅱ输出信号为“0”,当驱动输入信号为“0”、“0”时驱动输出信号为“0”、“0”,当驱动输入信号为“0”、“1”时驱动输出信号为“0”、“1”, 当驱动输入信号为“1”、“0”时驱动输出信号为“1”、“0”,当驱动输入信号为“1”、“1”时驱动输出信号为“0”、“1”, 其中”1”代表电压为逻辑高电压,”0”代表电压为逻辑低电平。
所述逻辑门电路是由两个串联的非门电路Ⅰ、两个与门电路组成,其中两路驱动信号输入端与两个非门电路Ⅰ输出端分别与对应的与门电路相连,两个与门电路输出端与光电隔离器输入限流电阻相连。
本发明的有益效果是:电路简单、性能可靠、成本低,在MOSFET三相全桥驱动电路中使用该驱动保护电路,驱动信号在传输过程中采用通过光电隔离器来实现信号隔离,以抑制传输干扰,该驱动保护电路通过在光电耦合器输入端采用逻辑门电路和在光电耦合器输出端采用逻辑非门电路,以保护同相上下两桥MOSFET不同时导通。可最大程度的降低驱动信号由于干扰或驱动信号控制错误等原因造成的MOSFET对管故障。在MOSFET三相全桥驱动电路中使用该驱动保护电路,可消除由于系统通电和系统断电时刻的光电耦合器两侧的隔离电源由于建立或消失不同步而造成的MOSFET对管故障。
附图说明
图1是本发明的电路原理图;
图中:U1A、U1B-非门电路Ⅰ、U2A、U2B-与门电路,U3A、U3B-光电隔离器,U4A、U4B-非门电路Ⅱ,U5-MOSFET驱动芯片,Q1、Q2-上、下桥,R1、R2-光电隔离器输入限流电阻,R3、R4-光电隔离器输出上拉电阻。
具体实施方式
如图所示,该防止MOSFET对管的驱动保护电路,包括两路光电隔离器U3A、U3B,在两路光电隔离器U3A、U3B的输入端通过光电隔离器输入限流电阻R1、R2接有由二个串联的非门电路ⅠU1A、U1B和二个与门电路U2A、U2B构成的逻辑门电路,在光电隔离器U3A、U3B输出端PH1/2、PL2/2和其电源端VCC之间接有光电隔离器输出上拉电阻R3、R4,在光电隔离器U3A、U3B输出端PH1/2、PL2/2还接有非门电路ⅡU4A、U4B,非门电路ⅠU1A、U1B输入端以及非门电路U4A、U4B的输出端分别为驱动信号输入端PH1、PL2和驱动信号输出端PH1/3、PL2/3,其中两路驱动信号输入端PH1、PL2与两个非门电路ⅠU1A、U1B输出端分别与对应的与门电路U2A、U2B输入端相连,二个与门电路U2A、U2B输出端PH1/1、PL2/1与光电隔离器输入限流电阻R1、R2相连。
接线时,驱动信号输出端PH1/3、PL2/3与MOSFET驱动芯片U5输入端连接,其输出端PH1/4、PL2/4与三相全桥驱动电路中上下桥Q1、Q2栅极相连,MOSFET驱动芯片U5的输出电压为MOSFET的栅极驱动电压。同时MOSFET驱动芯片U5为正逻辑方式输出,即当驱动芯片输入电压为逻辑高电压时,其输出电压为高电压;当驱动芯片输入电压为逻辑低电压时,其输出电压为低电压。上下桥Q1、Q2为N沟道MOSFET,当MOSFET驱动芯片U5的输出电压为高电压即MOSFET的栅极输入电压为高电压时,MOSFET导通,当驱动芯片U5的输出电压为低电压即MOSFET的栅极输入电压为低电压时,MOSFET截止。
光电隔离器U3A、U3B输入信号为 “0”时驱动信号输出端PH1/3、PL2/3的输出信号为“0”,当驱动信号输入端PH1、PL2的输入信号为“0”、“0”时驱动信号输出端PH1/3、PL2/3的输出信号为“0”、“0”,当驱动信号输入端PH1、PL2的输入信号为“0”、“1”时驱动信号输出端PH1/3、PL2/3的输出信号为“0”、“1”, 当驱动信号输入端PH1、PL2的输入信号为“1”、“0”时驱动信号输出端PH1/3、PL2/3的输出信号为“1”、“0”,当驱动信号输入端PH1、PL2的输入信号为“1”、“1”时驱动信号输出端PH1/3、PL2/3的输出信号为“0”、“1”, 其中”1”代表电压为逻辑高电压,”0”代表电压为逻辑低电平。
本发明电路在驱动输入信号进行控制的正常工作状态下,输入端PH1和PL2在各种逻辑电压组合下所对应的电路中各点的逻辑电压真值如表1所示。由表1可见,在任何时候输出端PH1/4和PL2/4两点的电压均不同时为“1”。其中前3种组合方式为正常控制方式,此时输出端PH1/4和PL2/4的逻辑电压真值与输入端PH1和PL2真值相同,系统将按照输入信号的控制正常工作。组合方式4为驱动信号的错误输入方式,该方式下,输出端PH1/4的逻辑电压真值变为“0” ,即上桥Q1被强制截止,上下两桥Q1、Q2不同时导通,即避免了MOSFET对管。同时与门电路U2B的二路输入信号一定先于与门电路U2A的2路输入信号到来(因非门电路U1A的输出信号直接接至与门电路U2B,而非门电路U1A的输出信号经过非门电路U1B后再接至与门电路U2A,所以与门电路U2B的输入信号提前与门电路U2A的输入信号一个非门电路U1B的转换时间),所以输出端PH1/4的逻辑电压真值的变化一定先于输出端PL2/4的逻辑电压真值的变化。当驱动信号输入端PH1、PL2的输入信号为“1”、“1”时,驱动信号输出端PH1/4、PL2/4的输出信号为“0”、“1”,且输出端PH1/4的输出信号为“0”先于输出端PL2/4的输出信号为 “1”,即先保证上桥截止,更减小了MOSFET对管的几率,增加了系统的可靠性。
系统通电时刻或断电时刻, 输入端PH1和PL2可能处于均为表1的四种输入状态,由于该驱动保护电路设定光电隔离器输入信号为“0”时(二极管侧截止状态)通过非门电路ⅡU4A、U4B使其输出“0”(低电平), 防止上电过程中光电隔离器U3A、U3B输出端电源比输入端电源建立快或下电过程中输出端电源比输入端电源消失慢而使输出端PH1/4和PL2/4同时为高电平,即保证了无论光电隔离器两侧的供电电源是否同步建立,均不会造成光电隔离器状态改变(即由截止变为导通)而引起MOSFET驱动芯片U5输入端的电压变高而造成同相上下两桥Q1、Q2的同时导通,避免了MOSFET对管现象的发生。
表1 两路驱动输入信号在各种逻辑电压组合下的电路中各点的逻辑电压真值
PH1 |
PL2 |
PH1/1 |
PL2/1 |
PH1/2 |
PL2/2 |
PH1/3 |
PL2/3 |
PH1/4 |
PL2/4 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |