CN102684609B - 具有宽动态范围和低功耗的接收器 - Google Patents

具有宽动态范围和低功耗的接收器 Download PDF

Info

Publication number
CN102684609B
CN102684609B CN201210041460.XA CN201210041460A CN102684609B CN 102684609 B CN102684609 B CN 102684609B CN 201210041460 A CN201210041460 A CN 201210041460A CN 102684609 B CN102684609 B CN 102684609B
Authority
CN
China
Prior art keywords
voltage
circuit
voltage domain
current
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210041460.XA
Other languages
English (en)
Other versions
CN102684609A (zh
Inventor
K·杜弗雷内
E·瓦格纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Intel Mobile Communications GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Mobile Communications GmbH filed Critical Intel Mobile Communications GmbH
Publication of CN102684609A publication Critical patent/CN102684609A/zh
Application granted granted Critical
Publication of CN102684609B publication Critical patent/CN102684609B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/22—Homodyne or synchrodyne circuits
    • H03D1/2245—Homodyne or synchrodyne circuits using two quadrature channels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0084—Lowering the supply voltage and saving power

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

本发明涉及具有宽动态范围和低功耗的接收器。本发明的一些实施例涉及具有第一和第二电连接的电压域，它们分别在不同的电源电压偏置(例如，第一电压域在低偏置电压偏置，并且第二电压域在第二不同电源电压偏置)。该装置进一步包括耦合到电压域之一的第一DC电流源(例如，具有低DC电压电势的第一电压域)以及耦合到其他电压域的第二DC电流源(例如，具有高DC电势的第二电压域)。第一和第二DC电流源被配置为提供具有如下值得DC消除电流，该值消除由第一和第二电压域之间的电势差所生成的DC电流。

Description

具有宽动态范围和低功耗的接收器
背景技术
如今用在无线通信设备中的集成芯片(例如，用于移动电话)包括接收器链，其被配置成接收来自天线的传入信号，放大该接收到的传入信号，并且在不降低信号质量的情况下(例如，通过添加不期望的噪声至接收到的信号)，解调该被放大的传入信号。
传入信号的解调可以使用混频器执行，该混频器接收高射频(RF)信号，执行从RF频率到较低中频(IF)的信号的频率转换，并且输出该较低IF频率信号至被配置为执行后续处理(例如，滤波)的电路部件。无线通信设备的质量和性能很大程度上取决于混频器的转换增益(例如，输出信号幅度和输入信号幅度的比)和信噪比。理想上，以低的信噪比降级和高转换增益来执行解调。因此，带有有源预放大器和无源切换级的有源混频器常被用于无线通信设备中，因为和纯无源混频器相比，它们允许改进的信噪比(例如，降低信号的恶化)，从而改进接收器的接收灵敏度。
附图说明
图1图示了包括有源预放大器和无源切换/混合级的典型解调电路的电路图。
图2图示了被配置为不期望的DC偏执电流在第一电压域和第二电压域之间流动的电路的第一实施例的框图。
图3图示了更详细的电路实施例的框图，该电路被配置为防止不期望DC电流从高电源电压偏置的区域向低电源电压偏置的区域流动。
图4图示了接收器链的框图，该接收器链包括被配置为防止不期望DC偏置电流流经接收器链的混频器级的多个DC电流源。
图5a图示了如本文所提供的解调电路的更详细的框图。
图5b图示了如本文所提供的解调电路的替代实施例的更详细的框图。
图6图示了高压有源RC滤波器输出级的电路图，该高压有源RC滤波器输出级包括被配置为实现增益切换功能的微分运算放大器。
图7图示了如本文所提供的耦合至DC电流源的可重配置输出级的电路图，DC电流源被配置为消除不期望的电流。
图8是用于防止不期望的DC电流从电路的高DC电压电势域流向低DC电压电势域的的示例性方法的流程图。
具体实施方式
现在对要求保护的主题参照附图进行描述，其中同样的参照数字始终用来指代同样的元件。在接下来的描述中，为了解释的目的，提出了众多特定细节以提供对要求保护的主题的充分理解。然而，显而易见的是，所要求保护的主题可以不采用这些特定细节进行实施。
如图1的框图所示的具有有源混频器架构的典型收发器电路100包括输入/预放大器级102、混频器/切换级104和输出/滤波级106。输入/预放大器级102被配置为接收射频(RF)输入电压信号RF+/RF-(例如，来自图1中未示出的天线)，并将接收到的RF输入电压信号转换成电流信号。该电流信号被提供给切换级104，其中其乘以本地振荡器(LO)信号LO+/LO-来生成中频(IF)电流信号。该正电流信号从切换级104流向输出级106，输出级106被配置为将IF电流信号转换回电压信号，并且同时提供对IF电流信号的滤波。
在操作期间，具有有源混频器架构的解调电路消耗相当的功率，特别是在预放大器级102中。为了减少具有有源混频器架构的解调电路的功耗，输入级102和输出级106可以在低电源电压VDD上处偏置。当该低电源电压VDD在输入级102和切换级104中提供减少的功耗时，其还减少了接收器链的输出级106的动态范围为，因为其减少了可用于容纳大干扰信号(例如，来自解调器的输出)的电压净空(voltage headroom)。替代地，电路100可以在高电源电压VDD处偏置，提供大的动态范围，但是也生成大的功耗。
因为收发器电路的功耗是重要的设计关注，所以使此类功耗低是有益的。然而，通常利用性能考虑来平衡功耗考虑。为了解决这两个关注，本发明允许在没有恶化接收器的动态范围的情况下减少功耗(例如与现有技术的状态相比)。
相应地，在此提供了一种用于提供具有宽动态范围和低功耗的收发器电路的方法和装置。在一个实施例中，该装置包括具有分别在不同电源电压处偏置(例如，第一电压域在低偏置电压偏置，并且第二电压域在不同的第二电源电压偏置)的第一和第二电连接电压域的电路。电路的不同域/级之间的电源电压的差可以使得不期望DC电流在第一和第二电压域之间流动(例如，从高向低电源电压流动的不期望DC电流可能对接收器链的操作有害)。为了消除该不期望DC电流，该装置可以进一步可包括耦合至电压域之一的第一DC电流源(例如，具有低DC电压电势的第一电压域)以及耦合至其他电压域的第二DC电流源(例如，具有高DC电压电势的第二电压域)。该第一和第二DC电流源被配置为提供具有如下值得DC消除电流，该值消除第一和第二电压域之间的电势差产生的不期望DC电流。
在更特别的实施例中，该装置可以包括收发器电路，其具有带有输入/预放大器级的接收器链、混频器/切换级以及输出/基带滤波级。该预放大器级在低电源电压偏置，使得预放大器和切换级在低电压操作以提供低功耗。该输出级在高电源电压偏置，使得其在高电压操作，这为收发器提供宽动态操作范围。第一DC电流源耦合到输出级的低电压输入，而第二DC电流源耦合到输出级的高电压输出。共同地，第一和第二DC电流源提供DC消除电流，其具有防止(例如，消除)高DC电压电势和低DC电压电势之间的电势差产生的不期望DC偏置电流到达混频器级的值。该DC消除电流因此允许混频器级以无源操作模式操作(例如，没有DC电流流经混频器级)，因为没有不期望DC偏置电流流过它。
图2图示了电路200的第一实施例的框图，电路200被配置为防止不期望DC偏置电流在第一电压域和第二电压域间流动。该电路200(例如解调电路)包括电路架构，其中电路不同的域/级基于其功能性(例如，它们的功耗，净空等)在不同的电源电压偏置。如图2所示，电路的第一电压域202被配置为将由第一(例如，低)电源电压VDD_1偏置，而电路的第二电压域204被配置为由第二(例如，高)电源电压VDD_2偏置。
在一个实施例中，不同电源电压的使用允许具有高功耗的某些电路接收减少的电源电压，从而减少电路的总功耗，而其他电路可以保持在高电源电压(例如：比小电源电压大)偏置，从而实现大的动态操作范围。例如，在一个实施例中，第一电压域202可以包括预放大器/输入级208和/或在低电源电压偏置的切换/混频器级210，且第二电压域204可以包括在高电源电压(例如：大于低电源电压的电源电压)偏置的输出级212。由于预放大器/输入级208在低电源电压偏置，所以接收器链的总功耗由于该电源电压在域中为低而降低，而该域中，电路功率的大部分耗散了。进一步的，将输出级212在较高的电源电压偏置为接收器链提供了宽的动态操作范围。
在电路的不同域/级之间的电源电压和电压电势的差可以使得不期望DC电流在第一和第二电压域中流动。例如，如果利用低电源电压偏置第一电压域202，并且利用高电源电压偏置第二电压域204，则不期望DC电流IDC可以从第二电压域204流向第一电压域202。例如，如果不期望DC电流流经切换/混频器级210，则这样的不期望DC电流可能有害于接收器链的操作，从而降级接收器链的信噪比性能。
因此，DC消除电流生成元件206被配置为生成DC消除电流，该DC消除电流消除由于电压域202和204之间的电源电压差生成的不期望DC电流。在一个实施例中，该DC消除电流生成元件206可以被配置为生成DC消除电流，其具有基本上等于不期望DC电流幅度的幅度(例如，等于由两个域之间的连接电阻划分的两个域之间的电压电势差)，从而，在不期望DC电流达在低电源电压偏置的电压域之前消除它。
图3图示了电路300的更详细实施例的框图，电路300被配置为防止不期望DC偏置电流从在高电源电压偏置的区域流向在低电源电压偏置的区域。如图3所示，电路300包括在不同的电源电压偏置的不同电压域：在低电源电压偏置的低电压域302和在电源电压偏置的高电压域304。如此处提供，可以理解的是，术语低电源电压和高电源电压表示介于不同电源电压之间的关系，并且不是意图限制电源电压的值，而是替代地表示电源电压的电势差(例如：低电源电压可以包括与高电源电压有关系的任意电压值，使得低电源电压比高电源电压小)。
具有电阻值316的电连接元件306被配置为将低电压域302电连接到高电压域304。两个DC电流源308和310(例如：共同对应于图2的DC消除电流生成器)连接到连接低和高电压域302和304的电连接元件306。第一DC电流源308附接至具有低DC电压电势(即，由低电源电压偏置的)的电路节点312。第二DC电流源310附接至具有高DC电压电势的电路节点314。
通过偏置第一和第二DC电流源308和310使得通过各自DC电流源生成的DC电流等于由连接元件316电阻所划分的、在电路节点314处的高DC电压电势和电路节点312处的低DC电压电势之间的差，可以生成具有等于不期望DC电流的电流值的DC来以消除归因于在低电压域302到高电压域304之间的DC电压电势差的不期望DC电流的方式在连接元件306上游动。特别地，如图3所示，第二DC电流源310注入DC消除电流，而第一DC电流源308移除/吸收了DC消除电流，从而导致流向低电压域302的基本上的零电流(即，由于DC电流源位于低电压电势域的下游，DC消除电流将消除从电势差产生的不期望DC电流，因此防止电流流到直接与高电压电路连接的低电压电路)。
可以理解的是，如关于图3所提供的，虽然在下文在差分接收器链的上下文中描述了对DC电流源的使用，其中低电压域包括接收器链的低电压域，并且高电压域包括接收器链的高电压域，但是用于消除不期望DC电流的DC电流源的使用可以应用于任意经历不期望DC电流的电路布置。例如，DC电流源可以被配置在传输链中以去除链中的电势差引起的不期望DC电流。进一步可以理解的是，虽然这里提供的图描述了消除延伸于具有两个不同电压电势域的电路之间的DC电流，但是其可以应用于具有多个不同电压电势域的电路(例如具有第一电势值的第一DC电压域，具有不同于第一电势值的第二电势值的第二DC电压域，具有不同于第一和第二电势值的第三电势值的第三DC电压域等)。
图4图示了接收器链400的框图，接收器链400包括多个DC电流源416和418，它们被配置为防止不期望DC偏置电流流经接收器链的混频器级412。如图4所示，低DC电源电压VDD_LOW应用于输入级，以减少功耗，形成低DC电压电势域402。高DC电源电压VDD_HIGH应用于输出级，以提供高动态范围，形成高DC电压电势域404。
特别地，天线406被配置为接收通过不平衡变压器(balun)408提供的RF信号，被配置为根据接收到的单端信号生成差分信号到低DC电压电势域402。低DC电压电势域包括差分低噪声放大器(LNA)410，其被配置为输出放大信号到同相路径420和正交相位路径422。同相和正交相位路径分别包括混频器412a和412b，被配置为接收射频(RF)信号并将其下变频为由混合接收的RF信号和本地振荡器(LO)信号生成的中频(IF)信号。高DC电压电势域包括滤波级414a和414b(例如低通滤波器)，被配置为接收相应混频器412a和412b的输出并提供IF信号的滤波。
介于低电压域402和高电压域404之间的电源电压的差使得不期望DC电流从滤波器414流向到混频器412(例如，根据欧姆定律I＝V/R)，由此在混频器412中生成降级系统性能的不期望噪声。为了减轻(例如，基本上去除)不期望DC电流，两个DC电流源416和418连接到连接低和高电压域的相应导线。第一DC电流源416a或416b耦合到混频器412下游的低DC电压电势节点。第二DC电流源418a或418b耦合到具有高DC电压电势的节点。在一个实施例中，第二DC电流源418注入DC消除电流，而第一DC电流源416去除/吸收该DC消除电流，由此导致流向低电压域402的基本上零电流。
如果DC电流源416和418中的每个都生成DC电流，该DC电流具有等于由连接的电阻划分的高DC电压电势和低DC电压电势之间的差得值，DC电流可以在连接上生成，其等于不期望DC电流。由于DC电流源位于混频器级412的下游，DC消除电流将在从电势差生成的不期望DC电流到达混频器级412之前将其消除，由此允许无源混频器操作(例如，混频器级中信噪比的低降级)。
相应地，如图4的连接器链中所示，附加DC电流源的选择性偏置和使用为具有低功耗(由于输入级和高动态范围的低电压操作，其通过防止不期望DC电流流经混频器/切换级而使能)的接收器链提供。
虽然在此(例如，在图4、5a、5b、6等中)所示的接收器链包括差分接收链电路，但是可以理解的是，在此提供的装置不限于差分电路。代之以，在此提供的方法和装置也可以应用于单端电路。
图5a图示了如在此提供的接收链500的更详细的框图。如图5a所示，接收器链500包括输入/预放大器级502、混频器/切换级504和输出/滤波级506。输入级502将差分输入电压信号RF+/RF-转换为电流信号，该电流信号随后在切换级504中与差分本地振荡器信号LO+/LO-相乘以生成IF电流信号。输出正电流信号从切换级504流向基于运算放大器(op-amp)的输出级506，输出级506将其转换回到电压并提供滤波。
更特别地，输入级502是具有宽带低电压互补结构的跨导体，其被配置为将接收的RF电压信号转换成RF电流信号。跨导体由差分互补晶体管对组成。第一晶体管对包括第一P型MOSFET晶体管P1，其具有耦合到电源电压VDD_LOW的源极和耦合到第一N型MOSFET晶体管N1漏极的漏极。第一N型和P型MOSFET晶体管N1和P1的栅极被配置为接收第一输入电压信号RFIN+。第二晶体管对包括第二P型MOSFET晶体管P2，其具有耦合到第二N型MOSFET晶体管N2漏极的漏极，该第二N型MOSFET晶体管N2具有与N1的源极一起耦合到地的源极。第二N型和P型MOSFET晶体管N2和P2的栅极被配置为接收第二输入电压信号RFIN-。在一个实施例中，差分输入电压信号RF+/RF-可以是通过若干电容器C1-C4耦合到预放大器级中的AC。在操作期间，跨导体生成被提供给切换级504的差分RF电流。
切换级504包括四个切换晶体管N3-N6，它们被配置为形成具有差分晶体管对的双平衡结构。各个切换晶体管对的源极连接到跨导体的输出以接收差分输出信号。差分MOSFET对的栅极被配置为分别接收差分传入信号LO+/LO-。混频器通过生成包括LO和RF信号乘积的差分IF输出电流信号来解调传入RF电流信号为IF电流信号，将正电流信号向输出/滤波级506馈送以便转换回电压信号。
输出/滤波级506包括高压有源RC滤波器，其具有包括具有两个反馈回路的差分操作放大器的放大元件508。各个反馈回路包括电容器CF和电阻器RF，它们被配置为并行以像有源低通滤波器那样运转，该有源低通滤波器被配置为使低频信号通过而衰减高频信号。例如，在低频率处，反馈电容器CF像防止反馈信号的开路那样动作，而反馈电阻器RF为电路赋予了反相放大器的特性。在高频率处，电容器CF短路反馈电阻器RF并充当积分器。
第一对DC电流源510a和510b来自低电压切换级504的差分电流输出的每个支路中。第二对DC电流源512a和512b被置于来自输出级506的差分电压的每个支路中。如前所述，通过操作第一和第二对DC电流源以选择性地生成介于输出级506和切换级504之间的DC消除电流，可以防止归因于介于电路级之间的潜在电压差的不期望DC电流流入切换级504中。特别地，通过偏置DC电流源使得由每个DC电流源生成的DC电流等于由连接的电阻划分的高DC电势和低DC电势之间的差(即：IDC＝(VDC，HV-VDC，LV)/RF，其中RF是输出级的反馈电阻器)，可以生成，该DC消除电流等于由输入级和输出级的电源电压差引起的不期望DC电流，由此允许切换级的无源操作并防止SNR的降级。
可以理解的是，对于适当的电路操作，在滤波器输入处的共模电压可以被设置为等于低电源电压VDD_LOW的一半，而滤波器输出处的共模电压等于高电源电压VDD_HIGH的一半。两队电流源，第一对DC电流源510和第二对DC电流源512被添加到两个差分分支的每一个，从而消除从高电压输出级506流入低电压切换级504中的不期望DC电流。
还可以理解的是，附加的DC电流源可以注入噪声到接收器链中。然而，由附加DC电流源生成的噪声可以被最小化以使其影响对电路操作是可以忽略的。例如，在一个实施例中，DC电流源的维度可以以最小化它们的噪声贡献这样的方式进行缩放。
如此处所提供的，图5b图示了替代接收链500的更详细框图。如上所述，接收器链路514包括输入/预放大器级502、混频器/切换级504和输出/滤波级506。输出/滤波级包括具有共模调节电路516的放大器。该共模调节电路516被配置成感侧共模输出电压来改变放大器的操作，从而补偿共模输出电压从期望值的偏移(即，基于输出共模电压和参考电压的比较而向放大器508注入共模电流)。
由输出级的共模调节电路516产生的共模电流可以被配置为生成DC消除电流，由此允许省略第二对DC电流源512a和512b。因此，如图5b所示，接收器链路514包括第一对DC电流源510a和510b，其被置于来自低压切换级504的差分电流输出的每个分支中，并且与共模调节电路516结合来消除从高电压输出级506流入低电压切换级504中的不期望DC电流。
在一个实施例中，包括在此提供的DC电流源的接收器输出级被配置为将增益步骤实现为自动增益控制机制的一部分。图6示出了高电压有源RC滤波器输出级600的电路图，该高电压有源RC滤波器输出级600包括被配置为实现增益切换功能(例如，被配置为在滤波器级中实现增益步骤)的差分运算放大器602。如上所述，该运算放大器602具有2个并行配置的反馈回路，分别包括电容器CF和可变反馈电阻器RF。因为整个解调器的增益与可变反馈电阻器RF的值成比例(例如，该增益等于接收器电路的电流增益乘以反馈电阻器的值)，增益切换功能可以通过选择性地链接可变反馈电阻器RF的电阻来实现。例如，如果可变反馈电阻RF的电阻增加，则输出级的增益增加。替代地，如果可变反馈电阻器RF的电阻减小，则输出级的增益减小。
因为不期望DC电流与可变反馈电阻器RF的值成反比(即，等于由两个域之间的连接的电阻划分的两个域之间的电压电势差)，耦合到低和高电压电势节点的DC电流源608和610包括可变电流源。该可变DC电流源608和610被配置为输出可调整电流值，其被配置为基于可变反馈电阻器的值来调整DC消除电流的值(即IDC＝(VDC，HV-VDC，LV)/RF)，并且从而说明了可变反馈电阻器的改变。例如，如果增加可变反馈电阻器的电阻(例如从R1到R2)来增加输出级的增益，则减少DC电流源产生的DC电流(例如从I＝ΔV/R1到ΔV/R2)以保持等于由高和低电压域之间的电压电势差产生的不期望DC电流的DC消除电流。
在另一个实施例中，包括在此提供的DC电流源的接收器输出级可以包括可重配置的输出级。图7图示了包括可重配置输出级的输出级700的电路图。该可重配置输出级700可以被配置为以多种操作模式来进行操作。例如，在一个实施例中，该可重配置输出级700可以被包括在被配置为在多模式应用中操作的接收器链内，其中某些操作模式在下变频器的输出处需要大的电压净空，而对于其他模式，用于偏置整个接收器链的低电源电压是充足的。
可重配置输出级700包括与根据第二(例如高)电源电压偏置的第二运算放大器704并行耦合的根据第一(例如低)电源电压偏置的第一运算放大器702。在操作期间，该电路被配置为操作使得激活运算放大器中的一个而解激活其他运算放大器。例如，对于利用大电源电压的应用来说，可以解激活利用低电源电压偏置的第一运算放大器702，而可以截获利用高电源电压偏置的第二运算放大器704。替代地，对于利用低操作功率的应用来说，可以激活利用低电源电压偏置的第一运算放大器702，而解激活利用高电源电压偏置的第二运算放大器704。
在一个实施例中，为了不降级第二(例如高电压)运算放大器704的大信号线性性能，第一(例如低电压)运算放大器702的输出可以使用传输门706和708隔离。在一个实施例中，当第一(例如低电压)运算放大器702关闭以防止在有源第二(例如，高电压)运算放大器704的输出处的大电压摇摆时，传输门706和708被配置为关闭，这可以在相反区域中偏置低电压运算放大器的输出设备，从而引入了不期望的失真。
可以理解，在各种实施例中，传输门706和708可以包括各种电路部件，它们被配置为当打开时产生短路，并且当关闭时开路。例如，传输门可以包括模拟开关、晶体管等或其数字等同物，其可以由控制电路基于输出级的操作模式生成的控制信号来控制。
图8是用于防止不期望DC电流从电路的高DC电压电势域流向低DC电压电势域的示例性方法800的流程图。
虽然方法800在下文被示出和描述为一系列动作或事件，但是应当理解，此类动作或事件的所示排序并非以限制意义解释。例如，一些动作可以以不同的顺序发生和/或与在此示出和/或描述的那些之外的其他动作或事件同时发生。此外，实现本文公开的一个或多个方面或实施例并不需要所有示出的动作。并且，这里所述的一个或多个动作可以在一个或多个独立的动作和/或阶段中执行。
此外，所要求保护的主题可以被实现为方法、装置或使用标准编程和/或工程技术来生产软件、固件、硬件或其任何组合来控制计算机来实现所公开主题的(例如，图2、3、4等中所示的电路不限于可以用于实现方法800的电路的示例)的制品。如这里所用的术语“制品”旨在包含可以从任何计算机可读设备、载体或媒体访问的计算机程序。当然，本领域技术人员将认识到可以对该配置进行很多修改而不脱离所要求保护的主题的范围或精神。
在802，利用第一DC电源电压偏置第一电路区域以形成第一电压域。第一DC电源电压可以包括低或高DC电源电压。在一个实施例中，第一电源电压包括被配置为偏置接收器链的输入级的低DC电源电压。
在804，利用第二DC电源电压偏置第二电路区域以形成第二电压域。该第二DC电源电压可以包括不同于第一DC电源电压的低或高DC电源电压。例如，如果第一DC电源电压是低DC电源电压，则第二DC电源电压可以是高DC电源电压。在一个实施例中，第二电源电压包括被配置为偏置接收器链的输出级的高DC电源电压。
在806，在第一电压域中提供提供第一DC电流源并且第二电压域中提供第二DC电流源。在一个实施例中，第一DC电流源可以耦合到具有低DC电压电势(例如解调电路的下游)的电路节点，而第二DC电流源可以耦合到具有高DC电压电势的电路节点。应当理解，术语第一和第二DC电流源不是限制性的，而是替代地可以例如在差分电路中包括多个电流源，该差分电路包括两个DC电流源，该两个DC电流源连接到连接低和高电压域的每个导线。
在808，操作第一和第二DC电流源来提供DC消除电流，该电流与第一和第二DC电压电势之间的差成比例。在一个实施例中，第一和第二DC电流源被配置为生成等于由第一电源电压和第二DC电源电压之间的电阻划分的其间的差的DC消除电流。在一个实施例中，第二DC电流电源可以向电路注入DC消除电流，而第一DC电流源从电路中去除/吸收该DC消除电流。
在810，可以调整第一和第二DC电流源的操作点以考虑电路增益的调整。例如，如果增加输出级中的可变反馈电阻器的值来增加输出级的增益，则由DC电流源生成的DC电流被减少以保持等于由高和低电压域之间的电压电势差所生成的不期望DC电流的DC消除电流。
尽管关于一个或多个实现示出并描述了本公开，但是基于对该说明书和附图的阅读和理解，对于本领域技术人员将发生等同更改和修改。该公开包括所有此类修改和更改并且仅由后面的权利要求书的范围限定。特别地关于上述部件(例如，元件和/或资源)执行的各种功能，用于描述此类部件的术语旨在对应于(除非指出)执行所述部件(例如，功能上等同)的指定功能的任何部件，即使并非在结构上等同于执行在此示出的本公开示例性实现中的功能的所公开结构。此外，虽然已经关于若干实现中的仅一个实现公开了本公开的特定特征，但是此类特征可以与可能期望的并且有利于任何给定或特定应用的其他实现的一个或多个其他特征相组合。此外，本申请和所附权利要求书中使用的冠词“一”和“一个”被认为意味着“一个或多个”。
此外，就在详细描述或权利要求书中使用术语“包括”、“具有”、“带有”、“有”或其变型而言，此类术语旨在以类似于术语“包括”的方式是包容性的。

Claims (20)

1.一种用于去除不期望DC电流的电路，包括：
收发器链，其具有被配置为耦合到用于射频（RF）信号的传输或接收的天线的天线端口；
第一DC电流源，其耦合到位于所述收发器链的第一电压域内的第一电路节点，其中所述第一电压域被定义为用于所述第一电压域内的一个或多个电路的第一低电源电压与第一高电源电压之间的差；以及
第二DC电流源，其耦合到在所述第一电路节点的下游位置处的位于所述收发器链的第二电压域内的第二电路节点，其中所述第二电压域被定义为用于所述第二电压域内的一个或多个电路的第二低电源电压与第二高电源电压之间的差，并且其中所述第一电压域和所述第二电压域是不同的；
其中，所述第一和第二DC电流源被配置为生成DC消除电流，所述DC消除电流被配置为消除归因于所述第一电压域和所述第二电压域之间的电势差的所述第一电路节点和所述第二电路节点之间的不期望DC电流。
2.如权利要求1所述的电路，其中所述第一电路节点耦合到包括在低电源电压偏置的一个或多个电路部件的第一电压域，以及
其中所述第二电路节点耦合到包括在比所述低电源电压大的高电源电压偏置的一个或多个电路部件的第二电压域。
3.如权利要求1所述的电路，进一步包括：
输入级，其在低电源电压偏置并且被配置为将接收的射频（RF）电压信号转换为RF电流信号；
切换级，其耦合到所述输入级的输出并且被配置为将RF电流信号下变频为中频（IF）电流信号；以及
输出级，其在高电源电压偏置，所述输出级耦合到所述切换级的输出并且被配置为将IF电流信号转换为IF电压信号，
其中所述第一DC电流源耦合到所述输出级的输入并且所述第二DC电流源耦合到所述输出级的输出。
4.如权利要求3所述的电路，其中所述第一DC电流源被配置为去除所述DC消除电流，并且其中所述第二DC电流源被配置为诸如所述DC消除电流，并且其中所述DC消除电流等于由节点间的电阻划分的所述第一电路节点和所述第二电路节点之间的电压电势差。
5.如权利要求3所述的电路，其中所述输出级包括可重配置输出级，其包括根据高电源电压偏置的第一运算放大器。
6.如权利要求5所述的电路，其中所述输出级进一步包括与所述第一运算放大器并联连接的第二运算放大器并且根据低电源电压对其偏置。
7.如权利要求6所述的电路，其中当使能所述第一运算放大器时，选择性地将所述第一运算放大器的输出与所述第二运算放大器隔离。
8.如权利要求3所述的电路，其中所述输出级包括具有一个或多个反馈回路的运算放大器，所述一个或多个反馈回路包括被配置实现增益切换功能的可变反馈电阻器，并且其中所述第一和第二DC电流源包括被配置为基于所述可变反馈电阻器的改变来修改所述DC消除电流的可变电流源。
9.如权利要求3所述的电路，其中接收器链包括差分电路，其具有被置于连接低和高电压域的每个分支中的两个DC电流源，所述DC电流源被配置为提供具有如下值的DC消除电流，所述值消除由所述第一电压电势和所述第二电压电势之间的电势差产生的DC电流。
10.如权利要求3所述电路，其中所述第二DC电流源包括包含在所述输出级内的共模调节电路并且所述共模调节电路被配置为诸如所述DC消除电流，并且其中所述第一DC电流源包括被配置为去除所述DC消除电流的可变电流源。
11.一种接收器链电路，包括：
天线端口，其被配置为耦合到用于射频（RF）信号的传输或接收的天线；
第一电压域，其位于所述天线的下游，其中所述第一电压域被定义为用于所述第一电压域内的一个或多个电路的第一低电源电压与第一高电源电压之间的差；
第二电压域，其通过具有第一支路和第二支路的差分路径连接到所述第一电压域，其中所述第二电压域位于所述第一电压域的下游，其中所述第二电压域被定义为用于所述第二电压域内的一个或多个电路的第二低电源电压与第二高电源电压之间的差，其中所述第一电压域和所述第二电压域是不同的；以及
DC消除电流生成部件，其被配置为生成DC消除电流，所述DC消除电流消除由所述第一电压域和所述第二电压域之间的电势差所生成的不期望DC电流。
12.如权利要求11所述的电路，其中所述DC消除电流生成部件包括：
一个或多个第一DC电流源，其被配置在具有低DC电压电势的第一节点处的所述第二电压域的上游；以及
一个或多个第二DC电流源，其被配置在具有高DC电压电势的所述第二电压域内的第二节点处；
其中所述第二DC电流源被配置为生成具有如下值的DC消除电流，所述值消除由所述高DC电压电势和所述低DC电压电势之间的电势差所生成的DC电流，并且其中所述第一DC电流源被配置为去除所述DC消除电流。
13.如权利要求12所述的电路，其中接收器链包括差分电路，其具有被置于连接低和高电压域的每个分支中的两个DC电流源。
14.如权利要求11所述的电路，
其中所述第一电压域包括：
输入级，其在低电源电压偏置并且被配置为将接收的射频（RF）电压信号转换为RF电流信号；
切换级，其耦合到所述输入级并且被配置为将RF电流信号下变频为中频（IF）电流信号；
并且其中所述第二电压域包括在高电源电压偏置的输出级，所述输出级耦合到所述切换级的输出并且被配置为将IF电流信号转换为IF电压信号。
15.如权利要求14所述的电路，其中所述DC消除电流生成部件包括包含在所述输出内的共模调节电路，并且DC电流源被配置在所述输出级的上游。
16.如权利要求14所述的电路，其中所述输出级包括具有一个或多个反馈回路的运算放大器，所述一个或多个反馈回路包括被配置实现增益切换功能的可变反馈电阻器，并且其中所述第一和第二DC电流源包括被配置为基于所述可变反馈电阻器的改变来修改所消除电流的可变电流源。
17.如权利要求14所述的电路，其中所述输出级包括可重配置输出级，其包括根据高DC电源电压偏置的第一运算放大器和与所述第一运算放大器并联连接的并且根据低DC电源电压偏置的第二运算放大器。
18.如权利要求17所述电路，其中当使能所述第一运算放大器时，选择性地将所述第一运算放大器的输出与所述第二运算放大器隔离。
19.一种用于从具有不同电压电势的电路去除不期望DC电流的方法，包括：
利用第一高电源电压和第一低电源电压偏置第一电路区域以生成被定义为其间的差的第一电压域，并且利用第二高电源电压和第二低电源电压偏置第二电路区域以生成被定义为其间的差的第二电压域，其中所述第一电压域和所述第二电压域是不同的；
在所述第一电压域中提供第一DC电流源并且在第二电压域中提供第二DC电流源；以及
操作所述第一和第二DC电流源来提供DC消除电流，所述DC消除电流消除由所述第一电压域和所述第二电压域之间的电势差所生成的不期望DC电流。
20.如权利要求19所述的方法，其中，
所述第一电压域包括在低电源电压偏置并且被配置为将接收的射频（RF）电压信号转换为RF电流信号的输入级和耦合到所述输入级的输出并且被配置为将RF电流信号下变频为IF电流信号的切换级，
所述第二电压域包括在高电源电压偏置的输出级，所述输出级耦合到所述切换级的输出并且被配置为将所述IF电流信号转换为IF电压信号，以及
第一DC电流源耦合在所述输出级的输入和切换级之间，并且第二DC电流源耦合到所述输出级的输出。
CN201210041460.XA 2011-01-05 2012-01-05 具有宽动态范围和低功耗的接收器 Expired - Fee Related CN102684609B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/984,864 US8971835B2 (en) 2011-01-05 2011-01-05 Receiver with wide dynamic range and low power consumption
US12/984864 2011-01-05

Publications (2)

Publication Number Publication Date
CN102684609A CN102684609A (zh) 2012-09-19
CN102684609B true CN102684609B (zh) 2015-09-30

Family

ID=46380241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210041460.XA Expired - Fee Related CN102684609B (zh) 2011-01-05 2012-01-05 具有宽动态范围和低功耗的接收器

Country Status (3)

Country Link
US (1) US8971835B2 (zh)
CN (1) CN102684609B (zh)
DE (1) DE102012200149B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048826B2 (en) * 2013-06-13 2015-06-02 Altera Corporation Multiple-voltage programmable logic fabric
US9991875B2 (en) * 2016-08-12 2018-06-05 Qualcomm Incorporated Reconfigurable radio frequency (RF) bandstop/intermediate frequency (IF) bandpass filter
US10193497B2 (en) 2016-12-06 2019-01-29 Qualcomm Incorporated Enhanced broadband operation of an active mixer
US11870348B1 (en) * 2020-08-28 2024-01-09 Empower Semiconductor, Inc. High speed, low quiescent current comparator

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292052B1 (en) * 2000-03-06 2001-09-18 Tektronix, Inc. Output amplifier for a discrete filter-less optical reference receiver
US6975674B1 (en) * 2000-05-12 2005-12-13 National Semiconductor Corporation System and method for mixed mode equalization of signals
CN1734932A (zh) * 2004-08-03 2006-02-15 瑞昱半导体股份有限公司 可变增益的放大电路
CN1802786A (zh) * 2003-06-10 2006-07-12 皇家飞利浦电子股份有限公司 混频电路、包括混频电路的接收器、包括接收器的无线通信、通过将输入信号和振荡器信号混频产生输出信号的方法
US7154331B2 (en) * 2004-06-29 2006-12-26 Intel Corporation Adapting operational amplifier frequency response respective to closed loop gain
CN101490947A (zh) * 2006-07-11 2009-07-22 高通股份有限公司 用于变频的系统、方法、和装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7616938B2 (en) * 2004-09-10 2009-11-10 Broadcom Corporation Mixer offset cancellation without generating I/Q imbalance
US8019309B2 (en) * 2004-10-29 2011-09-13 Broadcom Corporation Method and system for a second order input intercept point (IIP2) calibration scheme
TWI424681B (zh) * 2007-07-25 2014-01-21 Realtek Semiconductor Corp 用以降低閃爍雜訊之混合器電路及其方法
US7929938B2 (en) * 2008-03-19 2011-04-19 Skyworks Solutions, Inc. DC-compensated IP2 calibration for WCDMA receiver
US8452253B2 (en) * 2010-07-20 2013-05-28 Broadcom Corporation Compact low-power receiver including transimpedance amplifier, digitally controlled interface circuit, and low pass filter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292052B1 (en) * 2000-03-06 2001-09-18 Tektronix, Inc. Output amplifier for a discrete filter-less optical reference receiver
US6975674B1 (en) * 2000-05-12 2005-12-13 National Semiconductor Corporation System and method for mixed mode equalization of signals
CN1802786A (zh) * 2003-06-10 2006-07-12 皇家飞利浦电子股份有限公司 混频电路、包括混频电路的接收器、包括接收器的无线通信、通过将输入信号和振荡器信号混频产生输出信号的方法
US7154331B2 (en) * 2004-06-29 2006-12-26 Intel Corporation Adapting operational amplifier frequency response respective to closed loop gain
CN1734932A (zh) * 2004-08-03 2006-02-15 瑞昱半导体股份有限公司 可变增益的放大电路
CN101490947A (zh) * 2006-07-11 2009-07-22 高通股份有限公司 用于变频的系统、方法、和装置

Also Published As

Publication number Publication date
DE102012200149B4 (de) 2017-10-26
CN102684609A (zh) 2012-09-19
DE102012200149A1 (de) 2012-07-05
US20120169419A1 (en) 2012-07-05
US8971835B2 (en) 2015-03-03

Similar Documents

Publication Publication Date Title
US8112059B2 (en) Mixer circuit, integrated circuit device and radio frequency communication unit
TWI360941B (en) Adaptive-biased mixer
US8072255B2 (en) Quadrature radio frequency mixer with low noise and low conversion loss
US7880546B2 (en) Amplifier and the method thereof
CN111384902B (zh) 一种阻抗匹配频率可调的宽带接收机电路
CN104167997B (zh) 跨导放大器
US8610495B2 (en) Adaptive filtering of blocker signals in demodulators
KR20060129531A (ko) 고도의 선형 가변이득 증폭기
US7710185B2 (en) Tuneable circuit for canceling third order modulation
CN102684609B (zh) 具有宽动态范围和低功耗的接收器
US9806825B2 (en) Noise cancellation system
US11863140B2 (en) Programmable baseband filter for selecting between single-pole or complex-poles frequency response
GB2438082A (en) Active and passive dual local oscillator mixers comprising triple gate mixer circuits or exclusive NOR switch (XNOR-SW) circuits.
CN111130577A (zh) 一种用于射频收发芯片的抗干扰接收机电路
KR100931909B1 (ko) 다중 안테나 시스템에서 안테나들을 재사용하기 위한 방법및 시스템
Tikka et al. A 0.8–3 GHz mixer-first receiver with on-chip transformer balun in 65-nm CMOS
WO2009059831A2 (en) Mixing apparatus
US20100265008A1 (en) Reduction of Gain Switching Induced Phase Jumps in High Dynamic Range Downcoversion Mixers
Chu Inductorless LNA and Harmonic-rejection Mixer for Wideband Direct-conversion Receiver
Tseng Vector modulators for analog-beamforming receivers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Neubiberg

Patentee after: INTEL MOBILE COMM GMBH

Address before: Neubiberg

Patentee before: Intel Mobile Comm GmbH

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150930

Termination date: 20180105