CN102683292A - 嵌入式硅纳米晶sonos器件制造方法 - Google Patents
嵌入式硅纳米晶sonos器件制造方法 Download PDFInfo
- Publication number
- CN102683292A CN102683292A CN201210170340XA CN201210170340A CN102683292A CN 102683292 A CN102683292 A CN 102683292A CN 201210170340X A CN201210170340X A CN 201210170340XA CN 201210170340 A CN201210170340 A CN 201210170340A CN 102683292 A CN102683292 A CN 102683292A
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- silicon
- nitride layer
- oxide layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种嵌入式硅纳米晶SONOS器件制造方法,包括:在衬底上欲形成栅极的区域形成第一氧化层并进行第一次退火工艺;在第一氧化层上形成氮化硅层,氮化硅层中嵌有硅纳米晶;在氮化硅层上形成第二氧化层并进行第二次退火工艺;在第二氧化层上形成一硅层作为控制栅。本发明在形成第一氧化层后进行第一次退火工艺,使得衬底与第一氧化层界面处的界面态密度减小;在所述氮化硅层上形成第二氧化层进行第二次退火工艺,能够进一步改善衬底与第一氧化层的界面态,还可以改善硅纳米晶和氮化硅的界面,使纳米晶与氮化硅的界面在编译和擦除过程中不易保留电荷,从而提高嵌入式纳米晶SONOS器件的可靠性。
Description
技术领域
本发明涉及集成电路制造领域,特别涉及一种嵌入式硅纳米晶SONOS器件制造方法。
背景技术
随着SONOS(Silicon-Oxide-Nitride-Oxide-Silicon,硅-氧化硅-氮化硅-氧化硅-硅)器件逐渐取代浮栅极成为主要的非易失存储器以来,关于改善SONOS器件的编译和擦除速度、电荷保持能力(charge retention)以及器件的耐久能力(Endurance)等方法层出不穷。目前为止,围绕SONOS器件存储性能的改进,研究者进行了大量研究工作,主要集中在以下几个方面:
1、在存储层中引入纳米晶从而得到深势阱,提高俘获电荷稳定性;
2、通过改变氮化硅层原子百分比从而改变能带结构,提高俘获电荷稳定性;
3、设计新结构从而实现更快的存储速度。
此外,还有研究者通过改变隧穿介质或者改进阻挡氧化层来提高存储的稳定性,从而改进材料的存储性能。
最近利用原位掺杂的嵌入式硅纳米晶(SiNCs)的SONOS器件因为具有较大的记忆窗口、快速的编译和擦除速度、可以忽略的二位效应(second-bit effect)以及几乎可以忽略的漏极和门极的微扰而受到研究人员的广泛关注。然而这种SONOS器件在大约104次编译和擦除循环后,由于界面态的产生和电子在循环中被隧穿氧化层所捕获,编译态和擦除态的阈值电压都有较明显的上升。
在尺寸不断缩小的SONOS器件中,需要抑制高温下存储电荷的横向分布来保持存储窗口。现有技术中,有的研究者利用原位淀积方法把SiNCs注入到氮化硅层制作了SONOS器件,这种SONOS器件表现出6V的存储窗口、良好的P/E特性和保持特性。与离子注入法、凝胶-溶胶法、直接化学淀积法等不同方法制备的Si2NCs相比,原位淀积方法注入的Si2NCs具有质量好、密度高、尺寸均匀、易于控制的优点,而且原位淀积方法工艺简单、容易实现、成本低同时与CMOS兼容性好,为器件尺寸的继续缩小提供了较大空间。
研究人员还利用原位淀积方式制作了含Si纳米晶氮化硅层SONOS器件,能够很容易得到多位的和二位操作方式,具有很快的编译和擦除速度。针对不同的淀积时间对比发现,淀积时间为30s的Si纳米晶氮化硅层SONOS器件具有最大的记忆窗口、快速的编译和擦除速度、可以忽视的二位效应、几乎可以忽略的漏极和源极扰动和长的数据保持时间,并且在104次循环后仍有3V的记忆窗口。然而,虽然含Si纳米晶氮化硅层SONOS结构的器件的抗门极和抗漏极干扰能力有所增加,但是由于底层氧化硅层和硅的界面,以及纳米晶和氮化硅的界面的影响,使器件的可靠性受到影响,耐久性较差,且电荷保持能力也较差。
发明内容
本发明提供一种嵌入式硅纳米晶SONOS器件制造方法,能够有效提高器件的耐久性以及电荷保持能力,从而提高SONOS器件的可靠性。
为解决上述技术问题,本发明提供一种嵌入式硅纳米晶SONOS器件制造方法,包括:提供衬底;在所述衬底上欲形成栅极的区域形成第一氧化层并进行第一次退火工艺;在所述第一氧化层上形成氮化硅层,所述氮化硅层中嵌有硅纳米晶;在所述氮化硅层上形成第二氧化层并进行第二次退火工艺;在所述第二氧化层上形成一硅层作为控制栅。
作为优选,所述第一次退火工艺和第二次退火工艺均在N2O环境中进行。
作为优选,所述氮化硅层通过低压化学气相沉积法形成。
作为优选,所述硅纳米晶采用原位沉积方法形成。
作为优选,在所述第二氧化层上形成一硅层作为控制栅之后,还包括:对所述衬底的源漏区进行源漏轻掺杂;在所述控制栅侧壁形成栅极侧墙;对所述衬底的源漏区进行源漏区重掺杂以及退火工艺。
作为优选,在所述第一氧化层上形成氮化硅层步骤包括:在所述第一氧化层上形成底部氮化硅层;在所述底部氮化硅层上形成硅纳米晶;在所述底部氮化硅层以及硅纳纳米晶上形成顶部氮化硅层。
作为优选,所述底部氮化硅层的厚度为1~10nm,通过LPCVD沉积工艺形成,采用NH3和SiCl2H2的混合气体,温度为780~800摄氏度,NH3的流量为130~160sccm,SiCl2H2的流量为30~50sccm。
作为优选,所述顶部氮化硅层的厚度为1~10nm,通过LPCVD沉积工艺形成,采用NH3和SiCl2H2的混合气体,温度为780~800摄氏度,NH3的流量为130~160sccm,SiCl2H2的流量为30~50sccm。
与现有技术相比,本发明嵌入式硅纳米晶SONOS器件制造方法在形成第一氧化层后进行第一次退火工艺,使得衬底与第一氧化层界面处的界面态密度减小;在所述氮化硅层上形成第二氧化层进行第二次退火工艺,能够进一步改善衬底与第一氧化层的界面态,还可以改善硅纳米晶和氮化硅的界面,使纳米晶与氮化硅的界面在编译和擦除过程中不易保留电荷,从而提高嵌入式纳米晶SONOS器件的可靠性。
附图说明
图1为本发明中一具体实施例中形成第一氧化层和退火后器件示意图;
图2为本发明中一具体实施例中形成氮化硅层后器件示意图;
图3为本发明中一具体实施例中形成第二氧化层和退火后器件示意图;
图4为本发明中一具体实施例中形成控制栅后器件示意图;
图5为本发明中一具体实施例中SONOS器件示意图。
具体实施方式
本发明的目的在于通过两次退火工艺来使SONOS器件的可靠性能得以提升,在形成第一氧化层之后进行第一次退火工艺,使衬底与第一氧化层界面处的界面态密度减小,同时在第一氧化层表面形成一部分Si-N键;在形成第二氧化层以后进行第二次退火,可以进一步改善界面态,同时可以改善硅纳米晶和氮化硅的界面,使纳米晶与氮化硅的界面在编译和擦除过程中不易保留电荷,从而提高嵌入式纳米晶SONOS器件的可靠性。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图1~5对本发明的具体实施方式做详细的说明。
请参照图1,提供衬底1,所述衬底1可为P型的硅衬底;在所述衬底1上欲形成栅极的区域形成第一氧化层2(也称为隧穿氧化层),并进行第一次退火工艺,其中所述第一氧化层2为氧化硅,可通过热氧化工艺形成。作为优选,所述第一次退火工艺在N2O环境中进行,所述第一次退火工艺的温度为800~1000摄氏度,退火时间为30-60分钟,能够使第一氧化层2与衬底1界面处的界面态密度减小,同时第一氧化层2与衬底1界面处也会形成一些Si-N键,使得第一氧化层2与衬底1的界面态更加稳固。
请参照图2,在所述第一氧化层2上形成氮化硅层3,所述氮化硅层3中嵌有硅纳米晶4,所述氮化硅层3通过低压化学气相沉积法(LPCVD)形成,本实施例中,具体步骤为:
首先,在所述第一氧化层2上形成底部氮化硅层,所述底部氮化硅层的厚度例如为1~10nm,本发明以3nm作为优选,采用NH3和SiCl2H2的混合气体,温度为780~800摄氏度,NH3的流量为130~160sccm,SiCl2H2的流量为30~50sccm;
接着,在所述底部氮化硅层上形成硅纳米晶4,所述硅纳米晶4通过流量为10~50sccm的SiCl2H2进行30s~60s的原位沉积形成。
然后,在所述底部氮化硅层以及硅纳纳米晶4上形成顶部氮化硅层,顶部氮化硅层的厚度为1~10nm,本发明以4nm作为优选,同样采用NH3和SiCl2H2的混合气体,温度为780~800摄氏度,NH3的流量为130~160sccm,SiCl2H2的流量为30~50sccm。;
如此,即可形成由底部氮化硅层和顶部氮化硅层共同构成的氮化硅层3,并在氮化硅层3中嵌入了硅纳米晶4。
请参照图3,在所述氮化硅层3上形成第二氧化层5,并进行第二次退火工艺。所述第二氧化层5为氧化硅,可通过热氧化或者化学气相沉积的方法形成。所述第二次退火工艺同样在N2O环境中进行,所述第二次退火工艺的温度为800~1000摄氏度,退火时间为30~60分钟,此时的第二次退火工艺可以进一步改善界面处的态密度,同时也会对第二氧化层5表面进行氮化,氮化之后的表面具有更好的抗湿法腐蚀能力,同时第二次退火还可以改善硅纳米晶4和氮化硅层3的界面,使硅纳米晶4与氮化硅层3的界面在编译和产出过程中不易保留电荷,使器件的可靠性得到提高。
请参照图4,在所述第二氧化层5上形成一硅层6作为控制栅,所述硅层6可通过热氧化方法或化学气相沉积法形成。
请参照图5,进行轻掺杂源漏区注入、侧墙工艺、源漏注入从而形成SONOS器件。本实施例中,具体步骤为:
首先,对衬底1的源漏区进行源漏轻掺杂,形成源漏轻掺杂区7;接着,在所述控制栅侧壁形成栅极侧墙8;然后,对所述衬底1的源漏轻掺杂区7进行源漏重掺杂以及退火工艺,最终形成SONOS器件。
综上所述,本发明嵌入式硅纳米晶SONOS器件制造方法在形成第一氧化层后进行第一次退火工艺,使得衬底与第一氧化层界面处的界面态密度减小;又由于第一次退火工艺是在N2O环境下进行,因此会在第一氧化层表面形成一部分Si-N键。并且,本发明在所述氮化硅层上形成第二氧化层并进行第二次退火工艺,能够进一步改善衬底与第一氧化层的界面态,由于第二次退火工艺也是在N2O环境中进行,因此会对第二氧化层表面进行氮化,氮化之后的表面有更好的抗湿法刻蚀能力;此外,第二次退火还可以改善硅纳米晶和氮化硅的界面,使纳米晶与氮化硅的界面在编译和擦除过程中不易保留电荷,从而提高嵌入式纳米晶SONOS器件的可靠性。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包括这些改动和变型在内。
Claims (10)
1.一种嵌入式硅纳米晶SONOS器件制造方法,其特征在于,包括:
提供衬底;
在所述衬底上欲形成栅极的区域形成第一氧化层,并进行第一次退火工艺;
在所述第一氧化层上形成氮化硅层,所述氮化硅层中嵌有硅纳米晶;
在所述氮化硅层上形成第二氧化层,并进行第二次退火工艺;
在所述第二氧化层上形成一硅层作为控制栅。
2.如权利要求1所述的嵌入式硅纳米晶SONOS器件制造方法,其特征在于,所述第一次退火工艺和第二次退火工艺均在N2O环境中进行。
3.如权利要求1所述的嵌入式硅纳米晶SONOS器件制造方法,其特征在于,所述氮化硅层通过低压化学气相沉积法形成。
4.如权利要求1所述的嵌入式硅纳米晶SONOS器件制造方法,其特征在于,所述硅纳米晶采用原位沉积方法形成。
5.如权利要求1所述的嵌入式硅纳米晶SONOS器件制造方法,其特征在于,在所述第二氧化层上形成一硅层作为控制栅之后,还包括:
对所述衬底进行源漏轻掺杂;
在所述控制栅侧壁形成栅极侧墙;
对所述衬底进行源漏区重掺杂以及退火工艺。
6.如权利要求1所述的嵌入式硅纳米晶SONOS器件制造方法,其特征在于,在所述第一氧化层上形成氮化硅层步骤包括:
在所述第一氧化层上形成底部氮化硅层;
在所述底部氮化硅层上形成硅纳米晶;
在所述底部氮化硅层以及硅纳纳米晶上形成顶部氮化硅层。
7.如权利要求6所述的嵌入式硅纳米晶SONOS器件制造方法,其特征在于,所述底部氮化硅层的厚度为1~10nm。
8.如权利要求7所述的嵌入式硅纳米晶SONOS器件制造方法,其特征在于,所述底部氮化硅层通过LPCVD沉积工艺形成,采用NH3和SiCl2H2的混合气体,温度为780~800摄氏度,NH3的流量为130~160sccm,SiCl2H2的流量为30~50sccm。
9.如权利要求6所述的嵌入式硅纳米晶SONOS器件制造方法,其特征在于,所述顶部氮化硅层的厚度为1~10nm。
10.如权利要求9所述的嵌入式硅纳米晶SONOS器件制造方法,其特征在于,所述顶部氮化硅层通过LPCVD沉积工艺形成,采用NH3和SiCl2H2的混合气体,温度为780~800摄氏度,NH3的流量为130~160sccm,SiCl2H2的流量为30~50sccm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210170340XA CN102683292A (zh) | 2012-05-28 | 2012-05-28 | 嵌入式硅纳米晶sonos器件制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210170340XA CN102683292A (zh) | 2012-05-28 | 2012-05-28 | 嵌入式硅纳米晶sonos器件制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102683292A true CN102683292A (zh) | 2012-09-19 |
Family
ID=46815002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210170340XA Pending CN102683292A (zh) | 2012-05-28 | 2012-05-28 | 嵌入式硅纳米晶sonos器件制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102683292A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109003879A (zh) * | 2017-06-06 | 2018-12-14 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层的形成方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6444545B1 (en) * | 2000-12-19 | 2002-09-03 | Motorola, Inc. | Device structure for storing charge and method therefore |
CN1485890A (zh) * | 2002-09-23 | 2004-03-31 | 旺宏电子股份有限公司 | 定义氧化硅/氮化硅/氧化硅介电层的方法 |
CN1497708A (zh) * | 2002-09-30 | 2004-05-19 | ��ʿͨ��ʽ���� | 半导体器件的制造方法及制成的半导体器件 |
CN1574360A (zh) * | 2003-05-20 | 2005-02-02 | 三星电子株式会社 | 具有纳米晶体层的sonos存储器件 |
CN1758426A (zh) * | 2004-10-10 | 2006-04-12 | 茂德科技股份有限公司 | 挥发性存储器结构及其形成方法 |
CN102005415A (zh) * | 2009-09-03 | 2011-04-06 | 上海华虹Nec电子有限公司 | 提高sonos闪存器件可靠性的方法 |
-
2012
- 2012-05-28 CN CN201210170340XA patent/CN102683292A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6444545B1 (en) * | 2000-12-19 | 2002-09-03 | Motorola, Inc. | Device structure for storing charge and method therefore |
CN1485890A (zh) * | 2002-09-23 | 2004-03-31 | 旺宏电子股份有限公司 | 定义氧化硅/氮化硅/氧化硅介电层的方法 |
CN1497708A (zh) * | 2002-09-30 | 2004-05-19 | ��ʿͨ��ʽ���� | 半导体器件的制造方法及制成的半导体器件 |
CN1574360A (zh) * | 2003-05-20 | 2005-02-02 | 三星电子株式会社 | 具有纳米晶体层的sonos存储器件 |
CN1758426A (zh) * | 2004-10-10 | 2006-04-12 | 茂德科技股份有限公司 | 挥发性存储器结构及其形成方法 |
CN102005415A (zh) * | 2009-09-03 | 2011-04-06 | 上海华虹Nec电子有限公司 | 提高sonos闪存器件可靠性的方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109003879A (zh) * | 2017-06-06 | 2018-12-14 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层的形成方法 |
CN109003879B (zh) * | 2017-06-06 | 2021-03-19 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101004213B1 (ko) | 반도체 장치 | |
CN100477266C (zh) | 包括多层隧道势垒的非易失存储器件及其制造方法 | |
CN103515434B (zh) | Mos晶体管及其形成方法、sram存储单元电路 | |
US8093648B2 (en) | Method for manufacturing non-volatile memory and structure thereof | |
US7292478B2 (en) | Non-volatile memory including charge-trapping layer, and operation and fabrication of the same | |
KR20070010418A (ko) | 2비트 메모리 셀을 포함하는 비휘발성 반도체 집적 회로장치 및 그 제조 방법 | |
JP2009094170A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
Sun et al. | Junctionless vertical-Si-nanowire-channel-based SONOS memory with 2-bit storage per cell | |
CN103633118A (zh) | 浮栅电可擦除型只读存储器及制造方法 | |
US8999828B2 (en) | Method and device for a split-gate flash memory with an extended word gate below a channel region | |
CN102683292A (zh) | 嵌入式硅纳米晶sonos器件制造方法 | |
CN101330008A (zh) | 一种制作金属纳米晶非挥发性存储器的方法 | |
US20160268387A1 (en) | Split-gate flash memory with improved program efficiency | |
Lee et al. | A novel self-aligned 4-bit SONOS-type nonvolatile memory cell with T-gate and I-shaped FinFET structure | |
CN102496629A (zh) | 一种电感应的可变浅结作为源漏区的浮栅型快闪存储器 | |
CN102945850B (zh) | 镜像闪存器件及其操作方法 | |
CN101826531B (zh) | 半导体存储器单元、驱动其的方法及半导体存储器 | |
Lee | Two-bit/cell NFGM devices for high-density NOR flash memory | |
Ahn et al. | Dual-gate charge trap flash memory for highly reliable triple level cell using capacitive coupling effects | |
CN102610617A (zh) | 一种多比特sonos闪存单元、阵列及操作方法 | |
CN103972179A (zh) | 一种提高B4-Flash器件耐久性的方法 | |
CN103872059A (zh) | P型沟道闪存器件及其制造方法 | |
JP5218351B2 (ja) | 半導体記憶装置 | |
CN100539162C (zh) | 非挥发性存储器的写入方法 | |
KR101052328B1 (ko) | 전하트랩형 비휘발성 메모리 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120919 |