CN102668382A - 产生具有在连续频率范围内的期望频率的振荡信号 - Google Patents

产生具有在连续频率范围内的期望频率的振荡信号 Download PDF

Info

Publication number
CN102668382A
CN102668382A CN201080052719XA CN201080052719A CN102668382A CN 102668382 A CN102668382 A CN 102668382A CN 201080052719X A CN201080052719X A CN 201080052719XA CN 201080052719 A CN201080052719 A CN 201080052719A CN 102668382 A CN102668382 A CN 102668382A
Authority
CN
China
Prior art keywords
frequency
vco
oscillator signal
oscillator
scope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201080052719XA
Other languages
English (en)
Other versions
CN102668382B (zh
Inventor
马格纳斯·尼尔森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Italian French Ericsson Ltd i L
ST Ericsson SA
Telefonaktiebolaget LM Ericsson AB
Ericsson Inc
Original Assignee
ST Ericsson SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST Ericsson SA filed Critical ST Ericsson SA
Publication of CN102668382A publication Critical patent/CN102668382A/zh
Application granted granted Critical
Publication of CN102668382B publication Critical patent/CN102668382B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种产生具有在第一频率范围内的期望频率的第一振荡信号的方法，该方法包括在压控振荡器单元(72)中产生第二振荡信号，所述第二振荡信号具有在至少一倍频程的第二频率范围内的频率。该方法还包括选择所述第二连续频率范围以具有在所述第一频率范围内的下端点和在所述范围之上的上端点；并选择性地使用未变化的振荡信号或将振荡信号除以从数字2的整数幂中所选择的分频比以获得所述第一振荡信号。通过使VCO的中心高于其它要求并使用附加的分频器，使得可以选择性地使用未变化的或分频的VCO信号，获得针对例如VCO的漂移和公差的在期望范围之下和之上的足够裕度。本发明也简化了VCO设计。

Description

产生具有在连续频率范围内的期望频率的振荡信号
技术领域
本发明涉及无线通信系统，尤其是必须支持大范围的频率的多频段收发器。本发明也涉及产生具有在连续频率范围内的期望频率的振荡信号的方法。
背景技术
在现代通信系统中频谱是稀缺资源，因此，例如第三代合作伙伴计划(3GPP)规范组不断增加新频段。
大多数现代收发器的解决方案采用直接转换的接收器和发射器架构，以降低复杂度且最小化功率消耗。这样的收发器使用本地振荡器来为接收器部分和发射器部分产生频率。接收器和发射器需要正交本地振荡信号。一般通过将本地振荡信号除以2来产生正交本地振荡信号。因此，优选地，应当以期望接收/发射频率的2倍(或更高偶倍数)来操作本地振荡信号。
本地振荡器的输出必须为干净的低噪声信号以获得良好质量的接收/发射。一般通过使用锁相环将压控电感电容(LC)振荡器锁定到晶体振荡器来实现。LC振荡器需要覆盖全部的期望接收无线电频率和发射无线电频率，即必须支持大范围的频率。
典型的LC振荡器包括电感器、可变电容器、代表全部损耗的电阻器和保持放大器(sustaining amplifier)。可以将电感器实现为大型芯片上金属结构，且使电容器可变以能够产生不同输出频率。电容器可以包括可开闭电容器、可变电容器或其组合。
已经证实，很难产生高的电容变化。当可变范围不足时，不得不使用多个中心不同的压控振荡器(VCO)，并通过多路复用器选择正确的VCO。这产生庞大的解决方案，且可能需要为每个将被支持的新频段增加新的VCO。
通过在VCO输出端增加分频器以将VCO的输出除以2，来降低对VCO的频率变化的需求。一般而言，对于VCO覆盖一个倍频程所对应的频率范围是足够的，即VCO频率范围的上下端点之间具有因数2。
然而，实际上VCO的中心频率将因工艺、供应电压和温度(PVT)而变化。因此，如果中心频率从其标称值向上或向下漂移，则因数为2的相对VCO范围不一定覆盖全部的期望频率范围。因此，中心频率的变化迫使调谐范围的每端上需要有额外裕度。也为了避免专用集成电路(ASIC)的自旋(respins)，应当为设计中的定心偏差增加一些裕度。总之，这迫使设计者在调谐范围的每端具有～12％的裕度，且对于连续调谐范围，所要求的调谐范围变为2.5，而不是上述因数2。利用一个VCO仍然难以获得此值，因此不得不仍使用多个VCO。典型地，使用3个VCO覆盖2.5的调谐范围。
可以通过进行更巧妙的VCO设计降低VCO的数量。例如，也可将电感器制作成可切换的。然而总是难以达到2.5的相对调谐范围。
现有解决方案的主要问题是成本和效率。多个VCO占据很多空间且多路复用技术将消耗电流。通过设计宽调谐范围的VCO，可以降低所需的VCO的数量。然而，当设计宽调谐范围的VCO时，则需要更多的切换，会引入谐振腔损耗。这意味着更差的噪声性能和更高的电流消耗。因此，明显地需要降低VCO的调谐范围要求。
发明内容
因此，本发明的实施方式的目标是提供一种降低所要求的VCO调谐范围的简单的方法。
根据本发明的实施方式，在产生具有在第一连续频率范围内的期望频率的第一振荡信号的方法中实现所述目标，该方法包括在具有至少一个压控振荡器的压控振荡器单元中产生第二振荡信号，所述第二振荡信号具有在至少一倍频程的联合的第二连续频率范围内的频率。该方法还包括如下步骤：选择所述第二连续频率范围以具有在所述第一频率范围内的下端点和在所述第一频率范围之上的上端点；选择性地使用未变化的所述第二振荡信号或将所述第二振荡信号除以从包括数字2的整数幂的分频比组中所选择的分频比，以获得所述第一振荡信号。
通过令VCO的中心高于所要求的，即使得VCO覆盖期望频率范围的上部分和在该范围之上的一些频率，并使用附加的分频器，使得可以选择性地使用未变化的VCO信号以覆盖期望频率范围的上部分或分频的VCO信号以覆盖期望频率范围的下部分，获得针对例如VCO的漂移和公差的在期望范围之下和之上的足够的裕度。本发明也简化了VCO设计，节省了面积、电流且增加了一次成功的硅的概率。
该方法还包括如下步骤：比较所述第一振荡信号的实际频率与所述期望频率；根据比较结果选择所述分频比。通过这种方式可以很容易地找到最佳分频比。
通过选择所述分频比的步骤实现目标，选择所述分频比的步骤包括：将压控振荡器单元调到所述第二连续频率范围的端点处的频率；从所述分频比组中选择初始分频比使得所述第一振荡信号的频率在所述第一频率范围内；如果可能，调节压控振荡器单元的频率使得所述第一振荡信号的频率等于所述期望频率，否则，改变分频比并调节压控振荡器单元的频率使得所述第一振荡信号的频率等于所述期望频率。使用VCO频率范围的端点进一步简化将所产生的频率调节到期望值的过程。
在一个实施方式中，选择第二连续频率范围使得其上端点为第一频率范围的上端点的
Figure BPA00001562838600031
倍。通过这种方式获得针对例如VCO的漂移和公差的在期望范围之下和之上的同样的裕度。
分频比组可以包括比率2和4。这允许来自覆盖一倍频程的VCO的具有足够裕度的4的期望相应频率范围。
如前所述，本发明的一些实施方式也涉及一种产生具有在第一连续频率范围内的期望频率的第一振荡信号的压控振荡器装置，该装置包括具有至少一个压控振荡器的压控振荡器单元，该单元配置成产生第二振荡信号，所述第二振荡信号具有在至少一倍频程的联合的第二连续频率范围内的频率。选择第二连续频率范围以具有在所述第一频率范围内的下端点和在所述第一频率范围之上的上端点；且该装置还包括用于选择性地使用未变化的所述第二振荡信号或将所述第二振荡信号除以从包括数字2的整数幂的分频比组中所选择的分频比以获得所述第一振荡信号的部件。
上述针对方法的所提到的内容所对应的实施方式也适用于该装置。
附图说明
下面将参照附图更全面地描述本发明的实施方式，其中：
图1示出可使用本发明的射频(RF)收发器的方框图；
图2示出具有压控振荡器的锁相环的方框图；
图3示出压控LC振荡器的方框图；
图4示出使用3个VCO和多路复用器的VCO单元；
图5示出使用除二分频器扩展VCO单元的相应频率范围的结构。
图6示出具有覆盖中心在2.83GHz处的相应的2的范围的VCO单元的图5的结构的频率范围的示例；
图7示出当中心频率已经向下漂移时图6的频率范围；
图8示出将中心高于期望频率范围的VCO输出信号可选地除以1或2的VCO装置；
图9示出图8的装置的频率范围的示例；
图10示出具有所增加的频率计数器的图8的装置；
图11示出图10的装置的分频器选择算法的流程图；
图12示出图5的结构和图8的装置的组合；
图13示出将中心高于期望频率范围的VCO输出信号可选地除以1、2或4的VCO装置；
图14示出图13的装置的频率范围的示例；以及
图15示出具有所增加的频率计数器的图13的装置。
具体实施方式
图1示出可使用本发明的典型的RF收发器1的方框图。所述收发器1具有接收部分2和发射部分3。大多数现代收发器的解决方案采用直接转换的接收器和发射器架构，以降低复杂度且最小化功率消耗。接收器和发射器需要正交本地振荡信号。
因此，在所述接收器2中，所接收的信号从低噪声放大器4提供至到混频器5、6，在所述混频器5、6中通过混合接收信号和正交本地振荡信号，将接收信息转换为基带频率。一般通过在分频器8中将来自负责产生频率的本地振荡器7的本地振荡信号除以因数2或更高偶倍数，来产生正交本地振荡信号。因此，优选地，应当以期望接收(RX)频率的2倍(或更高偶倍数)操作本地振荡信号。混频器5、6的两个输出为同相分量和正交分量，且在将这两个输出在模拟-数字转换单元11中转换为数字值和在基带处理级12中进行进一步处理之前，在滤波器9和滤波器10中进行低通滤波。
类似地，在发射部分，将来自处理级13的信号在混频器17、混频器18中混合至无线电频率和输入至放大器21之前，在数字-模拟转换单元14中进行转换且在滤波器15、滤波器16中进行滤波。同样地，通过在分频器20中将来自负责产生频率的本地振荡器19的本地振荡信号除以因数2或更高偶倍数，来产生正交本地振荡信号。
本地振荡器7和本地振荡器19的输出必须为干净的低噪声信号以获得良好质量的接收/发射。一般通过使用锁相环将压控LC振荡器锁定到晶体振荡器来实现这点。LC振荡器需要覆盖全部的期望接收和发射无线电频率，即必须支持大范围的频率。
图2示出典型的锁相环31的方框图，其中将LC振荡器32锁定到晶体振荡器33。在相位频率检测器和充电泵34中将反馈信号的相位与来自晶体振荡器33的参考信号的相位进行比较。如果反馈信号的相位落后于参考信号的相位，则产生短升(short UP)信号，在充电泵中将所述短升信号转换为正电流脉冲，该正电流脉冲输入到环路滤波器35的电容器中。同样地，如果反馈信号的相位领先于参考信号的相位，则产生短降(short DOWN)信号，在充电泵中将所述短降信号转换为来自环路滤波器35的负电流脉冲。在参考信号和反馈信号的相位彼此相同或彼此接近的死区中，检测器将激发两个充电泵或不激发充电泵，不影响环路滤波器35。环路滤波器35的电压反过来控制压控LC振荡器32的频率。分数分频锁相环的反馈通道包括分频器36和三角积分调制器37，以确保将从压控LC振荡器32所产生的输出频率进行适当地分频，以和相位频率检测器中的参考信号相比较。
图3示出典型的压控LC振荡器41的示例性方框图。上部分为谐振器，所述谐振器包括电感器42、可变电容器43、代表全部损耗的电阻器44和保持放大器45。可将所述电感器42实现为大型片上金属结构，且使所述电容器43可变以能够产生不同输出频率。所述电容器43可以包括可开闭电容器、可变电容器或其组合。
如前所述，振荡器需要覆盖大范围的频率。通过相应地改变所述电容器43获得这个范围中的不同频率。通过
Figure BPA00001562838600061
给出振荡器的谐振条件，其中，C为谐振器中可用的总电容。
这里意识到，为了能够产生从fmin到fmax的频率范围内的所有可能的频率，C必须以因数变化。电容较低地受电感器的自身谐振频率、VCO负载和其它寄生效应限制。而且，已经证实，难以产生高的电容变化。因此一个VCO的能得到的频率变化是受限的。
如果一个VCO的范围不足以覆盖所需要的频率范围，则不得不使用多个中心不同的VCO，然后通过多路复用器选择正确的VCO。这产生庞大的解决方案，且可能需要为每个将被支持的新频段增加新的VCO。利用图4中使用3个VCO52、VCO 53和VCO 54与多路复用器55的VCO单元51示出了这种解决方案。
降低对VCO单元的频率变化的需要的方式是在VCO输出端增加分频器，以将VCO输出除以2来提供在该范围中的较低频率。如果例如fmax为fmin的4倍，即因数fmax/fmin为4，且可以将输出频率除以例如2，则VCO覆盖例如一倍频程所对应的fmax/2～fmax的频率范围是足够的。换句话说，这将放宽VCO输出范围需求至因数2。图5示出这样的装置61的方框图，其中VCO 62、VCO 63和VCO 64与多路复用器65对应于图4。将多路复用器65的输出端连接到分频部件66和分频部件67。应当注意，“除以1”相当于保持信号不变，因此仅为了完整性示出分频部件66。最后，多路复用器68从分频部件66和分频部件67的输出中选择一个输出。
在图5示出的示例中，我们以4倍的连续的相应频率范围为目标。作为示例，在图6中示出，期望输出频率范围(规格)可以为1～4GHz。那么VCO应当覆盖相应的2的范围，即2～4GHz，且分频器确保我们在多路复用器68中通过联合两个范围使范围加倍降到1GHz。因此在多路复用器68(联合)的输出端处所覆盖的频率范围对应于期望范围。因此，可以将VCO的联合的频率范围的中心定为较低和较高VCO频率的几何平均值，即通过增加更多的分频器，我们可以进一步向下延伸频率范围。
然而，实际上VCO的中心频率将因工艺、供应电压和温度(PVT)而变化。因此，如图7所示，中心频率已经从标称值2.83GHz向下漂移到2.7GHz，为2的相应VCO范围不一定覆盖全部的期望频率范围。因此，中心频率的变化在调谐范围的每端上强加～6％的额外裕度的需要。也为了避免ASIC的自旋(respins)，应当增加一些裕度，以在设计中使中心偏移。这要求在范围的每端上另外～6％的裕度(在不成熟的ASIC过程中，建模误差会很高，这会导致很高的中心偏移)。总之这迫使设计者令调谐范围的每端具有～12％的裕度，且对于连续调谐范围，所要求的调谐范围变为
利用一个VCO仍然难以获得此值，因此不得不使用多个VCO。假设我们可以设计具有1.5(50％)调谐范围的VCO，由于两个VCO给出1.52＝2.25的调谐范围，仍小于所要求的2.5的调谐范围，而三个VCO给出1.53＝3.375的充足调谐范围，所以对于连续调谐范围将仍需要3个VCO(例如图5中的VCO 62、VCO 63和VCO 64)。
因此，如上所述，实际上VCO将需要覆盖2.5的调谐范围以考虑到所要求的裕度。这意味着由于上述变化造成实际中心频率与标称值2.83GHz不同，所以VCO的标称的联合频率范围应当为0.88*2GHz～1.12*4GHz，即1.76GHz～4.48GHz，以确保实际上覆盖了期望频率范围。类似地，如果图4的VCO的期望的联合频率范围为2GHz～4GHz，则VCO的标称的联合频率范围应当为1.76GHz～4.48GHz以确保实际上覆盖了期望频率范围。
降低VCO的数量的方式可以为进行更巧妙的VCO设计。例如，在图3中，也可以将所述电感器42制作成可切换的。然而总是难以达到相应的2.5的调谐范围。
相反的，提出一种降低所要求的VCO调谐范围且仍满足跨越一倍频程的连续调谐范围的要求的方法。
观点是令VCO的中心高于所要求的中心，并增加可编程的分频器，所述分频器根据期望输出频率和实际的VCO中心(所述VCO中心由于PVT差异和设计错误/建模误差会发生变化)自动地将VCO输出信号除以1或2。
图8示出这种解决方案71的方框图。在本图中VCO 72可以为覆盖一倍频程的单个VCO，或可以代表例如图4的VCO单元。如果期望频率范围为如图4的2GHz～4GHz，则可通过使用具有相同范围(即中心在2.83GHz处)的VCO并将输出信号除以1(即使用未变化的输出信号)获得期望频率范围。然而，在这种情况中，如果VCO向下漂移，则将没有裕度。也可通过使用具有4GHz～8GHz的频率范围(即中心在5.66GHz处)的VCO并将输出信号除以2获得期望频率范围，但是在这种情况中，如果VCO向上漂移，则将没有裕度。
然而，也可通过结合这两种可能性获得期望频率范围，即使用具有中心在上述两个中心值之间任何地方的频率范围的VCO，然后在分频器74中将输出信号除以2以获得期望范围中的较低值，且在分频器74中将输出信号除以1，即使用未变化的输出信号，以获得期望范围中的较高值，该期望范围将允许用于VCO漂移的裕度。然后多路复用器75从两个分频信号中选择一个合适的分频信号。因为该解决方案可处理2GHz～8GHz范围内的VCO输出信号，所以如果VCO的中心为这两个频率的几何平均值，即
Figure BPA00001562838600091
则获得良好的解决方案。
使用这个中心，具有允许实际的VCO频率向上和向下漂移的大裕度，因此VCO不再需要覆盖上述调谐范围的每端的～12％的裕度。然而，将仍然需要小裕度以覆盖温度漂移和由于工艺差异而导致的降低的调谐范围。实验已经示出，我们可以在每端中假设2.5％。现在新的VCO调谐范围为
Figure BPA00001562838600092
与先前所要求的2.5的调谐范围相比显著降低。
在每端增加2.5％的裕度，VCO应当具有
Figure BPA00001562838600093
(即2.76GHz～5.8GHz)的标称频率范围。这在图9中示出，可以看出，等于VCO信号的除1信号名义上覆盖2.76GHz～5.8GHz的频率范围，同时除2信号覆盖1.38GHz～2.9GHz的频率范围，使得联合的所覆盖的频率范围为1.38GHz～5.8GHz。
因此利用这个中心值，我们可以允许极大的VCO扩展(-28％～+38％)且通过选择正确的分频器，仍产生在2GHz～4GHz(规格)的期望频率范围内的正确的输出频率。如果期望输出频率在VCO单元的实际频率范围之内，则我们应当除以1，即使用未变化的VCO频率，如果期望输出频率低于VCO单元的实际频率范围，则我们应当使用分频比2。
应当在锁定锁相环之前进行VCO分频比的选择。应当在每次锁定锁相环时都进行VCO分频比的选择以考虑到变化的运行条件。进行该选择有几种方法。一种方法是使用频率计数器。该计数器的参考频率将为锁相环的参考频率。为了获得0.1％的频率精度，我们需要计算500个脉冲。假设我们在～500MHz(VCO/4)处进行计算，这将花费1μs。相比标准的锁相环(PLL)的～100μs的锁定时间，这个时间是非常短的。图10示出具有频率计数器76的VCO系统77。系统的其余部分对应图8的相应部分。
那么，分频器的选择算法可以如下：
1、将VCO调到最高频率(对应图9中的标称最高频率5.8GHz；由于漂移和公差，实际频率可以略偏离这个值)。
2、选择初始分频比为2(产生2.9GHz的标称频率)。
3、使用频率计数器估计频率。
4、如果所估计的频率高于期望频率，则继续标准的PPL锁定。否则，将分频比改为1并继续标准的PPL锁定。
代替将VCO调到其最高频率，即其频率范围的上端点，也可以将VCO调到其最低频率，即其频率范围的下端点。在这种情况中，算法可以如下：
1、将VCO调到最低频率(对应图9中的标称最低频率2.76GHz；由于漂移和公差，实际频率可以略偏离这个值)。
2、选择初始分频比为1。
3、使用频率计数器估计频率。
4、如果所计算的频率低于期望频率，则继续标准的PPL锁定。否则，将分频比改为2并继续标准的PPL锁定。
图11的流程图100示出该算法。在步骤101中将VCO调到其频率范围的上端点或下端点，在步骤102中选择初始分频比。如果选择上端点，则选择比率2，然而在下端点的情况中选择比率1(即使用未变化的VCO信号)。然后在步骤103中估计产生的信号的实际频率(实际频率由于PVT差异和设计错误/建模误差而发生变化)，并在步骤104和步骤105中将实际频率与期望频率进行比较。如果期望频率在产生的分频信号的范围内，即在选择上端点的情况中低于所估计的频率，和在选择下端点的情况中高于所估计的频率，则在步骤107中继续锁相环的锁定。否则，在步骤107中继续锁相环的锁定之前，在步骤106中改变分频比。
也可以与图5的电路一起使用该方法，在图5中，使用分频器以从因数2扩展VCO的相应频率范围(fmax/fmin)到因数4。一般而言，可以仅将图8的分频器和多路复用器增加到图5的电路中，如图12中的电路81所示。第一分频器83和第一分频器84及多路复用器85与VCO 82共同提供VCO单元，该VCO单元具有中心高于期望输出范围的4倍的相应频率范围，且类似于图8和图10，另两个分频器86和分频器87与多路复用器88根据期望的输出频率和实际的VCO中心自动地将输出信号除以1或2。
通过给图8的电路增加除4部件也可获得同样的结果，如图13所示。
如图8，该图中的VCO 92可以为覆盖一倍频程的单个VCO，或可以代表例如图4的VCO单元。如果期望频率范围为如图5的1GHz～4GHz，则可通过使用具有中心在2.83GHz处的2GHz～4GHz的频率范围的VCO并将输出信号除以1或2获得期望频率范围，在这种情况中，如果VCO向上漂移，则将没有裕度；或者可通过使用具有中心在5.66GHz处的4GHz～8GHz的频率范围的VCO并将输出信号除以2或4获得期望频率范围，在这种情况中，如果VCO向上漂移，则将没有裕度。
类似于上文，也可通过如下方法获得期望频率范围，使用具有中心在上述两个中心值之间任何地方的频率范围的VCO，然后在分频器94或分频器95中将输出信号除以2或4以获得期望范围中的较低值，并在分频器93或分频器94中将输出信号除以1或2以获得期望范围中的较高值，所述期望范围将允许用于VCO漂移的裕度。然后多路复用器96选择一个合适的分频信号。因为该解决方案也可处理2GHz～8GHz范围内的VCO输出信号，所以如果VCO的中心为这两个频率的几何平均值，即
Figure BPA00001562838600111
则获得良好的解决方案。
此外，具有允许实际的VCO频率向上和向下漂移的大裕度，因此VCO不再需要覆盖上述调谐范围的每端的～12％的裕度。然而，如上文将仍然需要每端中2.5％的小裕度以覆盖温度漂移和由于工艺差异而导致的降低的调谐范围，从而产生2.1的VCO调谐范围，比先前所要求的2.5的调谐范围显著降低。类似于上文，VCO应当具有
Figure BPA00001562838600112
(即2.76GHz～5.8GHz)的标称频率范围。这在图14中示出，其中可以看出，等于VCO信号的除1信号名义上覆盖2.76GHz～5.8GHz的频率范围，同时除2信号覆盖1.38GHz～2.9GHz的频率范围，且除4信号覆盖0.69GHz～1.45GHz的频率范围，使得联合的所覆盖的频率范围为0.69GHz～5.8GHz。
因此利用这个中心值，我们可以允许极大的VCO扩展(-28％～+38％)且通过选择正确的分频器，仍产生在1GHz～4GHz(规格)的期望频率范围内的正确的输出频率。如果期望输出频率在1GHz～2GHz的范围内，则我们应当除以2或4，如果期望输出频率在2GHz～4GHz的范围内，则我们应当使用分频比1或2。
应当在锁定锁相环之前进行VCO分频比的选择。应当在每次锁定锁相环时进行VCO分频比的选择以考虑到变化的运行条件。进行该选择有几种方法。一种方法是使用频率计数器。该计数器的参考频率将为锁相环的参考频率。为了获得0.1％的频率精度，我们需要计算500个脉冲。假设我们在～500MHz(VCO/4)处进行计算，这将花费1μs。相比～100μs的标准PLL锁定时间，这个时间是非常短的。图15示出具有频率计数器97的VCO系统98。系统的其余部分对应图13的相应部分。
那么，分频器的选择算法可以如下：
1、将VCO调到最高频率(对应图14中的标称最高频率5.8GHz；由于漂移和公差，实际频率可以略偏离这个值)。
2、选择初始分频比。如果期望输出频率为1GHz～2GHz，则选择4(产生1.45GHz的标称频率)，否则选择2(产生2.9GHz的标称频率)。
3、使用频率计数器估计频率。
4、如果所估计的频率高于期望频率，则继续标准的PLL锁定。否则，将分频比减半并继续标准的PLL锁定。
这里也可以将VCO调到最低频率。
应当注意，在图5的现有技术中，使用所述分频器67(除2分频器)以从因数2到因数4扩展相应频率范围，因数2的相应频率范围为VCO的频率范围。可通过增加另外的分频器，例如除4分频器、除8分频器等，即使用数字2的整数幂的另外分频比，来进一步扩展相应频率范围。类似地，可通过增加另外的分频器扩展图13或图15的电路的频率范围。然而，这种附加的分频器不直接与本发明相关。本发明的想法是(与用以扩展相应范围的分频器的数量无关)使用一个附加的分频器且令VCO的中心高于所要求的，即使得VCO覆盖期望频率范围的上部和在该范围之上的一些频率。这允许针对例如VCO的漂移和公差的在期望范围之下和之上的足够的裕度。
尽管已经描述和示出了本发明的各种实施方式，但本发明并不限制于此，但是也可以在下述权利要求书所定义的主题的范围之内的其它方式实现本发明。

Claims (6)

1.一种产生具有在第一连续频率范围内的期望频率的第一振荡信号的方法，该方法包括：
在具有至少一个压控振荡器的压控振荡器单元(72；82；92)中产生第二振荡信号，所述第二振荡信号具有在至少一倍频程的联合的第二连续频率范围内的频率；
选择所述第二连续频率范围以具有在所述第一频率范围内的下端点和在所述第一频率范围之上的上端点；
选择性地使用未变化的所述第二振荡信号或将所述第二振荡信号除以从包括数字2的整数幂的分频比组中所选择的分频比，以获得所述第一振荡信号；
比较所述第一振荡信号的实际频率与所述期望频率；和
根据比较结果选择所述分频比，其特征在于，选择所述分频比的步骤包括：
将所述压控振荡器单元(72；82；92)调到(101)所述第二连续频率范围的端点处的频率；
从所述分频比组中选择(102)初始分频比使得所述第一振荡信号的频率在所述第一频率范围内；以及
如果可能，调节(107)所述压控振荡器单元(72；82；92)的频率使得所述第一振荡信号的频率等于所述期望频率，否则，改变(106)所述分频比并调节所述压控振荡器单元(72；82；92)的频率使得所述第一振荡信号的频率等于所述期望频率。
2.如权利要求1所述的方法，其特征在于，选择所述第二连续频率范围使得其上端点为所述第一频率范围的上端点的
Figure FPA00001562838500011
倍。
3.如权利要求1或2所述的方法，其特征在于，所述分频比组包括比率2和4。
4.一种产生具有在第一连续频率范围内的期望频率的第一振荡信号的压控振荡器装置(71；77；81；91；98)，该装置包括：
具有至少一个压控振荡器的压控振荡器单元(72；82；92)，所述单元用于产生第二振荡信号，所述第二振荡信号具有在至少一倍频程的联合的第二连续频率范围内的频率；
其中，选择所述第二连续频率范围以具有在所述第一频率范围内的下端点和在所述第一频率范围之上的上端点；且该装置还包括：
用于选择性地使用未变化的所述第二振荡信号或将所述第二振荡信号除以从包括数字2的整数幂的分频比组中所选择的分频比以获得所述第一振荡信号的部件(73，74，75；93，94，95，96)；
用于比较所述第一振荡信号的实际频率与所述期望频率的部件(76；96)；和
用于根据比较结果选择所述分频比的部件(76；96)，其特征在于，选择所述分频比的部件配置成：
将所述压控振荡器单元(72；82；92)调到所述第二连续频率范围的端点处的频率；
从所述分频比组中选择初始分频比使得所述第一振荡信号的频率在所述第一频率范围内；以及
如果可能，调节所述压控振荡器单元(72；82；92)的频率使得所述第一振荡信号的频率等于所述期望频率，否则，改变所述分频比并调节所述压控振荡器单元(72；82；92)的频率使得所述第一振荡信号的频率等于所述期望频率。
5.如权利要求4所述的压控振荡器装置，其特征在于，选择所述第二连续频率范围使得其上端点为所述第一频率范围的上端点的
Figure FPA00001562838500021
倍。
6.如权利要求4或5所述的压控振荡器装置，其特征在于，所述分频比组包括比率2和4。
CN201080052719.XA 2009-11-19 2010-11-19 产生具有在连续频率范围内的期望频率的振荡信号 Active CN102668382B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP09176449.8A EP2326010B1 (en) 2009-11-19 2009-11-19 Generating an oscillator signal having a desired frequency in a continuous frequency range
EP09176449.8 2009-11-19
US26342509P 2009-11-23 2009-11-23
US61/263,425 2009-11-23
PCT/EP2010/067832 WO2011061293A1 (en) 2009-11-19 2010-11-19 Generating an oscillator signal having a desired frequency in a continuous frequency range

Publications (2)

Publication Number Publication Date
CN102668382A true CN102668382A (zh) 2012-09-12
CN102668382B CN102668382B (zh) 2014-12-17

Family

ID=41528717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080052719.XA Active CN102668382B (zh) 2009-11-19 2010-11-19 产生具有在连续频率范围内的期望频率的振荡信号

Country Status (4)

Country Link
US (1) US8779863B2 (zh)
EP (1) EP2326010B1 (zh)
CN (1) CN102668382B (zh)
WO (1) WO2011061293A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103916122A (zh) * 2014-03-10 2014-07-09 北京时代民芯科技有限公司 一种应用于fpga的可配置压控振荡器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10333465B2 (en) 2017-02-05 2019-06-25 International Business Machines Corporation VCO tuning range extension using parasitic diode capacitance control

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236268A (zh) * 1998-05-14 1999-11-24 松下电器产业株式会社 基准信号发生电路
US20070069831A1 (en) * 2005-09-29 2007-03-29 Altera Corporation Voltage controlled oscillator circuitry and methods
US7439812B1 (en) * 2005-09-30 2008-10-21 Cypress Semiconductor Corporation Auto-ranging phase-locked loop

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2435725A (en) * 2006-03-03 2007-09-05 Toumaz Technology Ltd Frequency generation circuit
JP5016074B2 (ja) * 2010-02-16 2012-09-05 日本電波工業株式会社 Ｐｌｌ回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236268A (zh) * 1998-05-14 1999-11-24 松下电器产业株式会社 基准信号发生电路
US20070069831A1 (en) * 2005-09-29 2007-03-29 Altera Corporation Voltage controlled oscillator circuitry and methods
US7439812B1 (en) * 2005-09-30 2008-10-21 Cypress Semiconductor Corporation Auto-ranging phase-locked loop

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103916122A (zh) * 2014-03-10 2014-07-09 北京时代民芯科技有限公司 一种应用于fpga的可配置压控振荡器
CN103916122B (zh) * 2014-03-10 2017-02-01 北京时代民芯科技有限公司 一种应用于fpga的可配置压控振荡器

Also Published As

Publication number Publication date
US8779863B2 (en) 2014-07-15
WO2011061293A1 (en) 2011-05-26
EP2326010B1 (en) 2017-08-09
CN102668382B (zh) 2014-12-17
EP2326010A1 (en) 2011-05-25
US20120223751A1 (en) 2012-09-06

Similar Documents

Publication Publication Date Title
US8242818B2 (en) Phase-locked loop frequency synthesizer
CN101958710B (zh) 锁相环电路和通信装置
CN101090263B (zh) 频率切换方法
US7602254B2 (en) System and method for generating signals with a preselected frequency relationship in two steps
US20100283551A1 (en) Overlapping, two-segment capacitor bank for vco frequency tuning
CN102487285B (zh) 无线通信装置
US8013681B2 (en) Wide spectrum radio transmit architecture
EP1458111A1 (en) Multi-band frequency synthesizer
CN104579330A (zh) 一种锁相环的两步自动频率校准电路和方法
CN104242930B (zh) 一种应用于无线收发系统的频率综合器
CN102668382B (zh) 产生具有在连续频率范围内的期望频率的振荡信号
US20140062605A1 (en) Method and apparatus for a synthesizer architecture
US20150349712A1 (en) Reconfigurable varactor bank for a voltage-controlled oscillator
US20060103474A1 (en) Oscillator, integrated circuit, and communication apparatus
US6993356B2 (en) Frequency generating system for a mobile radio dual-band transceiver
JP3917592B2 (ja) 周波数シンセサイザ
JP2008514163A (ja) 広帯域周波数を発振する装置および方法
US6954109B2 (en) Provision of local oscillator signals
Li et al. A 6.5 mw, wide band dual-path lc vco design with mode switching technique in 130nm cmos
Yang et al. A 3.2-to-4.6 GHz fast-settling all-digital PLL with feed forward frequency presetting
KR101757445B1 (ko) 주파수 합성 장치 및 이의 주파수 합성 방법
CN106817125A (zh) 一种应用于自动频率控制（afc）的环路粗调算法
WO2014078311A2 (en) Frequency synthesis using a phase locked loop
Pan et al. A 3 to 5 GHz low-phase-noise fractional-N frequency synthesizer with adaptive frequency calibration for GSM/PCS/DCS/WCDMA transceivers
JP2003324365A (ja) 高周波受信用集積回路およびそれを備えた高周波受信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Swiss Prang Eli Ute

Patentee after: Italian-French Ericsson Limited (in liquidation)

Address before: Swiss Prang Eli Ute

Patentee before: St-Ericsson S.A.

CP03 Change of name, title or address
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170424

Address after: Stockholm

Patentee after: Telefonaktiebolaget LM Ericsson (publ)

Address before: Stockholm

Patentee before: Ericsson, Inc.

Effective date of registration: 20170424

Address after: Stockholm

Patentee after: Ericsson, Inc.

Address before: Swiss Grand saconnex

Patentee before: ST-ERICSSON S.A.

Effective date of registration: 20170424

Address after: Swiss Grand saconnex

Patentee after: ST-ERICSSON S.A.

Address before: Swiss Prang Eli Ute

Patentee before: Italian-French Ericsson Limited (in liquidation)